CN101924075B - 快闪存储器制造方法 - Google Patents

Abstract

本发明提出一种快闪存储器制造方法，包括下列步骤：提供一包括半导体衬底、绝缘介质层、多晶硅层、氮化硅层和氧化层侧墙的结构；对上述结构进行第一类型离子注入，对应每个凹槽形成一条位线；对上述结构进行退火处理；每间隔预定数量条位线设置一条隔离位线，所述隔离位线通过对进行过第一类型离子注入的位线进行第二类型离子注入而形成。本发明提出的快闪存储器制造方法，能够达到使用浅沟道隔离的相同效果，同时还不会产生机械应力。

Description

快闪存储器制造方法

技术领域

本发明涉及半导体器件制造领域，尤其涉及一种快闪存储器的制造方法。

背景技术

快闪存储器是一类非易失性存储器，即使在供电电源关闭后仍能保持片内信息，在系统电可擦除和可重复编程过程中不需要施加特殊的高电压，此外还具有成本低、密度大的特点。其独特的性能使其广泛地运用于各个领域，包括嵌入式系统，如PC及外设、电信交换机、蜂窝电话、网络互联设备、仪器仪表和汽车器件，同时还包括新兴的语音、图像、数据存储类产品，如数字相机、数字录音机和个人数字助理。

随着集成电路尺寸的减小，构成电路的器件必须更密集地放置，以适应芯片上可用的有限空间。由于目前的研究致力于增大半导体衬底的单位面积上有源器件的密度，所以电路间的有效绝缘隔离变得更加重要。

浅沟槽隔离(STI)技术拥有多项工艺及电性隔离优点，包括可减少占用晶圆表面的面积同时增加器件的集成度，保持表面平坦度及较少通道宽度侵蚀等。然而，在器件尺寸不断缩小的同时，需要控制器件间的机械应力是保证器件高性能和高可靠性的关键点。而目前工艺中，浅沟槽隔离很容易导致机械应力产生。

图1所示为NROMTM型闪存芯片的设计图，图2所示为该芯片的线路版图。如图所示，该NROMTM型闪存芯片上排列有多个有源元件(存储单元)，其中每一个存储单元都用于存储数据，相邻存储单元之间共用一条位线。由于大量的存储单元经过很长一段时间的操作后，有个别存储单元里存储的电子会移动到多晶硅衬底中，导致存储单元里存储的数据出错，为了避免出现故障时难以查找到出错单元，通常对芯片上的多个存储单元按照预定数量进行分组，如16～50个存储单元为一组，图中所示是以33个存储单元为一组，然后在每组的33个单元中位于最两端的位置设置2个错误侦测单元(ED cells)11、12。该2个错误侦测单元会对他们所负责的存储单元里编程写入过数据的单元进行特定的算法操作后得到一个数据记录在错误侦测单元11、12里，当系统发现再次进行特定算法操作后得到的数据和错误侦测单元11、12里的数据不相等时，系统进行特定算法的反操作，而计算出哪个存储单元里存储的数据出错了，再由系统控制纠错单元将错误的存储单元里的数据修正或以其他位置的存储单元代替。所以所述错误侦测单元11、12比一般的存储单元重要。

为了减少错误侦测单元的一侧相邻干扰，现有技术采用浅沟道隔离(STI)10的虚拟接地部分隔离每33个存储单元，请参考图2，图2中包括AA层(有源层)13，WL层(字线层)14和BL层(位线层)15。使用STI隔离会使得靠近STI边缘的衬底因为氧化硅的原因产生大量的负应力(即压力)，致使靠近STI的衬底电子的迁移率变低，而远离STI的衬底就没有应力的影响。然而快闪存储器正是控制电子来工作的，所以靠近STI的单元因为迁移率低，工作时的电流会比远离STI的低，编程能力也低。在相同的操作条件下，靠近STI附近的存储单元无法像远离STI的存储单元那样正常工作，从而造成芯片难以进行编程操作，降低了芯片的性能。

发明内容

本发明提出一种快闪存储器制造方法，能够达到使用浅沟道隔离的相同效果，同时还不会产生机械应力。

为了达到上述目的，本发明提出一种快闪存储器制造方法，包括下列步骤：

提供一包括半导体衬底、绝缘介质层、多晶硅层、氮化硅层和氧化层侧墙的结构，所述绝缘介质层、多晶硅层、氮化硅层依次形成于半导体衬底上并且其中开设有数个凹槽，所述氧化层侧墙覆盖在凹槽的侧面、底面以及氮化硅层的表面上；

对上述结构进行第一类型离子注入，对应每个凹槽形成一条位线；

对上述结构进行退火处理；

每间隔预定数量条位线设置一条隔离位线，所述隔离位线通过对进行过第一类型离子注入的位线进行第二类型离子注入而形成。

可选的，所述绝缘介质层的材料为氧化硅、氧化硅-氮化硅或氧化硅-氮化硅-氧化硅。

可选的，所述氧化层侧墙的材料为氧化硅。

可选的，所述形成隔离位线的步骤包括：

在第一次离子注入并退火后的结构上形成一层光阻；

通过曝光和显影，去除对应于隔离位线位置处的光阻形成开口；

利用光阻作为掩膜，在开口处进行第二类型离子注入形成隔离位线。

可选的，所述开口的宽度为100nm～500nm。

可选的，每间隔16～50条位线设置一条隔离位线。

可选的，所述第一类型离子为N型离子，第二类型离子为P型离子。

可选的，所述第二类型离子注入包括依次进行氟化硼离子或硼离子注入和铟离子注入。

可选的，所述氟化硼离子注入的注入能量为110Kev～130Kev。

可选的，所述氟化硼离子注入的注入量为8E+13 atoms/cm²～4E+14atoms/cm²。

可选的，所述硼离子注入的注入能量为75Kev～90Kev。

可选的，所述硼离子注入的注入量为9E+12 atoms/cm²～3E+13 atoms/cm²。

可选的，所述铟离子注入的注入能量为40Kev～80Kev。

可选的，所述铟离子注入的注入量为8E+15 atoms/cm²～1.5E+16 atoms/cm²。

本发明提出的快闪存储器制造方法，采用第二类型离子注入的隔离位线来隔离预定数量条通过第一类型离子注入形成的普通位线，由于隔离位线与普通位线注入了不同类型的离子，因此其能够达到使用浅沟道隔离解决相邻干扰相同的效果，同时还不会产生机械应力。采用100nm～500nm开口的光阻作为掩膜形成隔离位线时对于设备要求较低，同时分两步分别注入氟化硼离子和铟离子所形成的隔离位线具有良好的隔离效果。

附图说明

图1所示为现有技术NROMTM型闪存芯片的设计图。

图2所示为图1所示芯片的线路版图。

图3所示为本发明较佳实施例的快闪存储器的形成方法流程图。

图4所示为本发明较佳实施例的快闪存储器的线路版图。

图5～图8所示为本发明较佳实施例的快闪存储器的形成隔离位线的结构示意图。

具体实施方式

为了更了解本发明的技术内容，特举具体实施例并配合所附图说明如下。

本发明的核心思想在于，基于快闪存储器现有的存储结构，通过不同类型的离子注入，在由预定数量个(16～50个)存储单元构成的组与组之间形成具有隔离效果的位线，从而取代现有技术中所采用的浅沟道隔离结构，在达到使用浅沟道隔离解决相邻干扰相同效果的同时，还可避免机械应力的产生，由此提高了快闪存储器的性能。

本发明提出一种快闪存储器制造方法，能够达到使用浅沟道隔离的相同效果，同时还不会产生机械应力。

请参考图3，图3所示为本发明较佳实施例的快闪存储器的形成方法流程图。本发明提出一种快闪存储器形成方法，包括下列步骤：

步骤S10：提供一包括半导体衬底、绝缘介质层、多晶硅层、氮化硅层和氧化层侧墙的结构，其中，所述绝缘介质层、多晶硅层、氮化硅层依次形成于半导体衬底上并且其中开设有数个凹槽，所述氧化层侧墙覆盖在凹槽的侧面、底面以及氮化硅层的表面上；

步骤S20：对上述结构进行第一类型离子注入，对应每个凹槽形成一条位线；

步骤S30：对上述结构进行退火处理；

步骤S40：每间隔预定数量条位线设置一条隔离位线，所述隔离位线通过对进行过第一类型离子注入的位线进行第二类型离子注入而形成。

其中，第一类型离子为N型离子，第二类型离子为P型离子。

再请参考图4，图4所示为本发明较佳实施例的快闪存储器的线路版图。其中包括AA层(有源层)130上的WL层(字线层)140和BL层(位线层)150，经过本发明较佳实施例的快闪存储器形成方法的处理，多个有源元件之间具有隔离位线100替代现有技术的浅沟道隔离(STI)，所述多个有源元件的数量根据工艺设计的需要而定，例如在某具体应用中，为16-55个。

再请参考图5～图8，图5～图8所示为本发明较佳实施例的快闪存储器的形成位线的结构示意图。根据本发明较佳实施例，在半导体衬底上形成多个位线的步骤包括：参考图5，首先在半导体衬底200上形成绝缘介质层210，所述绝缘介质层210的材料为氧化硅、氧化硅-氮化硅或氧化硅-氮化硅-氧化硅(ONO层)，附图中所示为氧化硅-氮化硅-氧化硅层；然后再在绝缘介质层210上形成多晶硅层220；并在多晶硅层220上形成氮化硅层230；再请参考图6～图8，图6～图8为部分结构示意图。在氮化硅层上形成一层光阻；利用位线光罩对光阻进行曝光显影，使要形成位线位置处的光阻去除，随后，以光阻图案为掩膜，蚀刻未被光阻遮蔽的氮化硅层230直至露出半导体衬底200形成凹槽，请参考图6；去除光阻并在氮化硅层230上以及凹槽的侧壁和底部形成氧化层侧墙240，所述氧化层侧墙240的材料为氧化硅，请参考图7。

以上述结构为掩膜，在半导体衬底中进行第一次离子注入，对应每个凹槽形成一条位线，然后对上述结构进行退火处理。

接着，需要每间隔预定数量条位线(可为16～50条，本发明较佳实施例中为33条)形成一条隔离位线，其工艺步骤如下：首先在器件结构表面形成一层光阻110，然后利用隔离位线光罩进行曝光、显影，以去除隔离位线对应位置的光阻，形成开口，开口的宽度为100nm～500nm，见图8，接着利用光阻110作为掩膜在开口部分的进行过第一类型离子注入的位线上继续进行第二类型离子注入形成隔离位线。第二类型离子注入包括依次进行氟化硼离子或硼离子注入和铟离子注入，其中氟化硼离子注入的注入能量为110Kev～130Kev，氟化硼离子注入的注入量为8E+13 atoms/cm2～4E+14 atoms/cm2。若采用硼离子注入，则其注入能量为75Kev～90Kev，硼离子注入的注入量为9E+12 atoms/cm2～3E+13atoms/cm2。铟离子注入的注入能量为40Kev～80Kev，铟离子注入的注入量为8E+15 atoms/cm2～1.5E+16 atoms/cm2。之后去除光阻110，并进行完成位线隔离之后形成快闪存储器的后续操作。隔离位线P型注入形成的P型掺杂深度达到原有的STI隔离时的深度，形成一道完全的隔离墙，并且隔离位线的宽度与位线的宽度相等，不影响邻近的位线，因此可用以完全取代原有的STI隔离。

分2步注入不同离子是因为希望形成的P型隔离能像STI那样的隔离墙，有一定的深度(2000埃～3500埃)，而且需要抵消原有的位线N型掺杂。第一道氟化硼离子或硼离子采用低剂量高能量注入是为了形成简单的深度隔离，第二道铟离子采用高剂量低能量注入是为了停留在衬底表面抵消N型位线掺杂并形成P型隔离。只用一道离子注入则难以同时达到深度隔离和将位线惨杂反型的效果，因此在本发明较佳实施例中采用了分2步注入不同离子的处理方法。

综上所述，本发明提出的快闪存储器制造方法，采用第二类型离子注入的隔离位线来隔离第一类型离子注入形成的位线上的预定数量个存储单元，由于隔离位线与位线具有不同类型的离子注入，因此其能够达到使用浅沟道隔离解决相邻干扰相同效果，同时还不会产生机械应力。采用100nm～500nm开口的光阻形成隔离位线时对于设备要求较低，同时分两步分别注入氟化硼离子和铟离子所形成的隔离位线具有良好的隔离效果。

虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (14)

1.一种快闪存储器制造方法，其特征在于，包括下列步骤：

提供一包括半导体衬底、绝缘介质层、多晶硅层、氮化硅层和氧化层侧墙的结构，所述绝缘介质层、多晶硅层、氮化硅层依次形成于半导体衬底上并且所述绝缘介质层、多晶硅层、氮化硅层中开设有数个凹槽，所述凹槽暴露出所述半导体衬底的表面，所述氧化层侧墙覆盖在凹槽的侧面、底面以及氮化硅层的表面上；

以上述结构为掩膜，在半导体衬底中进行第一类型离子注入，对应每个凹槽形成一条位线；

对上述结构进行退火处理；

每间隔预定数量条位线设置一条隔离位线，所述隔离位线通过对进行过第一类型离子注入的位线进行第二类型离子注入而形成。

2.根据权利要求1所述的快闪存储器制造方法，其特征在于，所述绝缘介质层的材料为氧化硅、氧化硅-氮化硅或氧化硅-氮化硅-氧化硅。

3.根据权利要求1所述的快闪存储器制造方法，其特征在于，所述氧化层侧墙的材料为氧化硅。

4.根据权利要求1所述的快闪存储器制造方法，其特征在于，所述形成隔离位线的步骤包括：

在第一次离子注入并退火后的结构上形成一层光阻；

通过曝光和显影，去除对应于隔离位线位置处的光阻形成开口；

利用光阻作为掩膜，在开口处进行第二类型离子注入形成隔离位线。

5.根据权利要求4所述的快闪存储器制造方法，其特征在于，所述开口的宽度为100nm～500nm。

6.根据权利要求1所述的快闪存储器制造方法，其特征在于，每间隔16～50条位线设置一条隔离位线。

7.根据权利要求1所述的快闪存储器制造方法，其特征在于，所述第一类型离子为N型离子，第二类型离子为P型离子。

8.根据权利要求1所述的快闪存储器制造方法，其特征在于，所述第二类型离子注入包括依次进行氟化硼离子或硼离子注入和铟离子注入。

9.根据权利要求8所述的快闪存储器制造方法，其特征在于，所述氟化硼离子注入的注入能量为110Kev～130Kev。

10.根据权利要求8所述的快闪存储器制造方法，其特征在于，所述氟化硼离子注入的注入量为8E+13atoms/cm²～4E+14atoms/cm²。

11.根据权利要求8所述的快闪存储器制造方法，其特征在于，所述硼离子注入的注入能量为75Kev～90Kev。

12.根据权利要求8所述的快闪存储器制造方法，其特征在于，所述硼离子注入的注入量为9E+12atoms/cm²～3E+13atoms/cm²。

13.根据权利要求8所述的快闪存储器制造方法，其特征在于，所述铟离子注入的注入能量为40Kev～80Kev。

14.根据权利要求8所述的快闪存储器制造方法，其特征在于，所述铟离子注入的注入量为8E+15atoms/cm²～1.5E+16atoms/cm²。

Images