CN101908365B - 电压产生电路以及存储器 - Google Patents
电压产生电路以及存储器 Download PDFInfo
- Publication number
- CN101908365B CN101908365B CN201010241576.9A CN201010241576A CN101908365B CN 101908365 B CN101908365 B CN 101908365B CN 201010241576 A CN201010241576 A CN 201010241576A CN 101908365 B CN101908365 B CN 101908365B
- Authority
- CN
- China
- Prior art keywords
- nmos pass
- pass transistor
- voltage
- link
- pmos transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Read Only Memory (AREA)
- Dram (AREA)
- Control Of Electrical Variables (AREA)
Abstract
本发明提供了电压产生电路以及存储器。电压产生电路包括：正输入端连接至第一电源电压的比较器；第一和第二分压电阻器；第一PMOS晶体管，其栅极连接至所述比较器的输出端，源极连接至第二电源电压；第二PMOS晶体管，其源极连接至第一PMOS晶体管的漏极，栅极连接至第二PMOS晶体管的漏极以及第一分压电阻器的第二连接端；第一补偿电阻器，其第一连接端连接至所述第一PMOS晶体管的漏极；第一NMOS晶体管，其栅极连接至第一补偿电阻器的第二连接端，源极连接至第一补偿电阻器的第一连接端，补偿装置，用于补偿第一电源电压的变化以及温度的变化。本发明提供的电压产生电路通过提供第二PMOS晶体管、NMOS晶体管、补偿电阻器，补偿了工艺、电压和温度的变化。
Description
技术领域
本发明涉及一种存储器领域，具体地说，涉及一种用于为存储器产生读电流的电压产生电路、以及采用了该电压产生电路的存储器。
背景技术
在存储器技术中，在读取存储器中的数据时，会用到用于读取的电压产生电路。图1示出了现有技术中采用的电压产生电路的电路图。
如图1所示，电压产生电路包括比较器、两个分压电阻(第一分压电阻器和第二分压电阻器)以及一个PMOS晶体管。其中，比较器的正输入端连接至第一电源电压VDD；第一分压电阻器的一个连接端连接至比较器的负输入端以及第二分压电阻的一个连接端，同时第二分压电阻器的另一个连接端接地；PMOS晶体管的栅极连接至比较器的输出端，PMOS晶体管的源极连接至第二电源电压VDDQ，PMOS晶体管的漏极连接至第一分压电阻器的一个连接端。其中，第二电源电压VDDQ例如是需要经过滤波的电源电压，其稳定度要求比第一电源电压VDD更高。
这样，从图1可以看出，比较器的正输入端的输入电压一般总是高于比较器的负输入端的输入电压，所以比较器的输出为正电压；这样，使得PMOS晶体管不导通，从而得到具有一定电压值的输出信号VGR。
但是在图1所示的现有技术中的电压产生电路结构中，当电压电源发生波动时，输出信号VGR将跟随VDD而产生偏移；并且该电路结构无法补偿温度和工艺所产生的退化速度。
发明内容
为了解决现有技术中存在的输出信号VGR将跟随VDD而产生偏移、以及电路结构无法补偿温度和工艺所产生的退化速度的技术问题，本发明提出了一种新的电压产生电路以及采用该电压产生电路的存储器。
根据本发明的一个方面，提供了一种电压产生电路，包括：比较器，所述比较器的正输入端连接至第一电源电压；第一分压电阻器，所述第一分压电阻器的第一连接端连接至所述比较器的负输入端；第二分压电阻器，所述第二分压电阻器的第一连接端接地，并且所述第二分压电阻器的第二连接端连接至所述第一分压电阻器的第一连接端；第一PMOS晶体管，所述第一PMOS晶体管的栅极连接至所述比较器的输出端，所述第一PMOS晶体管的源极连接至第二电源电压；以及第二PMOS晶体管，所述第二PMOS晶体管的源极连接至所述第一PMOS晶体管的漏极，所述第二PMOS晶体管的栅极连接至所述第二PMOS晶体管的漏极以及所述第一分压电阻器的第二连接端。
这样，通过在相对于输出信号与第一PMOS晶体管相对的位置上提供附加的PMOS晶体管(即第二PMOS晶体管)，可以利用第二PMOS晶体管跟随第一PMOS晶体管的工艺变化，从而消除工艺带来的不利。
在上述电压产生电路中，所述电压产生电路还包括：第一补偿电阻器，所述第一补偿电阻器的第一连接端连接至所述第一PMOS晶体管的漏极；第一NMOS晶体管，所述第一NMOS晶体管的栅极连接至所述第一补偿电阻器的第二连接端，所述第一NMOS晶体管的源极连接至所述第一补偿电阻器的第一连接端，补偿装置，连接至所述第一NMOS晶体管的栅极，用于补偿第一电源电压的变化以及温度的变化。
在上述电压产生电路中，所述补偿装置包括：第二NMOS晶体管，所述第二NMOS晶体管的栅极和漏极互连，所述第二NMOS晶体管的源极接地；第三NMOS晶体管，所述第三NMOS晶体管的源极接地，第三NMOS晶体管的栅极连接至所述第二NMOS晶体管的栅极，所述第二NMOS晶体管的漏极连接至所述第一NMOS晶体管的栅极；第二补偿电阻，所述第二补偿电阻的第一连接端连接至所述第二NMOS晶体管的漏极，所述第二补偿电阻的第二连接端连接至第一电源电压。补偿装置的这一具体结构提供了补偿装置的一种有利的具体实施方式。
在上述电压产生电路中，所述第二NMOS晶体管通过增大或减小流经所述第一补偿电阻的电流来跟踪所述第一NMOS晶体管。
在上述电压产生电路中，所述第一补偿电阻的温度系数为0，所述第二补偿电阻具有正温度系数。所述第二电源电压是滤波后的所述第一电源电压。
根据本发明的另一方面，还提供了一种存储器，其特征在于，所述存储器包括用于为存储器产生读取电压的电压产生电路，并且所述电压产生电路包括：比较器，所述比较器的正输入端连接至第一电源电压；第一分压电阻器，所述第一分压电阻器的第一连接端连接至所述比较器的负输入端；第二分压电阻器，所述第二分压电阻器的第一连接端接地，并且所述第二分压电阻器的第二连接端连接至所述第一分压电阻器的第一连接端；第一PMOS晶体管，所述第一PMOS晶体管的栅极连接至所述比较器的输出端，所述第一PMOS晶体管的源极连接至第二电源电压；以及第二PMOS晶体管，所述第二PMOS晶体管的源极连接至所述第一PMOS晶体管的漏极，所述第二PMOS晶体管的栅极连接至所述第二PMOS晶体管的漏极以及所述第一分压电阻器的第二连接端。
在上述存储器中，所述电压产生电路还包括：第一补偿电阻器，所述第一补偿电阻器的第一连接端连接至所述第一PMOS晶体管的漏极；第一NMOS晶体管，所述第一NMOS晶体管的栅极连接至所述第一补偿电阻器的第二连接端，所述第一NMOS晶体管的源极连接至所述第一补偿电阻器的第一连接端，补偿装置，连接至所述第一NMOS晶体管的栅极，用于补偿第一电源电压的变化以及温度的变化。
在上述存储器中，所述补偿装置包括：第二NMOS晶体管，所述第二NMOS晶体管的栅极和漏极互连，所述第二NMOS晶体管的源极接地；第三NMOS晶体管，所述第三NMOS晶体管的源极接地，第三NMOS晶体管的栅极连接至所述第二NMOS晶体管的栅极，所述第二NMOS晶体管的漏极连接至所述第一NMOS晶体管的栅极。
附图说明
图1示出了现有技术中采用的电压产生电路的电路图。
图2示出了根据本发明实施例的电压产生电路的电路图。
图3示出了图2中的补偿装置的一个具体示例的电路图。
需要说明的是，附图用于说明本发明，而非限制本发明。
具体实施方式
为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。
本发明的核心思想是通过提供附加的PMOS晶体管、NMOS晶体管、补偿电阻器，补偿了工艺、电压和温度的变化。
现在通过参考图2和图3来描述本发明的优选实施例。
图2示出了根据本发明实施例的电压产生电路的电路图。具体地说，电压产生电路包括比较器G、第一分压电阻器R11、第二分压电阻器R22、第一PMOS晶体管MP1、第二PMOS晶体管MP2、第一补偿电阻器R1、第一NMOS晶体管MN1、以及补偿装置PVT。
其中，比较器G的正输入端连接至第一电源电压VDD；第一分压电阻器R11的第一连接端连接至比较器G的负输入端；第二分压电阻器R22的第一连接端接地，并且第二分压电阻器R22的第二连接端连接至第一分压电阻器R11的第一连接端；第一PMOS晶体管MP1的栅极连接至比较器G的输出端，第一PMOS晶体管MP1的源极连接至第二电源电压；第二PMOS晶体管MP2的源极连接至第一PMOS晶体管MP1的漏极，第二PMOS晶体管MP2的栅极连接至第二PMOS晶体管MP2的漏极以及第一分压电阻器R11的第二连接端。第一补偿电阻器R1的第一连接端连接至第一PMOS晶体管的漏极；第一NMOS晶体管MN1的栅极连接至第一补偿电阻器R1的第二连接端，第一NMOS晶体管MN1的源极连接至第一补偿电阻器R1的第一连接端。补偿装置PVT连接至第一NMOS晶体管MN1的栅极，用于补偿第一电源电压的变化以及温度的变化。其中，第一补偿电阻R1的温度系数大致为0。
通过在相对于输出信号与第一PMOS晶体管相对的位置上提供附加的PMOS晶体管(即第二PMOS晶体管)，可以利用第二PMOS晶体管跟随第一PMOS晶体管的工艺变化，从而消除工艺带来的不利。
并且，当第一电源电压VDD变得更高时，会使得输出信号VGR增大，但是由于流经第一补偿电阻R1的电流也将升高，这样中间电压信号VO2和输出信号VGR将相应地补偿而减小；最终使得输出信号VGR相对于第一电源电压的变化趋于稳定。
图3示出了图2中的补偿装置的一个具体示例的电路图。如图3所示，补偿装置PVT包括：第二NMOS晶体管MN2，第二NMOS晶体管MN2的栅极和漏极互连，第二NMOS晶体管MN2的源极接地；第三NMOS晶体管MN3，第三NMOS晶体管MN3的源极接地，第三NMOS晶体管MN3的栅极连接至第二NMOS晶体管MN2的栅极，第二NMOS晶体管MN2的漏极连接至第一NMOS晶体管MN1的栅极；第二补偿电阻R2，第二补偿电阻R2的第一连接端连接至第二NMOS晶体管MN2的漏极，第二补偿电阻R2的第二连接端连接至第一电源电压。这样，第二NMOS晶体管MN2通过增大或减小流经第一补偿电阻R1的电流来跟踪第一NMOS体管。
优选地，第二补偿电阻R2具有正温度系数。由于第二补偿电阻R2具有正温度系数，即第二补偿电阻R2的电阻值会随着温度的升高而增大。这样当温度升高时，图3所示的中间电压信号VO2会相应地增大，由此输出信号VGR也会增大。所以，如果第二补偿电阻R2具有正温度系数，那么输出信号VGR也会由此具有正温度系数(即，随着温度升高而增大)，从而补偿晶体管的温度退化。
图2和图3所示的上述实施例可被有利地应用于存储器(例如闪存)，以提供读取电压产生电路。对于本领域技术人员来说可以理解的是，上述优选实施例中电压产生电路所具有的优点同样适用于采用了上述结构的存储器。
对于本领域技术人员来说明显的是，可在不脱离本发明的范围的情况下对本发明进行各种改变和变形。所描述的实施例仅用于说明本发明，而不是限制本发明；本发明并不限于所述实施例，而是仅由所附权利要求限定。
Claims (8)
1.一种电压产生电路，包括：
比较器(G)，所述比较器(G)的正输入端连接至第一电源电压(VDD)；
第一分压电阻器(R11)，所述第一分压电阻器(R11)的第一连接端连接至所述比较器(G)的负输入端；
第二分压电阻器(R22)，所述第二分压电阻器(R22)的第一连接端接地，并且所述第二分压电阻器(R22)的第二连接端连接至所述第一分压电阻器(R11)的第一连接端；
第一PMOS晶体管(MP1)，所述第一PMOS晶体管(MP1)的栅极连接至所述比较器(G)的输出端，所述第一PMOS晶体管(MP1)的源极连接至第二电源电压；以及
第二PMOS晶体管(MP2)，所述第二PMOS晶体管(MP2)的源极连接至所述第一PMOS晶体管(MP1)的漏极，所述第二PMOS晶体管(MP2)的栅极连接至所述第二PMOS晶体管(MP2)的漏极以及所述第一分压电阻器(R11)的第二连接端；
第一补偿电阻器(R1)，所述第一补偿电阻器(R1)的第一连接端连接至所述第一PMOS晶体管的漏极；
第一NMOS晶体管(MN1)，所述第一NMOS晶体管(MN1)的栅极连接至所述第一补偿电阻器(R1)的第二连接端，所述第一NMOS晶体管(MN1)的源极连接至所述第一补偿电阻器(R1)的第一连接端；
补偿装置(PVT)，连接至所述第一NMOS晶体管(MN1)的栅极，用于补偿第一电源电压的变化以及温度的变化。
2.根据权利要求1所述的电压产生电路，其特征在于，所述补偿装置(PVT)包括：
第二NMOS晶体管(MN2)，所述第二NMOS晶体管(MN2)的栅极和漏极互连，所述第二NMOS晶体管(MN2)的源极接地；
第三NMOS晶体管(MN3)，所述第三NMOS晶体管(MN3)的源极接地，第三NMOS晶体管(MN3)的栅极连接至所述第二NMOS晶体管(MN2)的栅极，所述第二NMOS晶体管(MN2)的漏极连接至所述第一NMOS晶体管(MN1)的栅极；
第二补偿电阻(R2)，所述第二补偿电阻(R2)的第一连接端连接至所述第二NMOS晶体管(MN2)的漏极，所述第二补偿电阻(R2)的第二连接端连接至第一电源电压。
3.根据权利要求2所述的电压产生电路，其特征在于，所述第二NMOS晶体管(MN2)通过增大或减小流经所述第一补偿电阻器(R1)的电流来跟踪所述第一NMOS晶体管(MN1)。
4.根据权利要求1所述的电压产生电路，其特征在于，所述第一补偿电阻器(R1)的温度系数为0。
5.根据权利要求2所述的电压产生电路，其特征在于，所述第二补偿电阻(R2)具有正温度系数。
6.根据权利要求1所述的电压产生电路，其特征在于，所述第二电源电压(VDDQ)是滤波后的所述第一电源电压(VDD)。
7.一种存储器，其特征在于，所述存储器包括用于为存储器产生读取电压的电压产生电路，并且所述电压产生电路包括：
比较器(G)，所述比较器(G)的正输入端连接至第一电源电压(VDD)；
第一分压电阻器(R11)，所述第一分压电阻器(R11)的第一连接端连接至所述比较器(G)的负输入端；
第二分压电阻器(R22)，所述第二分压电阻器(R22)的第一连接端接地，并且所述第二分压电阻器(R22)的第二连接端连接至所述第一分压电阻器(R11)的第一连接端；
第一PMOS晶体管(MP1)，所述第一PMOS晶体管(MP1)的栅极连接至所述比较器(G)的输出端，所述第一PMOS晶体管(MP1)的源极连接至第二电源电压；以及
第二PMOS晶体管(MP2)，所述第二PMOS晶体管(MP2)的源极连接至所述第一PMOS晶体管(MP1)的漏极，所述第二PMOS晶体管(MP2)的栅极连接至所述第二PMOS晶体管(MP2)的漏极以及所述第一分压电阻器(R11)的第二连接端；
第一补偿电阻器(R1)，所述第一补偿电阻器(R1)的第一连接端连接至所述第一PMOS晶体管的漏极；
第一NMOS晶体管(MN1)，所述第一NMOS晶体管(MN1)的栅极连接至所述第一补偿电阻器(R1)的第二连接端，所述第一NMOS晶体管(MN1)的源极连接至所述第一补偿电阻器(R1)的第一连接端，
补偿装置(PVT)，连接至所述第一NMOS晶体管(MN1)的栅极，用于补偿第一电源电压的变化以及温度的变化。
8.根据权利要求7所述的存储器，其特征在于，所述补偿装置(PVT)包括：
第二NMOS晶体管(MN2)，所述第二NMOS晶体管(MN2)的栅极和漏极互连，所述第二NMOS晶体管(MN2)的源极接地；
第三NMOS晶体管(MN3)，所述第三NMOS晶体管(MN3)的源极接地，第三NMOS晶体管(MN3)的栅极连接至所述第二NMOS晶体管(MN2)的栅极，所述第二NMOS晶体管(MN2)的漏极连接至所述第一NMOS晶体管(MN1)的栅极；
第二补偿电阻(R2)，所述第二补偿电阻(R2)的第一连接端连接至所述第二NMOS晶体管(MN2)的漏极，所述第二补偿电阻(R2)的第二连接端连接至第一电源电压。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010241576.9A CN101908365B (zh) | 2010-07-30 | 2010-07-30 | 电压产生电路以及存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010241576.9A CN101908365B (zh) | 2010-07-30 | 2010-07-30 | 电压产生电路以及存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101908365A CN101908365A (zh) | 2010-12-08 |
| CN101908365B true CN101908365B (zh) | 2015-03-18 |
Family
ID=43263799
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010241576.9A Active CN101908365B (zh) | 2010-07-30 | 2010-07-30 | 电压产生电路以及存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101908365B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102385928A (zh) * | 2011-09-01 | 2012-03-21 | 上海宏力半导体制造有限公司 | 编程电压产生电路及其传输电路 |
| CN103177749B (zh) * | 2013-02-01 | 2017-02-08 | 上海华虹宏力半导体制造有限公司 | 读电压产生电路 |
| CN108369792B (zh) * | 2015-12-14 | 2021-01-08 | 夏普株式会社 | 显示装置及其驱动方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1211108A (zh) * | 1997-09-11 | 1999-03-17 | 三菱电机株式会社 | 能高速且稳定地传递信号的半导体装置 |
| CN1637946A (zh) * | 2003-12-30 | 2005-07-13 | 海力士半导体有限公司 | 半导体存储装置内的内电压产生电路 |
| CN1696861A (zh) * | 2004-05-11 | 2005-11-16 | 精工电子有限公司 | 恒压输出电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100892726B1 (ko) * | 2007-12-21 | 2009-04-10 | 주식회사 하이닉스반도체 | 지연고정루프용 전압 발생 회로, 그를 포함하는 반도체메모리 장치, 및 지연고정루프용 전압 발생 방법 |
-
2010
- 2010-07-30 CN CN201010241576.9A patent/CN101908365B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1211108A (zh) * | 1997-09-11 | 1999-03-17 | 三菱电机株式会社 | 能高速且稳定地传递信号的半导体装置 |
| CN1637946A (zh) * | 2003-12-30 | 2005-07-13 | 海力士半导体有限公司 | 半导体存储装置内的内电压产生电路 |
| CN1696861A (zh) * | 2004-05-11 | 2005-11-16 | 精工电子有限公司 | 恒压输出电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101908365A (zh) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102915065B (zh) | 稳压器 | |
| CN104238611B (zh) | 电流模带隙基准电流源 | |
| CN101860327B (zh) | 级联放大器和用于控制级联放大器的电流的方法 | |
| CN105242734B (zh) | 一种无外置电容的大功率ldo电路 | |
| CN104423408B (zh) | 稳压器 | |
| WO2008100494A2 (en) | Differential receiver with common-gate input stage | |
| CN103792977A (zh) | 具有改进唤醒时间的稳压器 | |
| JP2011109196A (ja) | 出力電流検出回路および送信回路 | |
| CN108762363A (zh) | 一种推挽输出级的ldo电路 | |
| CN100543631C (zh) | 恒压输出电路 | |
| CN102749575B (zh) | 电子熔丝状态读取装置 | |
| CN101908365B (zh) | 电压产生电路以及存储器 | |
| CN105247436B (zh) | 具有前馈和反馈控制的电压调节器 | |
| CN108646837A (zh) | 一种用于低压差线性稳压器的瞬态响应改善电路 | |
| CN103913250A (zh) | 温度检测电路、温度补偿电路以及缓冲电路 | |
| CN103955251B (zh) | 一种高压线性稳压器 | |
| CN103548262A (zh) | 参考电压稳定化电路及具备该电路的集成电路 | |
| CN106559054B (zh) | 具有增强的电流吸收能力的运算跨导放大器 | |
| CN103873044A (zh) | 低压差分信号lvds结构电路 | |
| CN103235625B (zh) | 一种低电压跟随的电压基准电路 | |
| CN104539251B (zh) | 低噪声低压差分信号发送器 | |
| CN104247267A (zh) | 输出驱动器电路 | |
| TW200527832A (en) | High-speed receiver for high I/O voltage and low core voltage | |
| CN104299647A (zh) | 负压转换电路 | |
| JP2006340088A (ja) | 信号駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |