CN101908310B - 像素选择控制方法、驱动电路、显示装置以及电子设备 - Google Patents

像素选择控制方法、驱动电路、显示装置以及电子设备 Download PDF

Info

Publication number
CN101908310B
CN101908310B CN2010101943673A CN201010194367A CN101908310B CN 101908310 B CN101908310 B CN 101908310B CN 2010101943673 A CN2010101943673 A CN 2010101943673A CN 201010194367 A CN201010194367 A CN 201010194367A CN 101908310 B CN101908310 B CN 101908310B
Authority
CN
China
Prior art keywords
circuit
signal
reference signal
transistor
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010101943673A
Other languages
English (en)
Other versions
CN101908310A (zh
Inventor
富田昌嗣
尾本启介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101908310A publication Critical patent/CN101908310A/zh
Application granted granted Critical
Publication of CN101908310B publication Critical patent/CN101908310B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0283—Arrangement of drivers for different directions of scanning
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了像素选择控制方法、驱动电路、显示装置和电子设备。该驱动电路包括配置成接收与像素排相关联的参考信号的逻辑电路。参考信号具有第一逻辑电平或第二逻辑电平。该驱动电路还包括配置成接收参考信号和使能信号，并当参考信号处在第一逻辑电平时将使能信号提供给所述逻辑电路的开关电路。可以提供包括该驱动电路的显示装置。

Description

像素选择控制方法、驱动电路、显示装置以及电子设备
技术领域
一般地说，本发明涉及像素选择控制方法、驱动电路、显示装置以及电子食品。更具体地说，本发明涉及采用每一个都包括电光器件和二维地布置以形成矩阵的像素的平板显示装置，涉及驱动显示装置的方法和涉及每一个含有显示装置的电子装置。
背景技术
现有显示装置采用每一个都包括电光器件和二维地布置以形成矩阵的像素。显示装置含有通过激活与沿着像素矩阵的像素行布置的像素连接的扫描线，选择沿着像素行布置的像素的行扫描部分。也就是说，行扫描部分以行为单位选择像素。通常，行扫描部分采用移位寄存器或解码器和也称为电平移位电路的电平转换电路。电平移位电路是将移位寄存器或解码器输出的扫描信号的幅度改变成驱动电光器件所需的幅度的电路。电平移位电路是为矩阵的每个像素行或每条扫描线提供的。
然而，对于如上所述为每条扫描线提供的电平移位电路，一个电平移位电路生成的扫描信号的定时不同于另一个电平移位电路生成的扫描信号的定时。这种不同电平移位电路生成的扫描信号之间的定时差异是由采用在不同电平移位电路中的相同电路器件的特性变化造成的。这种不同电平移位电路生成的扫描信号之间的定时差异对显示装置显示的图像造成多种不良影响。
为了解决如上所述现有显示装置产生的问题，将规定每个扫描信号的上升和下降定时的公用使能信号提供给扫描信号。在这样的配置中，让使能信号和扫描信号经受逻辑处理，以便消除不同电平移位电路生成的扫描信号之间的定时变化。有关细节，建议读者参考像已公开日本专利第2008-286963号那样的文献。
图30是示出采用在现有显示装置中的行扫描部分300的典型配置的方块图。如图30所示，采用在现有显示装置中的行扫描部分300含有电平移位电路301，302和303、移位寄存器部分304、第一逻辑电路部分305、电平移位电路部分306、第二逻辑电路部分307和缓冲器部分308。为了使图30简单些，行扫描部分300的典型配置被显示成包括为从第一像素行开始的四个像素行提供的部分。
在显示在图30中的典型配置中，移位信号依次从移位寄存器部分304的单元电路输出。在如下描述中，每个移位信号也被称为参考信号。每个单元电路也被称为S/R(移位寄存器)或传送寄存器。移位寄存器部分304通过第一逻辑电路部分305和电平移位电路部分306将移位信号供应给第二逻辑电路部分307。电平移位电路部分306将每个移位信号的幅度改变成驱动未显示在图30中的电光器件所需的幅度。电平移位电路部分306将具有驱动电光器件所需的幅度的每个信号供应给采用在第二逻辑电路部分307中的AND(“与”)门307-1到307-4每一个的特定输入节点。
AND门307-1到307-4每一个的其它输入节点与公用传输线SP连接，公用传输线SP被配备成用作所有像素行的公用线。公用传输线SP用于供应其电平被电平移位电路303改变了的垂直使能信号VEN。AND门307-1到307-4每一个都生成代表移位信号和垂直使能信号VEN的逻辑积的扫描信号。也就是说，第二逻辑电路部分307依次生成具有由垂直使能信号VEN决定的上升和下降定时的扫描信号。第二逻辑电路部分307通过缓冲器部分308将扫描信号供应给它们各自像素行的它们各自行扫描线。应该注意到，在图30中未示出行扫描线。
发明内容
在具有上述配置的行扫描部分300中，供应给电平移位电路303的原始垂直使能信号VEN是在作为水平扫描时段的1H内上升和下降一次的脉冲信号。也就是说，垂直使能信号VEN在1H中随着上升和下降定时上升和下降一次。因此，电平移位电路303生成的垂直使能信号VEN在1H内对公用传输线SL充电和使公用传输线SL放电一次。
包括在AND门307-1到307-4每一个的电容器Ctr与公用传输线SL连接。因此，通过将扫描线的数量乘以晶体管的电容器Ctr的电容可以求出公用传输线SL承担的总负载的电容。晶体管的电容器Ctr是在晶体管的栅极与晶体管的沟道区之间形成的电容器。
在每个1-H时段内在充电/放电过程中消耗的功率通过表达式cv2×f表示，其中记号c表示经历充电/放电过程的电容器的电容，记号v表示充电/放电电压，而记号f表示充电/放电频率。通过将电容c设置在与公用传输线SL连接的电容器Ctr的电容上，可以求出公用传输线SL的功耗。垂直分辨率越高，即，扫描线的数量越大，公用传输线SL承担的总负载的电容就越大。因此，对于较高垂直分辨率，作为对公用传输线SL充电和使公用传输线SL放电的操作的由垂直使能信号VEN引起的操作的功耗较大。
这里将行扫描部分作为一个例子来描述。然而，应该注意到，这些问题决不会局限于行扫描部分引起的问题。也就是说，在所谓的逐点显示装置中，在配备成用作分别选择属于行扫描部分选择的像素行的每个像素的部分的列扫描部分中也引起该问题。逐点显示装置是将信号分别写入属于行扫描部分选择的像素行的每个像素中的装置。
为了解决上述问题，本发明的发明人新创了能够降低扫描部分的功耗的显示装置，该扫描部分具有规定扫描信号的上升和下降定时的使能信号被配备成用作所有扫描信号公用的使能信号的配置。本发明的发明人还新创了驱动显示装置的驱动方法和每一个采用显示装置的电子装置。
为了达到解决上述问题的本发明实施例的目的，这里描述几种技术。
一些实施例涉及控制像素选择的方法。该方法包括接收与像素排相关联的参考信号和使能信号。参考信号具有第一逻辑电平或第二逻辑电平。只有当参考信号具有第一逻辑电平时才使用参考信号和使能信号进行逻辑运算。根据逻辑运算的结果将扫描信号提供给该像素排。
一些实施例涉及控制像素选择的驱动电路。该驱动电路包括配置成接收与像素排相关联的参考信号的逻辑电路。参考信号具有第一逻辑电平或第二逻辑电平。该驱动电路还包括配置成接收参考信号和使能信号，并当参考信号处在第一逻辑电平时将使能信号提供给所述逻辑电路的开关电路。
一些实施例涉及包括多个像素的显示装置。每个像素包括发光元件。该显示装置还包括驱动电路，该驱动电路包含配置成接收与像素排相关联的参考信号的逻辑电路。参考信号具有第一逻辑电平或第二逻辑电平。该驱动电路还包括配置成接收参考信号和使能信号，并当参考信号处在第一逻辑电平时将使能信号提供给所述逻辑电路的开关电路。
一些实施例涉及包括显示装置的电子设备，该显示装置包括多个像素。每个像素包括发光元件。该显示装置还包括驱动电路，该驱动电路包含配置成接收与像素排相关联的参考信号的逻辑电路。参考信号具有第一逻辑电平或第二逻辑电平。该驱动电路还包括配置成接收参考信号和使能信号，并当参考信号处在第一逻辑电平时将使能信号提供给所述逻辑电路的开关电路。
在该显示装置中，正是在用于生成要供应给它们各自逻辑电路的任何特定一个参考信号的时间段内，在为特定参考信号提供的逻辑电路上形成来作为接收使能信号的输入节点的输入节点与公用传输线电连接。
如上所述用作扫描信号的参考的参考信号是如后面详细所述从中生成扫描信号的参考信号。
从上面的描述中可明显看出，每个逻辑电路含有作为接收使能信号的输入节点的使能信号接收输入节点。正是在用于生成要供应给特定逻辑电路的任何特定参考信号的时间段内，特定逻辑电路的使能信号接收输入节点与公用传输线电连接。因此，与逻辑电路接收的参考信号同步地将使能信号供应给逻辑电路。在用于生成特定参考信号的时间段内，接收特定参考信号的逻辑电路是含有与公用传输线电连接的使能信号接收输入节点的逻辑电路。因此，与每个逻辑电路的使能信号接收输入节点与公用传输线电连接的配置相比，公用传输线承担的总负载的电容减小到几分之一。更具体地说，公用传输线承担的总负载的电容是每个逻辑电路的使能信号接收输入节点与公用传输线电连接的配置中公用传输线承担的总负载的电容的1/m倍，其中记号m表示扫描线的数量。公用传输线承担的总负载的电容包括组成与公用传输线电连接的每个逻辑电路的晶体管的电容。其结果是，可以减小在对公用传输线充电和从公用传输线放电的过程中消耗的功率。也就是说，因此可以降低扫描部分的功耗。
依照本发明，在配置成提供规定扫描信号的上升和下降定时的使能信号用作所有参考信号公用的使能信号的扫描部分中，可以减小发送使能信号的公用传输线承担的总负载的电容。因此，可以降低扫描部分的功耗。
这个总结通过例示来展示，并无意限制本发明。
应该懂得，前面的构思和下面更详细讨论的其它构思的所有组合被设想为这里公开的发明主题的一部分。尤其，出现在本公开中要求保护的主题的所有组合被设想为这里公开的发明主题的一部分。
附图说明
图1是示出应用了本发明实施例的有源矩阵有机EL(场致发光)显示装置的大致配置的方块图；
图2是示出采用在按照本发明实施例的有机EL显示装置中的像素(或像素电路)的配置的电路图；
图3是示出像素电路的典型结构的截面的截面图；
图4是说明按照本发明实施例的有机EL显示装置进行的基本电路操作时所参照的时序/波形图；
图5A到5D是说明按照本发明实施例的有机EL显示装置进行的基本电路操作时所参照的多个第一电路图；
图6A到6D是说明按照本发明实施例的有机EL显示装置进行的基本电路操作时所参照的多个第二电路图；
图7是示出每一条都代表伏安特性的曲线作为用于说明阈电压Vth随晶体管而异的曲线的特性图，该伏安特性表达在器件驱动晶体管的漏极与源极之间流动的漏极-源极电流Ids与施加在器件驱动晶体管的栅极与源极之间的栅极-源极电压Vgs之间的关系；
图8是示出每一条都代表伏安特性的曲线作为用于说明迁移率μ随晶体管而异的曲线的特性图，该伏安特性表达在器件驱动晶体管的漏极与源极之间流动的漏极-源极电流Ids与施加在器件驱动晶体管的栅极与源极之间的栅极-源极电压Vgs之间的关系；
图9A到9C是针对多种情况每一个示出视频信号电压Vsig与在器件驱动晶体管的漏极与源极之间流动的漏极-源极电流Ids之间的关系的多个示图；
图10是示出按照第一实施例的写扫描电路的典型配置的方块图；
图11是示出每一个具有第一电压系统I的幅度的垂直开始脉冲VST、具有第一电压系统I的幅度的垂直时钟信号VCK、具有第一电压系统I的幅度的垂直使能信号VEN、每一个具有第二电压系统II的幅度的移位信号SROUT(1)到SR OUT(4)和每一个具有第三电压系统III的幅度的写扫描信号WS(1)到WS(4)的定时之间的关系的时序/波形图；
图12是示出将幅度从第一电压系统I的幅度改变成第二电压系统II的幅度的第一典型电平移位电路的电路图；
图13是示出显示在图12的电路图中的第一典型电平移位电路中输入信号IN和反相输入信号xIN以及输出信号OUT和反相输出信号xOUT的波形的时序/波形图；
图14是示出将幅度从第一电压系统I的幅度改变成第二电压系统II的幅度的第二典型电平移位电路的电路图；
图15是示出显示在图14的电路图中的第二典型电平移位电路中输入信号IN和反相输入信号xIN以及输出信号OUT和反相输出信号xOUT的波形的时序/波形图；
图16是示出将参考信号的幅度从第二电压系统II的幅度改变成第三电压系统III的幅度的典型电平移位电路的电路图；
图17是示出显示在图16的电路图中的典型电平移位电路中输入信号IN和反相输入信号xIN以及输出信号OUT和反相输出信号xOUT的波形的时序/波形图；
图18是示出用作采用在第二逻辑部分中的2-输入逻辑积电路的每个输入AND门的符号的示图；
图19是示出也称为2-输入AND电路的2-输入AND门的真值表的示图；
图20是示出2-输入AND门的典型具体配置的电路图；
图21是示出晶体管的截面结构的截面图；
图22是示出按照第二实施例的写扫描电路的典型配置的方块图；
图23是示出按照第三实施例的写扫描电路的典型配置的方块图；
图24是示出像素的另一种配置的电路图；
图25是示出应用了本发明实施例的电视机的外观的斜视图的示图；
图26A是示出从数字照相机前侧的位置看过去数字照相机的外观的斜视图的示图，而图26B是示出从数字照相机后侧的位置看过去数字照相机的外观的斜视图的示图；
图27是示出应用了本发明实施例的笔记本式个人计算机的外观的斜视图的示图；
图28是示出应用了本发明实施例的摄像机的外观的斜视图的示图；
图29A是示出在已经打开的状态下蜂窝式电话的前视图的示图，图29B是示出在已经打开的状态下蜂窝式电话的侧面的示图，图29C是示出在已经闭合的状态下蜂窝式电话的前视图的示图，图29D是示出在已经闭合的状态下蜂窝式电话的左侧的示图，图29E是示出在已经闭合的状态下蜂窝式电话的右侧的示图，图29F是示出在已经闭合的状态下蜂窝式电话的顶视图的示图，而图29G是示出在已经闭合的状态下蜂窝式电话的底视图的示图；和
图30是示出现有行扫描电路的典型配置的方块图。
具体实施方式
接着，参照附图，如下的描述将说明每一个都实现本发明的优选实施例的细节。应该注意到，这些实施例是在按如下排列的章节中说明的。
1：按照本发明的有机EL显示装置
2：实施例的特征
2-1：第一实施例(用作开关器件的Nch MOS晶体管)
2-2：第二实施例(用作开关器件的Nch和Pch CMOS晶体管)
2-3：第三实施例(用作开关器件的Pch MOS晶体管)
3：变型形式
4：典型应用(电子装置)
1：按照本发明的有机EL显示装置
系统配置
图1是示出应用了本发明实施例的有源矩阵型显示装置的大致配置的方块图。
有源矩阵显示装置是利用有源器件的装置，每个有源器件用于控制流过配备在与有源器件相同的像素中的电光器件的电流。有源器件的典型例子是绝缘栅场致导电晶体管(insulated-gate field electric transistor)。绝缘栅场致导电晶体管通常是TFT(薄膜晶体管)。
作为一个例子，采用在有源矩阵型显示装置中的每个像素电路含有以由流过电光器件的驱动电流的量值决定的亮度发光的用作电光器件的电流驱动发光器件。这样电光器件的典型例子是有机EL器件。采用每一个含有用作发光器件的有机EL器件的像素电路的显示装置被称为下面解释成典型有源矩阵型的显示装置的有源矩阵型有机EL显示装置。
如图1所示，用作有源矩阵型显示装置的典型例子的有机EL显示装置10采用像素矩阵部分30和作为每个用于驱动采用在像素矩阵部分30中的多个像素电路(PXLC)20的驱动部分、配备在围绕像素矩阵部分30的位置上的驱动部分。在像素矩阵部分30中，每一个都包括发光器件的像素电路20二维排列成像素矩阵。
驱动部分采用写扫描电路40、电源扫描电路50和信号输出电路60。驱动部分是驱动像素矩阵部分30的像素电路20的部分。写扫描电路40和电源扫描电路50每一个都是以像素行为单位选择像素电路20的行扫描部分。
在显示彩色显示器的有源矩阵有机EL显示装置10的情况下，每个像素电路20包括每一个都起像素电路20作用的多个子像素电路。更具体地说，在显示彩色显示器的有源矩阵有机EL显示装置10中，每个像素电路20包括三个子像素电路，即，发红光(也就是说，R颜色的光)的子像素电路、发绿光(也就是说，G颜色的光)的子像素电路和发蓝光(也就是说，B颜色的光)的子像素电路。
然而，每一个都起像素电路作用的子像素电路的组合决不会局限于三原色，即，R、G和B颜色的子像素电路的上述组合。例如，可以将另一种颜色的子像素电路或甚至多种其它颜色的多个子像素电路加入三原色的子像素电路中以便起像素电路的作用。更具体地说，例如，可以将生成提高亮度的白(W)光的子像素电路加入三原色的子像素电路中以便起像素电路的作用。作为另一个例子，可以将每个用于生成补色光的子像素电路加入三原色的子像素电路中以便起具有增大了的颜色再现范围的像素电路的作用。
对于像素矩阵部分30中排列成m行和n列的像素电路20的m行/n列矩阵，配备了扫描线31-1到31-m和电源线32-1到32-m，在图1中被定位在行方向或水平方向上。行方向是像素电路20沿其排列的每个矩阵行的方向。更具体地说，扫描线31-1到31-m每一条和电源线32-1到32-m每一条都是为像素电路20的矩阵的m个行之一配备的。另外，像素矩阵部分30中的像素电路20的m行/n列矩阵还配有每一条都沿着图1中的列方向或垂直方向的信号线33-1到33-n。列方向是像素电路20沿其排列的每个矩阵列的方向。更具体地说，信号线33-1到33-n每一条都是为像素电路20的矩阵的n个列之一配备的。
扫描线31-1到31-m中的任何特定一条与作为与配备了特定扫描线31的行相关联的输出端采用在写扫描电路40中的输出端连接。同样，电源线32-1到32-m中的任何特定一条与作为与配备了特定电源线32的行相关联的输出端采用在电源扫描电路50中的输出端连接。另一方面，信号线33-1到33-n中的任何特定一条与作为与配备了特定信号线33的列相关联的输出端采用在信号输出电路60中的输出端连接。
像素矩阵部分30通常形成在像玻璃衬底那样的透明绝缘衬底上。因此，有源矩阵有机EL显示装置10可以被构造成具有平面结构。每一个都起配置成驱动包括在像素矩阵部分30中的像素电路20的驱动部分作用的写扫描电路40、电源扫描电路50和信号输出电路60每一个都包括可以由非晶硅TFT(薄膜晶体管)或低温硅TFT组成。如果使用低温硅TFT，如图1所示的写扫描电路40、电源扫描电路50和信号输出电路60每一个也可以形成在组成像素矩阵部分30的显示面板70(或衬底)上。
写扫描电路40包括与时钟脉冲信号ck同步地依次移位(传播)开始脉冲sp的移位寄存器。在将视频信号写入采用在像素矩阵部分30中的像素电路20中的操作中，写扫描电路40依次将开始脉冲sp作为写脉冲(或扫描信号)WS1到WSm之一供应给扫描线31-1到31-m之一。因此，供应给扫描线31-1到31-m的写脉冲用于在使配备在相同行上的像素电路20进入能够同时接收视频信号的状态的所述逐线依次扫描操作中，以行为单位依次扫描采用在像素矩阵部分30中的像素电路20。写扫描电路40是按照本发明实施例的扫描部分之一。也就是说，本发明的实施例具有写扫描电路40的具体配置的特征。写扫描电路40的具体配置的细节将在后面描述。
同样，电源扫描电路50也包括与时钟脉冲信号ck同步地依次移位(传播)开始脉冲sp的移位寄存器。与写扫描电路40进行的逐线依次扫描操作，也就是说，通过开始脉冲sp确定的定时同步，电源扫描电路50将电源线电位DS1到DSm分别供应给电源线32-1到32-m。如后所述，电源线电位DS1到DSm每一个都从第一电源电位Vccp切换到低于第一电源电位Vccp的第二电源电位Vini或反过来，以便以行为单位控制像素电路20的发光状态和不发光状态，并且以便以行为单位将驱动电流供应给每一个作为发光器件采用在像素电路20中的有机EL器件。
信号输出电路60是有选择地输出信号电压Vsig或参考电位Vofs的部分。信号电压Vsig是代表亮度信息的视频信号的电压。视频信号是未显示在任何图中的信号供应源生成的信号。在如下的描述中，将代表亮度信息的视频信号的电压简称为信号电压Vsig。参考电位Vofs是用作信号电压Vsig的参考的电位。通常，参考电位Vofs是与视频信号的黑色电平相对应的电位。
信号输出电路60适当地选择从未显示在图1中的信号源接收的代表亮度信息的视频信号的电压Vsig或参考电位Vofs，并通常通过信号线33-1到33-n以行为单位将所选那个写入采用在像素矩阵部分30中的像素电路20中。也就是说，信号输出电路60采用在能够以行为单位接收视频信号电压Vsig的状态下将视频信号电压Vsig写入像素电路20中的逐线依次写操作的驱动方法。这是因为使像素电路20进入如前所述能够以行为单位接收视频信号电压Vsig的状态。
像素电路
图2是示出像素电路20的具体典型配置的示图。
如图2所示，像素电路20包括用作电光器件(例如，电流驱动发光器件)的有机EL器件21，该器件依照流过该器件的电流的量值改变由此生成的光的亮度。像素电路2还含有驱动有机EL器件21的驱动电路。有机EL器件21的阴极与所有像素电路20共享的公用电源线34连接。公用电源线34也称为所谓的β线。
如上所述，除了有机EL器件21之外，像素电路20还含有由包括上述的器件驱动晶体管22、信号写晶体管23和信号存储电容器24的驱动部件组成的驱动电路。在像素电路20的典型配置中，器件驱动晶体管22和信号写晶体管23每一个都是N沟道TFT。然而，器件驱动晶体管22和信号写晶体管23的导电类型决不会局限于N沟道导电类型。也就是说，器件驱动晶体管22和信号写晶体管23的导电类型每一种都可以是另一种导电类型或可以是相互不同的导电类型。
应该注意到，如果将N沟道TFT用作器件驱动晶体管22和信号写晶体管23每一个，则可以采用非晶硅(a-Si)工艺来制造像素电路20。通过采用非晶硅(a-Si)工艺来制造像素电路20，可以降低在其上形成TFT的衬底的成本，因此，降低有源矩阵EL显示装置10本身的成本。另外，如果器件驱动晶体管22和信号写晶体管23具有相同导电类型，则可以使用相同的工艺来形成器件驱动晶体管22和信号写晶体管23。因此，相同导电类型的器件驱动晶体管22和信号写晶体管23有助于降低成本。
器件驱动晶体管22的电极之一(即，源极或漏极)与有机EL器件21的阳极连接，而器件驱动晶体管22的另一个电极(即，漏极或源极)与电源线32，即，电源线32-1到32-m之一连接。
信号写晶体管23的栅极与扫描线31，即，扫描线31-1到31-m之一连接。信号写晶体管23的电极之一(即，源极或漏极)与信号线33，即，信号线33-1到33-n之一连接，而信号写晶体管23的另一个电极(即，漏极或源极)与器件驱动晶体管22的栅极连接。
在器件驱动晶体管22和信号写晶体管23中，电极之一是与晶体管的源极或漏极区连接的金属线，而另一个电极是与晶体管的漏极或源极区连接的金属线。另外，依照出现在电极之一上的电位与出现在另一个电极上的电位之间的关系，电极之一变成源极或漏极，而另一个电极变成漏极或源极。
信号存储电容器24的一端与器件驱动晶体管22的栅极连接，而信号存储电容器24的另一端与器件驱动晶体管22的电极之一和有机EL器件21的阳极连接。
应该注意到，驱动有机EL器件21的驱动电路的配置决不会局限于如上所述采用器件驱动晶体管22、信号写晶体管23和信号存储电容器24的配置。例如，如果有必要，驱动电路可以包括具有对有机EL器件21补偿有机EL器件21的电容不足的电容的补充电容器。补充电容器的一端与有机EL器件21的阳极连接，而补充电容器的另一端与有机EL器件21的阴极连接。如上所述，有机EL器件21的阴极与设置在固定电位上的公用电源线34连接。
在具有上述配置的像素电路20中，通过写扫描电路40经由扫描线31，即，扫描线31-1到31-m之一将高电平扫描信号WS施加于信号写晶体管23的栅极，使信号写晶体管23进入导电状态。在信号写晶体管23的这种导电状态下，信号写晶体管23将信号输出电路60经由信号线33(即，信号线33-1到33-n之一)供应的视频信号电压Vsig取样成具有代表亮度信息的量值的电压，或取样也由信号输出电路60经由信号线33供应的参考电位Vofs，并将取样视频信号电压Vsig或取样参考电位Vofs写入采用在像素电路20中的信号存储电容器24中。将取样视频信号电压Vsig或取样参考电位Vofs施加于器件驱动晶体管22的栅极并保存在信号存储电容器24中。
对于作为电位DS维持在电源线32(即，电源线32-1到32-m之一)上的第一电源电位Vccp，器件驱动晶体管22的特定一个电极变成漏极，而器件驱动晶体管22的另一个电极变成源极。在以这种方式起作用的器件驱动晶体管22的电极中，器件驱动晶体管22工作在饱和区中，并且让从电源线32接收的电流流入有机EL器件21中，作为将有机EL器件21驱动到发光状态的驱动电流。更具体地说，器件驱动晶体管22工作在饱和区中，将量值基于存储在信号存储电容器24中的视频信号电压Vsig的量值的用作发光电流的驱动电流供应给有机EL器件21。因此，有机EL器件21在发光状态下发出具有基于驱动电流的量值的亮度的光。
当作为电位DS维持在电源线32(即，电源线32-1到32-m之一)上的第一电源电位Vccp被改变成第二电源电位Vini时，器件驱动晶体管22起开关晶体管的作用。当起开关晶体管作用时，器件驱动晶体管22的特定电极变成电源，而器件驱动晶体管22的另一个电极变成漏极。作为这样的开关晶体管，器件驱动晶体管22停止将驱动电流供应给有机EL器件21的操作，使有机EL器件21进入不发光状态。也就是说，器件驱动晶体管22也具有控制有机EL器件21的发光状态与不发光状态之间的转变的晶体管的功能。
器件驱动晶体管22进行开关操作，以便将有机EL器件21的不发光时段设置成不发光状态的时段，并控制定义成有机EL器件21的发光时段与有机EL器件21的不发光时段之比的忙闲度。通过进行这样的控制，可以减小起因于像素电路在整个帧中生成的光的由残像引起的模糊量。因此，尤其可以使运动图像的质量更优良。
第一电源电位Vccp或第二电源电位Vini由电源扫描电路50有选择地生成，并维持在电源线32上。第一电源电位Vccp是将驱动有机EL器件21的驱动电流提供给器件驱动晶体管22以发光的电源电位。另一方面，第二电源电位Vini是施加于有机EL器件21，以便使有机EL器件21进入不发光状态的用作反向偏压的电源电位。第二电源电位Vini必须低于参考电位Vofs。例如，第二电源电位Vini低于(Vofs-Vth)，其中参考记号Vth表示采用在像素电路20中的器件驱动晶体管22的阈电压。最好将第二电源电位Vini设置在充分低于(Vofs-Vth)的电位上。
像素结构
图3是示出像素电路20的典型结构的截面的截面图。如图3所示，像素电路20的结构包括在上面形成包括器件驱动晶体管220的驱动部件的玻璃衬底202。另外，像素电路20的结构还包括绝缘膜202、绝缘平坦膜203和窗口绝缘膜204，它们按本句列举绝缘膜202、绝缘平坦膜203和窗口绝缘膜204的次序依次形成在玻璃衬底201上。在这种结构中，将有机EL器件21配备在窗口绝缘膜204的凹部204A中。图3仅示出了作为配置元件的驱动电路的器件驱动晶体管22，省略了驱动电路的其它驱动部件。
有机EL器件21具有包括阳极205、有机层206和阴极207的配置。阳极205通常是形成在窗口绝缘膜204的凹部204A的底面上的金属。有机层206是形成在阳极205上的电子传输层、发光层和空穴传输/注入层。放置在有机层206上，阴极207通常是作为所有像素电路20的公用膜形成的透明导电膜。
包括在有机EL器件21中的有机层206是在阳极205上依次堆叠空穴传输层/空穴注入层2061、发光层2062、电子传输层2063和电子注入层形成的。应该注意到，在图3中未示出电子注入层。在如图2所示器件驱动晶体管22驱动有机EL器件21，通过让电流流过有机EL器件21引起发光所进行的操作中，电流通过阳极205从器件驱动晶体管22流到有机层206。随着电流流到有机层206，空穴和电子在发光层2062中彼此重新组合在一起引起发光。
器件驱动晶体管22形成具有包括栅极221、半导体层222、源极/漏极区223、漏极/源极区224和沟道形成区225的配置。在这种配置中，源极/漏极区223形成在半导体层22的一侧上，而漏极/源极区224形成在半导体层22的另一侧上，沟道形成区225面对半导体层222的栅极221。源极/漏极区223通过接触孔与有机EL器件21的阳极205电连接。
如图3所示，对于每个像素电路20，都在玻璃衬底201上形成有机EL器件21，在有机EL器件21与上面形成包括器件驱动晶体管22的驱动部件的玻璃衬底201之间夹着绝缘膜202、绝缘平坦膜203和窗口绝缘膜204。在以这种方式形成了有机EL器件21之后，在有机EL器件21上形成并用密封衬底209覆盖钝化膜208，在密封衬底209与钝化膜208之间夹着粘合剂210。这样，有机EL器件21被密封衬底209密封，形成显示面板70。
电路操作
随后，参照作为基础的图4的时序/波形图以及图5和6的电路图，如下的描述将说明有机EL显示装置10进行的基本电路操作。应该注意到，在图5和6的电路操作说明图中，信号写晶体管23被显示成代表开关的符号，以便使示图简单些。另外，电容器25显示在图5和6的电路操作说明图的每一个中，用作有机EL器件21的等效电容器。
图4的时序/波形图示出了出现在扫描线31上的电位(写扫描信号)WS、出现在电源线32上的电位(电源电位)DS、出现在信号线33上的电位(Vsig/Vofs)、出现在器件驱动晶体管22的栅极上的栅极电位Vg和出现在器件驱动晶体管22的源极上的电位Vs的变化。
前帧的发光时段
在图4的时序/波形图中，时间t11之前的时段是正好在当前帧(或当前场)之前的帧(或场)中有机EL器件21的发光时段。在发光时段中，出现在电源线32上的电位DS是下文也称为高电位的第一电源电位Vccp，信号写晶体管23处在非导电状态下。
对于维持在电源线32上和施加于器件驱动晶体管22的第一电源电位Vccp，器件驱动晶体管22被设置成工作在饱和区中。因此，在该发光时段中，如图5A所示，基于施加在器件驱动晶体管22的栅极与源极之间的栅极-源极电压Vgs的驱动电流(即，发光电流或在器件驱动晶体管22的漏极和源极之间流动的漏极-源极电流Ids)通过器件驱动晶体管22从电源线32流到有机EL器件21。其结果是，有机EL器件22发出亮度与驱动电流Ids的量值成正比的光。
阈电压补偿准备时段
然后，在时间t11，到达逐线依次扫描操作的新帧(称为上述的当前帧)。如图5B所示，出现在电源线32上电位DS从高电位Vccp改变成第二电源电位Vini，以便开始阈电压补偿准备时段。第二电源电位Vini下文也称为低电位，通常，低电位Vini充分低于比Vofs低的(Vofs-Vth)，其中参考记号Vth表示器件驱动晶体管22的阈电压，而参考记号Vofs表示出现在信号线33上的上述参考电位Vofs。
让我们假设低电位Vini满足关系Vini＜(Vthe1+Vcath)，其中参考记号Vthe1表示有机EL器件21的阈电压，而参考记号Vcath表示出现在电源线34上的电位。在这种情况下，由于出现在器件驱动晶体管22的源极上的源极电位Vs大约等于低电位Vini，使有机EL器件21进入反向偏置状态，终止发光。
然后，在以后的时间t12，如图5C所示，出现在扫描线31上的电位WS从低电平改变成高电平，使信号写晶体管23进入导电状态，开始阈电压补偿开始时段。在这种情况下，信号输出电路60使信号线33保持在参考电位Vofs上，并且通过信号写晶体管23将参考电位Vofs施加于器件驱动晶体管22的栅极作为栅极电位Vg。如上所述，充分低于参考电位Vofs的低电位Vini那时正施加于器件驱动晶体管22的源极作为源极电位Vs。
因此，那时，施加在器件驱动晶体管22的栅极与源极之间的栅极-源极电压Vgs等于电位差(Vofs-Vini)。如果电位差(Vofs-Vini)未大于器件驱动晶体管22的阈电压，可以不进行如后所述的阈电压补偿处理。因此，有必要将低电位Vini和参考电位Vofs设置在满足电位关系(Vofs-Vini)＞Vth的电平上。
将出现在器件驱动晶体管22的栅极上的电位Vg固定(设置)在参考电位Vofs上并将出现在器件驱动晶体管22的源极上的电位Vs固定(设置)在低电位Vini上的初始化处理是为如后所述的阈电压补偿处理作准备的处理。在如下的描述中，将为阈电压补偿处理作准备的处理称为阈电压补偿准备处理。在这种处理中，参考电位Vofs是出现在器件驱动晶体管22的栅极上的电位Vg的初始化电位，而低电位Vini是出现在器件驱动晶体管22的源极上的电位Vs的初始化电位。
阈电压补偿时段
然后，当如图5D所示，在以后的时间t13出现在电源线32上的电位DS从低电位Vini改变成高电位Vccp时，在按原样保持出现在器件驱动晶体管22的栅极上的电位Vg的状态下，开始阈电压补偿时段。也就是说，出现在器件驱动晶体管22的源极上的电位Vs开始向作为从栅极电位Vg中减去器件驱动晶体管22的阈电压Vth的结果获得的电位上升。
为了简便起见，将用作如上所述出现在器件驱动晶体管22的栅极上的电位Vg的初始化电位的参考电位Vofs取作参考电位，并将使电位Vs升高到作为从栅极电位Vg中减去器件驱动晶体管22的阈电压Vth的结果获得的电位的处理称为阈电压补偿处理。随着阈电压补偿处理继续下去，在适当的时候，使施加在器件驱动晶体管22的栅极与源极之间的电压Vgs收敛到器件驱动晶体管22的阈电压Vth，使与阈电压Vth相对应的电压存储在信号存储电容器24中。
应该注意到，为了让整个驱动电流在正在进行阈电压补偿处理的阈电压补偿时段内流到信号存储电容器24而不是部分流到有机EL器件21，事先将公用电源线34设置在电位Vcath上，以便使有机EL器件21进入切断状态。
然后，在与阈电压补偿时段的结束一致的以后时间t14，如图6A所示，将出现在扫描线31上的电位WS改变成低电平，以便使信号写晶体管23进入非导电状态。在信号写晶体管23的这种非导电状态下，器件驱动晶体管22的栅极与信号线33电断开，进入浮置状态。然而，由于出现器件驱动晶体管22的栅极与源极之间的电压Vgs等于器件驱动晶体管22的阈电压Vth，使器件驱动晶体管22进入切断状态。因此，漏极-源极电流Ids未流过器件驱动晶体管22。
信号写和迁移率补偿时段
然后，在以后的时间t15，如图6B所示，出现在信号线33上的电位从参考电位Vofs改变成视频信号电压Vsig。随后，在与信号写和迁移率补偿时段的开始一致的以后时间t16，如图6C所示，通过将出现在扫描线31上的电位WS设置在高电平上，使信号写晶体管23进入导电状态。在这种状态下，信号写晶体管23取样视频信号电压Vsig，并将取样的视频信号电压Vsig存储到像素电路20中。
作为信号写晶体管23将取样的视频信号电压Vsig存储到像素电路20中所进行的操作的结果，出现在器件驱动晶体管22的栅极上的电位Vg变成等于视频信号电压Vsig。在利用视频信号电压Vsig驱动器件驱动晶体管22的操作中，器件驱动晶体管22的阈电压Vth和作为与阈电压Vth相对应的电压存储在信号存储电容器24中的电压在所谓的阈电压补偿处理中相互抵消，阈电压补偿处理的原理将在后面详细描述。
那时，有机EL器件21最初处在切断状态(或高阻抗状态)下。因此，从电源线32流到受视频信号电压Vsig驱动的器件驱动晶体管22的漏极-源极电流Ids实际上去往与有机EL器件21并联的前述等效电容器25，而不是进入有机EL器件21本身。其结果是，等效电容器25的充电过程开始。
在对等效电容器25充电的同时，出现在器件驱动晶体管22的源极上的电位Vs随着时间的流逝而上升。由于在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids已经补偿了Vth(阈电压)随像素的变化，所以漏极-源极电流Ids仅依照器件驱动晶体管22的迁移率μ随像素而变。驱动晶体管22的迁移率μ是组成驱动晶体管22的沟道的半导体薄膜的迁移率μ。
让我们假设写入增益具有1的理想值。写入增益被定义成如上所述在器件驱动晶体管22的栅极与源极之间观察到和作为与器件驱动晶体管22的阈电压Vth相对应的电压存储在信号存储电容器24中的电压Vgs与视频信号电压Vsig之比。随着出现在器件驱动晶体管22的源极上的电位Vs达到(Vofs-Vth+ΔV)的电位，在器件驱动晶体管22的栅极与源极之间观察到的电压Vgs变成等于(Vsig-Vofs+Vth-ΔV)的电位，其中参考记号ΔV表示源极电位Vs的增量。
也就是说，进行负反馈操作，以便从作为(Vsig-Vofs+Vth)的电压存储在信号存储电容器24中的电压中减去出现在器件驱动晶体管22的源极上的电位Vs的增量ΔV，或换句话说，进行负反馈操作，以便从信号存储电容器24中放出一些电荷。在负反馈操作中，出现在器件驱动晶体管22的源极上的电位Vs的增量ΔV用作负反馈量。
如上所述，通过使在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids负反馈到器件驱动晶体管22的栅极输入端，也就是说，通过使在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids负反馈到出现在器件驱动晶体管22的栅极与源极之间的电压Vgs，可以消除漏极-源极电流Ids对器件驱动晶体管22的迁移率μ的依赖性。也就是说，在取样视频信号电压Vsig和将取样的视频信号电压Vsig存储到像素电路20中的操作中，同时也进行迁移率补偿处理，以便对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿迁移率(μ)随像素的变化。
更具体地说，要存储在器件驱动晶体管22的栅极中的视频信号电压Vsig的幅度Vin(＝Vsig-Vofs)越大，在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids就越大，因此，用作负反馈操作的负反馈量(或补偿量)的增量ΔV的绝对值就越大。因此，可以依照有机EL器件21发出的光的亮度的水平进行迁移率补偿处理。
对于视频信号电压Vsig的固定幅度Vin，器件驱动晶体管22的迁移率μ越大，用作负反馈操作的负反馈量(或补偿量)的增量ΔV的绝对值就越大。因此，可以对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿迁移率(μ)随像素的变化。迁移率补偿处理的原理将在后面详细描述。
发光时段
然后，在与信号写和迁移率补偿时段的结束或发光时段的开始一致的以后时间t17，如图6D所示，将出现在扫描线31上的电位WS改变成低电平，以便使信号写晶体管23进入非导电状态。对于处在低电平上的电位WS，器件驱动晶体管22的栅极与信号线33电断开，进入浮置状态。
对于处在浮置状态的器件驱动晶体管22的栅极和对于与信号存储电容器24连接的器件驱动晶体管22的栅极以及源极，当出现在器件驱动晶体管22的源极上的电位Vs依照存储在信号存储电容器24是的电荷量而变时，出现在器件驱动晶体管22的栅极上的电位Vg也以与电位Vs的变化联动的方式而变。出现在器件驱动晶体管22的栅极上的电位Vg也以与出现在器件驱动晶体管22的源极上的电位Vs的变化联动的方式而变的操作被称为基于信号存储电容器24提供的耦联效应的自举操作。
在使器件驱动晶体管22的栅极进入浮置状态的时间，在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids开始流到有机EL器件21。因此，出现在有机EL器件21的阳极上的电位依照漏极-源极电流Ids的增大而上升。
随着出现在有机EL器件21的阳极上的电位超过(Vthe1+Vcath)的电位，驱动电流(或发光电流)开始流过有机EL器件21，使有机EL器件21发光。出现在有机EL器件21的阳极上的电位的增量正是出现在器件驱动晶体管22的源极上的电位Vs的增量。当出现在器件驱动晶体管22的源极上的电位Vs升高时，在基于信号存储电容器24提供的耦联效应的自举操作中，出现在器件驱动晶体管22的栅极上的电位Vg也以与出现在器件驱动晶体管22的源极上的电位Vs的变化联动的方式升高。
让我们假定自举操作的自举增益具有1的理想值。自举操作的自举增益被定义成出现在器件驱动晶体管22的栅极上的电位Vg的增量与出现在器件驱动晶体管22的源极上的电位Vs的增量之比。对于假定具有1的理想值的自举操作的自举增益，出现在器件驱动晶体管22的栅极上的电位Vg的增量等于出现在器件驱动晶体管22的源极上的电位Vs的增量。因此，在发光时段内，施加在器件驱动晶体管22的栅极与源极之间的栅极-源极电压Vgs保持在(Vsig-Vofs+Vth-ΔV)的固定电平上。然后，在后面的时间t18，将维持在信号线33上的视频信号电压Vsig改变成参考电位Vofs。
在上述一系列操作中，在称为1H的一个水平扫描时段内进行了包括阈电压补偿准备处理、阈电压补偿处理、将视频信号电压Vsig存储到信号存储电容器24中的信号写操作和迁移率补偿处理的各种处理。将视频信号电压Vsig存储到信号存储电容器24中的信号写操作和迁移率补偿处理在时间t16与t17之间的时段内同时进行。
正如上面示范的那样，将一次性进行阈值补偿处理的驱动方法用作一个例子。然而，应该注意到，这种驱动方法正是典型驱动方法。也就是说，驱动方法决不会局限于一次性进行阈值补偿处理的驱动方法。例如，可以采用进行所谓分离阈补偿处理的驱动方法。分离阈补偿处理是在与迁移率补偿处理和信号写处理一起进行阈补偿处理的1-H时段带头的多个水平扫描时段上多次重复进行的阈补偿处理。也就是说，除了在1-H时段中进行的阈补偿处理之外，分离阈补偿处理还包括在1-H时段带头的多个水平扫描时段上多次重复进行的阈补偿处理。
通过采用进行分离阈补偿处理的驱动方法，可以高度可靠地进行阈补偿处理。这是因为，即使由于高清晰度显示所需的像素数量较大，分配给每个分阈补偿时段的时间变得较短，也可以保证足够长的时间段作为延续多个分阈补偿时段的连续总阈补偿时段。
阈电压补偿处理的原理
如下的描述将说明为了对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿器件驱动晶体管22的阈电压Vth随像素的变化，在前面参照图4的时序/波形图所述的时间t13与t14之间的阈电压补偿时段内进行的阈电压补偿处理的原理。如上所述，器件驱动晶体管22被设计成在时间t13与t14之间的阈电压补偿时段内工作在将第一电源电位Vccp维持在电源线32上并施加于器件驱动晶体管22的饱和区中。因此，器件驱动晶体管22起恒流源的作用。其结果是，器件驱动晶体管22将由方程(1)给出的恒定漏极-源极电流Ids(也称为驱动电流或发光电流)供应给有机EL器件21。
Ids＝(1/2)·μ(W/L)Cox(Vgs-Vth)2 ...(1)
在上面的方程中，参考记号W表示器件驱动晶体管22的沟道的宽度，参考记号L表示沟道的长度，而参考记号Cox表示单位面积的栅极电容。
图7是示出每一条都代表伏安特性的曲线的特性图，该伏安特性表达在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids与施加在器件驱动晶体管22的栅极与源极之间的栅极-源极电压Vgs之间的关系。
图7的特性图中的实线代表含有具有阈电压Vth1的器件驱动晶体管22的像素电路A的特性，而同一特性图中的虚线代表含有具有不同于阈电压Vth1的阈电压Vth2的器件驱动晶体管22的像素电路B的特性。从图7的特性图中可明显看出，对于水平轴所代表的栅极-源极电压Vgs的相同量值，在采用在像素电路A中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids是Ids1，而在采用在像素电路B中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids是不同于漏极-源极电流Ids1的Ids2，除非进行阈电压补偿处理，对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿Vth随像素的变化，其中参考记号Vth表示器件驱动晶体管22的阈电压。
在显示在图7的特性图中的例子中，采用在像素电路B中的器件驱动晶体管22的阈电压Vth2大于采用在像素电路A中的器件驱动晶体管22的阈电压Vth1，也就是说，Vth2＞Vth1。在这种情况下，对于水平轴所代表的栅极-源极电压Vgs的相同量值，在采用在像素电路A中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids是Ids1，而在采用在像素电路B中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids是小于漏极-源极电流Ids1的Ids2，也就是说，Ids2＜Ids1。也就是说，即使对于水平轴所代表的栅极-源极电压Vgs的相同量值，如果器件驱动晶体管22的阈电压Vth随像素而变，在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids也随像素而变。
另一方面，在具有上述配置的像素电路20中，发光时施加在器件驱动晶体管22的栅极与源极之间的栅极-源极电压Vgs等于如前所述的(Vsig-Vofs+Vth-ΔV)。通过将表达式(Vsig-Vofs+Vth-ΔV)代入方程(1)中用作Vgs项的替代项，漏极-源极电流Ids可以通过方程(2)表达如下：
Ids＝(1/2)·μ(W/L)Cox(Vsig-Vofs-ΔV)2 ...(2)
也就是说，代表器件驱动晶体管22的阈电压的Vth项从方程(2)右侧的表达式中消失了。换句话说，从器件驱动晶体管22流到有机EL器件21的漏极-源极电流不再依赖于器件驱动晶体管22的阈电压Vth。其结果是，即使器件驱动晶体管22的阈电压Vth由于制造器件驱动晶体管22的工艺不同或由于随时间恶化而随像素而变，倘若将水平轴所代表的相同栅极-源极电压Vgs施加于采用在像素电路中的器件驱动晶体管22的栅极，漏极-源极电流Ids也不会随像素而变。因此，如果将代表相同视频信号电压Vsig的相同栅极-源极电压Vgs施加于采用在每一个包括有机EL器件21之一的像素电路20中的器件驱动晶体管22的栅极，可以使每个有机EL器件21发出的光的亮度保持在相同值上。
迁移率补偿处理的原理
如下的描述将说明为了对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿器件驱动晶体管22的迁移率随像素的变化而进行的迁移率补偿处理的原理。图8也是示出每一条都代表伏安特性的曲线的特性图，该伏安特性表达在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids与施加在器件驱动晶体管22的栅极与源极之间的栅极-源极电压Vgs之间的关系。图8的特性图中的实线代表含有具有相对较大迁移率μ的器件驱动晶体管22的像素电路A的特性，而同一特性图中的虚线代表含有具有相对较小迁移率μ的器件驱动晶体管22的像素电路B的特性，即使采用在像素电路B中的器件驱动晶体管22具有等于采用在像素电路A中的器件驱动晶体管22的阈电压Vth的阈电压Vth。从图8中可明显看出，对于水平轴所代表的栅极-源极电压Vgs的相同量值，在采用在像素电路A中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids是Ids1′，而在采用在像素电路B中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids是不同于漏极-源极电流Ids1′的Ids2′，除非进行迁移率补偿处理，对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿迁移率随像素的变化。如果将多晶硅薄膜晶体管等采用在像素电路20中作为器件驱动晶体管22，像像素电路A和B之间迁移率μ的差异那样迁移率μ随像素的变化可能不可避免。
对于像素电路A和B之间迁移率μ的现有差异，即使将代表相同视频信号电压Vsig的相同栅极-源极电压Vgs施加于采用在采用了具有相对较大迁移率μ的器件驱动晶体管22的像素电路A和采用了具有相对较小迁移率μ的器件驱动晶体管22的像素电路B中的器件驱动晶体管22的栅极，在采用在像素电路A中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids是Ids1′，而在采用在像素电路B中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids是非常不同于漏极-源极电流Ids1′的Ids2′，除非进行迁移率补偿处理，对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿像素电路A和B之间迁移率μ的差异。如果作为器件驱动晶体管22之间的漏极-源极电流Ids的差异，这样的大Ids差是由μ随像素的变化引起的，其中参考记号μ表示器件驱动晶体管22的迁移率，那么，屏幕的一致性就丧失了。
从前面作为表达器件驱动晶体管22的特性的方程给出的方程(1)中可明显看出，器件驱动晶体管22的迁移率μ越大，在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids就越大。由于负反馈操作的反馈量ΔV与在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids成正比，所以器件驱动晶体管22的迁移率μ越大，负反馈操作的反馈量ΔV就越大。如图8所示，采用具有相对较大迁移率μ的器件驱动晶体管22的像素电路A的反馈量ΔV1大于采用具有相对较小迁移率μ的器件驱动晶体管22的像素电路B的反馈量ΔV2。
迁移率补偿处理是通过使在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids负反馈到Vsig侧进行的，其中参考记号Vsig表示视频信号的电压。在这种负反馈操作中，器件驱动晶体管22的迁移率μ越大，进行负反馈操作的程度就越高。其结果是，可以消除μ随像素的变化，其中参考记号μ表示器件驱动晶体管22的迁移率。
更具体地说，如果将补偿量ΔV1取作对采用具有相对较大迁移率μ的器件驱动晶体管22的像素电路A进行的迁移率补偿处理的负反馈操作中的反馈量ΔV1，则在采用在像素电路A中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids从Ids1′极大地减小到Ids1。另一方面，如果将小于补偿量ΔV1的补偿量ΔV2取作对采用具有相对较小迁移率μ的器件驱动晶体管22的像素电路B进行的迁移率补偿处理的负反馈操作中的反馈量ΔV2，则与像素电路A相比，在采用在像素电路B中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids从Ids2′稍微减小到几乎等于漏极-源极电流Ids1的Ids2。其结果是，由于代表在采用在像素电路A中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids的Ids1几乎等于代表在采用在像素电路B中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids的Ids2，所以可以对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿器件驱动晶体管22的迁移率随像素的变化。
将上面所述的内容总结如下。在作为对采用具有相对较大迁移率μ的器件驱动晶体管22的像素电路A进行的迁移率补偿处理的负反馈操作中所取的反馈量ΔV1与对采用具有相对较小迁移率μ的器件驱动晶体管22的像素电路A进行的迁移率补偿处理的负反馈操作中所取的反馈量ΔV2相比较大。也就是说，器件驱动晶体管22的迁移率μ越大，对采用器件驱动晶体管22的像素电路进行的负反馈操作的反馈量ΔV就越大，因此，在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids的减量就越大。
因此，通过使在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids负反馈到作为器件驱动晶体管22的栅极侧向其提供了视频信号电压Vsig的栅极侧，可以使流过作为具有不同迁移率值μ的器件驱动晶体管22采用在像素电路中的器件驱动晶体管22的漏极-源极电流Ids的量值平均化。其结果是，可以对在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids补偿器件驱动晶体管22的迁移率随像素的变化。也就是说，使在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids的量值负反馈到器件驱动晶体管22的栅极侧的负反馈操作是迁移率补偿处理。
图9A到9C是每一个示出视频信号电压Vsig(或取样电位)与在采用在包括在如图2所示的有源矩阵有机EL显示装置10中的像素电路20中的器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids之间的关系的多个示图。这些示图针对利用或不利用阈电压补偿处理和利用或不利用迁移率补偿处理进行的多种驱动方法示出了这样的关系。
更具体地说，图9A是分别针对既未经过阈电压补偿处理也未经过迁移率补偿处理的不同像素电路A和B，示出每一条都代表视频信号电压Vsig与在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids之间的关系的两条曲线的示图。图9B是分别针对经过阈电压补偿处理但未经过迁移率补偿处理的不同像素电路A和B，示出每一条都代表视频信号电压Vsig与在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids之间的关系的两条曲线的示图。图9C是分别针对既经过阈电压补偿处理又经过迁移率补偿处理的不同像素电路A和B，示出每一条都代表视频信号电压Vsig与在器件驱动晶体管22的漏极与源极之间流动的漏极-源极电流Ids之间的关系的两条曲线的示图。
如针对像素电路A和B既未经过阈电压补偿处理也未经过迁移率补偿处理的情况给出的图9A的曲线所示，对于水平轴所代表的栅极-源极电压Vgs的相同量值，作为不同阈电压Vth和不同迁移率值μ引起的差异，观察到具有不同阈电压Vth和不同迁移率值μ的像素电路A和B之间的漏极-源极电流Ids的差异较大。
另一方面，如针对像素电路A和B经过阈电压补偿处理但未经过迁移率补偿处理的情况给出的图9B的曲线所示，对于水平轴所代表的栅极-源极电压Vgs的相同量值，作为不同阈电压Vth和不同迁移率值μ引起的差异，观察到具有不同阈电压Vth和不同迁移率值μ的像素电路A和B之间的漏极-源极电流Ids的差异较小。尽管该差异与如图9A的曲线所示的情况的差异相比减小到一定程度，但仍然存在差异。
如针对像素电路A和B既经过阈电压补偿处理又经过迁移率补偿处理的情况给出的图9C的曲线所示，对于水平轴所代表的栅极-源极电压Vgs的相同量值，作为不同阈电压Vth和不同迁移率值μ引起的差异，几乎观察不到具有不同阈电压Vth和不同迁移率值μ的像素电路A和B之间的漏极-源极电流Ids的差异。因此，每个灰度级都不存在有机EL器件21发出的光随像素的变化。其结果是，可以显示高质量的图像。
另外，除了阈电压和迁移率补偿功能之外，包括在如图2所示的有源矩阵有机EL显示装置10中的像素电路20还具有如前所述基于信号存储电容器20提供的耦联效应的自举操作功能，使像素电路20能够呈现如下所述的效果。
即使由于有机EL器件21的I-V特性在随时间恶化过程中随着时间的流逝而变差，出现在器件驱动晶体管22的源极上的电位Vs发生变化，基于信号存储电容器20提供的耦联效应的自举操作也使施加在器件驱动晶体管22的栅极与源极之间的栅极电压Vgs保持在固定电平上，致使流过有机EL器件21的驱动电流在随时间恶化过程中也不会随着时间的流逝而变化。因此，由于有机EL器件21发出的光的亮度在随时间恶化过程中也不会随着时间的流逝而变化，所以即使I-V特性在随时间恶化过程中随着时间的流逝而变差，也可以不会伴随着有机EL器件21的I-V特性的随时间恶化而变差地显示图像。
2：实施例的特征
在具有上述配置的有源矩阵型有机EL显示装置10中，写扫描电路40和电源扫描电路50每一个都起行扫描电路的作用。在行扫描电路的配置中，将规定每个扫描信号的上升和下降定时的使能信号供应给行扫描电路，作为在行扫描电路中生成，用作如后面详细所述要从中生成所有它们各自扫描信号的参考信号的所有参考信号公用的使能信号。行扫描电路的配置包括电平移位电路部分，它含有每一个为传播扫描信号的扫描线提供的多个电平移位电路。采用在为多条扫描线提供的电平移位电路部分中的每个电平移位电路是将上述参考信号从第一幅度改变成第二幅度的电路。在如图10所示的典型配置中，写扫描电路40A是行扫描电路，而电平移位电路部分46是为多条扫描线提供的电平移位电路部分。
行扫描电路还采用逻辑处理部分(下文也称为逻辑电路部分)，它含有每一个为扫描线之一提供的多个逻辑电路。在如图10所示的配置中，第二逻辑电路部分48是逻辑处理部分，而采用在第二逻辑电路部分48中的AND门48-1，48-2，48-3等每一个都是逻辑电路。每个逻辑电路计算通过公用传输线供应给逻辑电路的使能信号和作为扫描信号的参考通过与逻辑电路连接的扫描线供应给逻辑电路的参考信号的逻辑积，以便依照使能信号设置扫描信号的上升和下降定时。扫描信号的参考是从中生成扫描信号的参考信号。另外，定义逻辑处理部分的原因是在用于生成要供应给采用在定义逻辑处理部分中的它们各自逻辑电路的任何特定一个参考信号的时间段内计算这样的逻辑积，并且正是在该时间段内，在为特定参考信号提供的逻辑电路上形成，用作接收使能信号的输入节点的输入节点与公用传输线电连接。
从上面的描述中可明显看出，每个逻辑电路都含有作为接收使能信号的输入节点的使能信号输入节点。正是在用于生成要供应给特定逻辑电路的任何特定参考信号的时间段内，特定逻辑电路的使能信号输入节点与公用传输线电连接。因此，与逻辑电路接收的参考信号同步地将使能信号供应给逻辑电路。在用于生成特定参考信号的时间段内，接收特定参考信号的逻辑电路是含有与公用传输线电连接的使能信号输入节点的逻辑电路。
因此，与每个逻辑电路的使能信号接收输入节点与公用传输线电连接的配置相比，公用传输线承担的总负载的电容减小到几分之一。公用传输线承担的总负载的电容包括组成与公用传输线电连接的每个逻辑电路的晶体管的电容。其结果是，可以减小在对公用传输线充电和从公用传输线放电的过程中消耗的功率。也就是说，因此可以降低扫描部分的功耗。在这个实施例的情况下，扫描线是沿着垂直方向布置的水平扫描线。
如下的描述将说明每一个具体实现行扫描电路的一些优选实施例。如下所述的每个实施例将实现起行扫描部分作用的写扫描电路40。更具体地说，如下所述的实施例是分别实现写扫描电路40A，40B和40C的第一、第二和第三实施例。也就是说，写扫描电路40A，40B和40C是分别按照第一、第二和第三实施例的写扫描电路40。应该注意到，电源扫描电路50也是按照该实施例的行扫描电路的典型具体实现。电源扫描电路50可以设计成具有与写扫描电路40相同的配置。
2-1：第一实施例
图10是示出按照第一实施例的写扫描电路40A的典型配置的方块图。如图10所示，按照第一实施例的写扫描电路40A采用电平转换电路41，42和43、移位寄存器部分44、第一逻辑电路部分45、电平移位电路部分46、开关部分47、第二逻辑电路部分和缓冲器部分49。在如下的描述中，电平转换电路41，42和43也可以分别称为L/S(电平移位)电路41，42和43。为了使图10简单些，写扫描电路40A的典型配置被显示成包括为从第一像素行开始的四个像素行提供的部分。
按照第一实施例的写扫描电路40A接收垂直开始脉冲VST、垂直时钟信号VCK和垂直使能信号VEN。垂直开始脉冲VST、垂直时钟信号VCK和垂直使能信号VEN每一个都具有典型高电平为3V和典型低电平为0V的幅度。应该注意到，垂直开始脉冲VST和垂直时钟信号VCK对应于显示在图1中的开始脉冲sp和时钟脉冲信号ck。在如下的描述中，将垂直开始脉冲VST、垂直时钟信号VCK和垂直使能信号VEN每一个的幅度称为第一电压系统I的幅度，即，典型高电平为3V和典型低电平为0V的幅度。另外，在如下的描述中，将幅度的高电平称为H电平，而将幅度的低电平称为L电平。
在图10中，电平移位电路41，42和43将垂直开始脉冲VST、垂直时钟信号VCK和垂直使能信号VEN的幅度分别改变成典型H电平为10V和典型L电平为0V的幅度。如果写扫描电路40具体由多晶硅组成和实现在显示面板70上，H电平为10V和L电平为0V的幅度适用于驱动由多晶硅组成的写扫描电路40的操作。另外，H电平为10V和L电平为0V的幅度小于适用于驱动有机EL器件21的操作的信号的幅度。在如下的描述中，将具有10V的H电平和0V的L电平和小于适用于驱动有机EL器件21的操作的信号的幅度的幅度称为第二电压系统II的幅度。另一方面，将适用于驱动有机EL器件21的操作的信号的幅度称为第三电压系统III。
移位寄存器部分44被配置成采用依照级联技术相互连线的S/R(移位寄存器)44-1到44-4。每一个用作单元电路的移位寄存器44-1到44-4分别与像素矩阵部分30的扫描线31-1到31-4相关联。移位寄存器部分44与从电平移位电路42接收的垂直时钟信号VCK同步地依次移位从电平移位电路41接收的垂直开始脉冲VST。
因此，移位寄存器44-1到44-4分别依次生成移位信号SR OUT(1)到SROUT(4)。沿着时间轴依次生成的移位信号SR OUT(1)到SR OUT(4)是每个用于以像素行为单位选择采用在像素矩阵部分30中的像素电路20的扫描信号的原始参考。也就是说，每一个沿着时间轴生成用作如下所述的参考信号的原点的移位信号SR OUT(1)到SR OUT(4)用于生成它们各自的扫描信号。顺便说一下，每一个用于以像素行为单位选择采用在像素矩阵部分30中的像素电路20的扫描信号是如图1所示的写扫描信号WS1到WSm。
第一逻辑电路部分45被配置成采用分别与像素矩阵部分30的扫描线31-1到31-4相关联的逻辑电路45-1到45-4。逻辑电路45-1到45-4工作在第二电压系统II中。逻辑电路45-1到45-4对分别从采用在移位寄存器部分44中的移位寄存器44-1到44-4接收的移位信号SR OUT(1)到SR OUT(4)进行事先确定的逻辑处理。逻辑电路45-1到45-4每一个都将移位转换前参考信号输出到电平移位电路部分46。
应该注意到，可能存在特定扫描信号的波形随紧靠该特定扫描信号输出到扫描线的另一个扫描信号而变的情况。在另一种情况下，采用交织技术将奇数场和偶数场中的扫描信号的波形相互交织。为了对付这样的情况，采用在第一逻辑电路部分45中的逻辑电路45-1到45-4分别对分别从采用在移位寄存器部分44中的移位寄存器44-1到44-4接收的移位信号SR OUT(1)到SROUT(4)进行复杂逻辑处理。
电平移位电路部分46被配置成采用分别与像素矩阵部分30的扫描线31-1到31-4相关联的电平移位电路46-1到46-4。电平移位电路46-1到46-4将分别由采用在第一逻辑电路部分45中的逻辑电路45-1到45-4生成的电平移位前参考信号的幅度从第二电压系统II的幅度改变成适用于驱动有机EL器件21的操作的幅度。适用于驱动有机EL器件21的操作的幅度具有15V的典型H电平和0V的典型L电平。在如下的描述中，如上所述，将适用于驱动有机EL器件21的操作的幅度称为第三电压系统III的幅度。电平移位电路46-1到46-4每一个都将电平移位后参考信号输出到开关部分47。在如下的描述中，为了简化描述起见，电平移位后参考信号也被简称为参考信号。
开关部分47被配置成采用分别与像素矩阵部分30的扫描线31-1到31-4相关联的开关器件47-1到47-4。开关器件47-1到47-4每一个都通常是NchMOS晶体管。Nch MOS晶体管47-1到47-4每一个都分别配备在公用传输线SL与采用在第二逻辑电路部分48中的逻辑电路48-1到48-4之一的特定输入节点之间。采用在第二逻辑电路部分48中的逻辑电路48-1到48-4的任何特定一个的特定输入节点是在逻辑电路48-1到48-4的特定一个上形成，用作通过公用传输线SL接收供应给逻辑电路48-1到48-4的特定一个的垂直使能信号VEN的输入节点的输入节点。
公用传输线SL用于以第二电压系统II的幅度供应电平移位电路43生成的垂直使能信号VEN，作为采用在电平移位电路部分46中的电平移位电路46-1到64-4输出的参考信号公用的或采用在开关部分47中的Nch MOS晶体管47-1到47-4公用的使能信号。将采用在电平移位电路部分46中的电平移位电路46-1到64-4输出的参考信号分别供应给采用在第二逻辑电路部分48中的逻辑电路48-1到48-4的其它输入节点和分别供应给采用在开关部分47中的Nch MOS晶体管47-1到47-4的栅极，以便当参考信号被设置在H电平上时，使接收参考信号的Nch MOS晶体管47-1，47-2，47-3和47-4进入接通状态。在这样的配置中，正是在用于生成要从采用在电平移位电路部分46中的电平移位电路46-1到64-4分别供应给采用在第二逻辑电路部分48中的逻辑电路48-1到48-4的任何特定一个参考信号的时间段内，在为特定参考信号提供的逻辑电路48-1，48-2，48-3或48-4每一个上形成，用作接收垂直使能信号VEN的输入节点的输入节点分别通过采用在开关部分47中的NchMOS晶体管47-1，47-2，47-3或47-4与公用传输线SL电连接。应该注意到，生成的要从采用在电平移位电路部分46中的电平移位电路46-1到64-4分别供应给采用在第二逻辑电路部分48中的逻辑电路48-1到48-4的参考信号是最初从如前所述分别由采用在移位寄存器部分44中的S/R(移位寄存器)44-1到44-4输出的移位信号SR OUT(1)到SR OUT(4)中生成的信号。
第二逻辑电路部分48被配置成采用分别与像素矩阵部分30的扫描线31-1到31-4相关联的上述逻辑电路48-1到48-4。逻辑电路48-1到48-4每一个都通常是含有两个输入节点的AND门。如上所述，采用在第二逻辑电路部分48中的2-输入AND门48-1到48-4每一个的另一输入节点用于接收分别由采用在电平移位电路部分46中的电平移位电路46-1到64-4生成的参考信号。参考信号是从最初分别由采用在移位寄存器部分44中的S/R(移位寄存器)44-1到44-4输出的移位信号SR OUT(1)到SR OUT(4)之一中导出的。另一方面，也如上所述，2-输入AND门48-1到48-4每一个的特定输入节点用于分别通过已经通过参考信号有选择地接通的Nch MOS晶体管47-1，47-2，47-3或47-4接收电平移位电路43供应的垂直使能信号VEN。
然后，2-输入AND门48-1到48-4每一个都分别计算分别由采用在移位寄存器部分44中的S/R(移位寄存器)44-1到44-4输出的移位信号SR OUT(1)到SR OUT(4)之一与垂直使能信号VEN的逻辑积，以便生成利用垂直使能信号VEN的上升和下降定时改变了其电平的输出信号。2-输入AND门48-1到48-4分别通过采用在缓冲器部分49中的缓冲器49-1到49-4将输出信号供应给像素矩阵部分30的扫描线31-1到31-4。由2-输入AND门48-1到48-4分别通过采用在缓冲器部分49中的缓冲器49-1到49-4分别供应给像素矩阵部分30的扫描线31-1到31-4的输出信号分别称为写扫描信号WS(1)到WS(4)。
图11是示出每一个具有第一电压系统I的幅度的垂直开始脉冲VST、具有第一电压系统I的幅度的垂直时钟信号VCK、具有第一电压系统I的幅度的垂直使能信号VEN、每一个具有第二电压系统II的幅度的移位信号SROUT(1)到SR OUT(4)和每一个具有第三电压系统III的幅度的写扫描信号WS(1)到WS(4)的定时之间的关系的时序/波形图。从图11的时序/波形图中可明显看出，垂直使能信号VEN是在1H内上升和下降一次的脉冲信号，其中记号1H表示水平扫描时段。垂直使能信号VEN上升的定时被称为上升定时。另一方面，垂直使能信号VEN下降的定时被称为下降定时。如前所述，垂直使能信号VEN的上升和下降定时规定写扫描信号WS(1)到WS(4)的上升和下降定时。
从电压系统I到电压系统II的第一典型电平移位电路
图12是示出将幅度从第一电压系统I的幅度改变成第二电压系统II的幅度的电平移位电路41，42和43的第一典型例子的电路图。
电平移位电路41，42和43的第一典型例子是所谓电流镜型的电平移位电路。如图所示，所谓电流镜型的典型电平移位电路采用Pch MOS晶体管Q11和Q12。Pch MOS晶体管Q11和Q12的源极与正侧电源VDDII连接，正侧电源VDDII用于产生电平对应于第二电压系统II的H电平的功率。PchMOS晶体管Q11和Q12形成电流镜电路。Pch MOS晶体管Q12的栅极与PchMOS晶体管Q12的漏极和Pch MOS晶体管Q11的栅极连接。
Pch MOS晶体管Q11的漏极与Nch MOS晶体管Q13的漏极连接，而PchMOS晶体管Q12的漏极与Nch MOS晶体管Q14的漏极连接。Nch MOS晶体管Q13和Q14的栅极与正侧电源VDDII连接。Nch MOS晶体管Q13的源极接收幅度等于第一电压系统I的幅度的输入信号IN，而Nch MOS晶体管Q14的源极接收将输入信号IN反相获得的反相输入信号xIN。
应该注意到，在一些配置中，Nch MOS晶体管Q14的源极接收具有恒定电平的参考电压REF而不是反相输入信号xIN。在这样的配置中，参考电压REF的恒定电压近似等于输入信号IN的H和L电平的平均值。
电平移位电路41，42或43的第一典型例子分别接收垂直开始脉冲VST、垂直时钟信号VCK或垂直使能信号VEN作为输入信号IN。如上所述，垂直开始脉冲VST、垂直时钟信号VCK和垂直使能信号VEN每一个都具有等于第一电压系统I的幅度的幅度。依照输入信号IN和反相输入信号xIN彼此互补地接通和断开Nch MOS晶体管Q13和Q14，以便出现在Nch MOS晶体管Q13和Q14的漏极上的电压以等于第二电压系统II的幅度的幅度变化。
电平移位电路41，42或43的第一典型例子通过受用作电源的第二电压系统II驱动而工作的缓冲器电路B11，将出现在Nch MOS晶体管Q13的漏极上的电压作为输出信号OUT输出到分别在电平移位电路41，42或43外部的电路。这样，电平移位电路41，42或43的第一典型例子将作为幅度等于第一电压系统I的幅度的输入信号IN供应给它的垂直开始脉冲VST、时钟信号VCK和垂直使能信号VEN分别转换成幅度等于第二电压系统II的幅度的输出信号OUT。
图13是示出第一典型电平移位电路中输入信号IN和反相输入信号xIN以及输出信号OUT和反相输出信号xOUT的波形的时序/波形图。反相输出信号xOUT是将输出信号OUT反相获得的信号。显示在图13的时序/波形图中的电压VSSII是负侧电源的电压。负侧电源的电压VSSII对应于第二电压系统II的L电平和显示在图12的电路图中的第一典型电平移位电路的GND(地)电平。
从电压系统I到电压系统II的第二典型电平移位电路
图14是示出将幅度从第一电压系统I的幅度改变成第二电压系统II的幅度的电平移位电路41，42和43的第二典型例子的电路图。
与电平移位电路41，42和43的第一典型例子非常相似，电平移位电路41，42和43的第二典型例子也是所谓电流镜型的电平移位电路。如图所示，所谓电流镜型的第二典型电平移位电路采用Pch MOS晶体管Q21和Q22。PchMOS晶体管Q21和Q22的源极与正侧电源VDDII连接。Pch MOS晶体管Q21和Q22形成电流镜电路。Pch MOS晶体管Q22的栅极与Pch MOS晶体管Q12的漏极和Pch MOS晶体管Q21的栅极连接。
Pch MOS晶体管Q21的漏极与Nch MOS晶体管Q23的漏极连接，而PchMOS晶体管Q22的漏极与Nch MOS晶体管Q24的漏极连接。Nch MOS晶体管Q23和Q24的栅极分别通过Pch MOS晶体管Q27和Q28与正侧电源VDDII连接。Nch MOS晶体管Q23的源极接收幅度等于第一电压系统I的幅度的输入信号IN，而Nch MOS晶体管Q24的源极接收将输入信号IN反相获得的反相输入信号xIN。电平移位电路41，42或43的第二典型例子通过受用作电源的第二电压系统II驱动而工作的缓冲器电路B21，将出现在NchMOS晶体管Q23的漏极上的电压作为输出信号OUT输出到分别在电平移位电路41，42或43外部的电路。
另外，电平移位电路41，42或43的第二典型例子还采用Pch MOS晶体管Q25，Pch MOS晶体管Q25含有与地连接的源极和将反相输入信号xIN提供给它的栅极。还有，电平移位电路41，42或43的第二典型例子还采用PchMOS晶体管Q26，Pch MOS晶体管Q26含有与地连接的源极和将输入信号IN提供给它的栅极。Pch MOS晶体管Q25的漏极与Nch MOS晶体管Q23的栅极连接，而Pch MOS晶体管Q26的漏极与Nch MOS晶体管Q24的栅极连接。因此，Pch MOS晶体管Q25的漏极通过Pch MOS晶体管Q27与第二电压系统II连接，而Pch MOS晶体管Q26的漏极通过Pch MOS晶体管Q28与第二电压系统II连接。Pch MOS晶体管Q27和Q28的栅极每一个都与地GND连接。
Pch MOS晶体管Q25的漏极还与Nch MOS晶体管Q30的漏极连接，而Pch MOS晶体管Q26的漏极与Nch MOS晶体管Q29的漏极连接。Nch MOS晶体管Q29的栅极与Pch MOS晶体管Q25的漏极连接，而Nch MOS晶体管Q30的栅极与Pch MOS晶体管Q26的漏极连接。Nch MOS晶体管Q29的源极接收输入信号IN，而Nch MOS晶体管Q30的源极接收反相输入信号xIN。
应该注意到，在一些配置中，Nch MOS晶体管Q24的源极、Pch MOS晶体管Q25的栅极和Nch MOS晶体管Q30的源极接收具有恒定电平的参考电压REF而不是反相输入信号xIN。在这样的配置中，参考电压REF的恒定电压近似等于输入信号IN的H和L电平的平均值。
电平移位电路41，42或43的第二典型例子通过接收和断开Nch MOS晶体管Q23和Q24，以足够大反馈增益将作为幅度等于第一电压系统I的幅度的输入信号IN供应给它的垂直开始脉冲VST、时钟信号VCK和垂直使能信号VEN分别转换成幅度等于第二电压系统II的幅度的输出信号OUT。
图15是示出第二典型电平移位电路中输入信号IN和反相输入信号xIN以及输出信号OUT和反相输出信号xOUT的波形的时序/波形图。反相输出信号xOUT是将输出信号OUT反相获得的信号。显示在图15中的电压VSSII是负侧电源的电压。负侧电源的电压对应于第二电压系统II的L电平和显示在图14中的第二典型电平移位电路的GND(地)电平。
上面的描述说明了将幅度从第一电压系统I的幅度改变成第二电压系统II的幅度的两种典型电平移位电路，即，第一和第二典型电平移位电路41，42和43。然而，应该注意到，电平移位电路41，42和43决不会局限于这两种典型电平移位电路。也就是说，可以使用每一种具有不同于这两种典型电平移位电路的配置的多种电平移位电路。
从电压系统II到电压系统III的典型电平移位电路
图16是示出将参考信号的幅度从第二电压系统II的幅度改变成第三电压系统的幅度的电平移位电路46-1到46-4的典型例子的电路图。
电平移位电路46-1到46-4的典型例子是所谓锁存器型的电平移位电路。如图所示，所谓锁存器型的典型电平移位电路采用Pch MOS晶体管Q31和Q32。Pch MOS晶体管Q31和Q32的源极与正侧电源VDDII连接，正侧电源VDDII对应于第二电压系统II的H电平。Pch MOS晶体管Q31的栅极接收幅度等于第二电压系统II的幅度的输入信号IN，而Pch MOS晶体管Q32的栅极接收通过将输入信号IN反相获得的反相输入信号xIN。
Pch MOS晶体管Q31的漏极通过Nch MOS晶体管Q33与负侧电源VSSIII连接，负侧电源VSSIII对应于第三电压系统III的L电平，而Pch MOS晶体管Q32的漏极通过Nch MOS晶体管Q34与负侧电源VSSIII连接。NchMOS晶体管Q33的栅极与Nch MOS晶体管Q34的漏极连接，而Nch MOS晶体管Q34的栅极与Nch MOS晶体管Q33的漏极连接。在这种配置中，电平移位电路46-1到46-4每一个都通过依照每一个的幅度等于第二电压系统II的幅度的输入信号IN和反相输入信号xIN，互补地接通Pch MOS晶体管Q31和Q32，将出现在Nch MOS晶体管Q33和Q34每一个的漏极上的电压从第二电压系统II的H电平改变成第三电压系统III的L电平或反过来。
将出现在Nch MOS晶体管Q33的漏极上的电压供应给Nch MOS晶体管Q36的栅极作为中间反相输出信号xOUT1，而将出现在Nch MOS晶体管Q34的漏极上的电压供应给Nch MOS晶体管Q35的栅极作为中间输出信号OUT1。Nch MOS晶体管Q35和Q36的源极与负侧电源VSSIII连接，负侧电源VSSIII对应于第三电压系统III的L电平。Nch MOS晶体管Q35的漏极通过Pch MOS晶体管Q37与正侧电源VDDIII连接，正侧电源VDDIII对应于第三电压系统III的H电平，而Nch MOS晶体管Q36的漏极通过Pch MOS晶体管Q38与正侧电源VDDIII连接。
Pch MOS晶体管Q37的栅极与Pch MOS晶体管Q38的漏极连接，而PchMOS晶体管Q38的栅极与Pch MOS晶体管Q37的漏极连接。在这种配置中，电平移位电路46-1到46-4每一个都依照中间反相输出信号xOUT2和中间输出信号OUT2，即，依照每一个的幅度等于第二电压系统II的幅度的输入信号IN和反相输入信号xIN，将出现在Nch MOS晶体管Q35和Q36每一个的漏极上的电压从第三电压系统III的H电平改变成第三电压系统III的L电平或反过来。电平移位电路46-1到46-4每一个都分别输出出现在Nch MOS晶体管Q35和Q36每一个的漏极上的电压作为最终反相输入信号xOUT2和最终输出信号OUT2。
众所周知，锁存器型的典型电平移位电路具有小于电流镜型的第一和第二电平移位电路的功耗。尤其，将参考信号的幅度从第二电压系统II的幅度改变成第三电压系统III的幅度的锁存器型的典型电平移位电路所代表的电平移位电路46-1到46-4每一个都是为像素矩阵部分30的扫描线31-1到31-m之一提供的。因此，构建写扫描电路40A所需的电平移位电路46-1到46-4的数量不可避免地很大。然而，通过使用构建电平移位电路46所需的电平移位电路46-1到46-4，写扫描电路40A的功耗与采用电流镜型的电平移位电路46-1到46-4的写扫描电路40相比变小。其结果是，采用含有锁存器型的电平移位电路46-1到46-4的写扫描电路40A的有机EL显示装置10提供了使功耗显著降低的优点。
图17是示出如图16所示的典型电平移位电路中输入信号IN和反相输入信号xIN、中间输出信号OUT1和中间反相输出信号xOUT1以及最终输出信号OUT2和最终反相输出信号xOUT2的波形的时序/波形图。
第二逻辑电路部分的逻辑电路
图18是示出每一个用作采用在第二逻辑部分48中的2-输入逻辑积电路的2-输入AND门48-1到48-4每一个的符号的示图。2-输入AND门48-1到48-4每一个都计算供应给它的2个输入信号IN1和IN2的逻辑积，输出逻辑积作为输出信号OUT。图19是示出每一个也称为2-输入AND电路的2-输入AND门48-1到48-4的真值表的示图。
图20是示出2-输入AND门48-1到48-4每一个的典型具体配置的电路图。如图20所示，2-输入AND门48-1到48-4每一个都受与第三电压系统III的H电平相对应的正侧电源VDDIII和与第三电压系统III的L电平相对应的负侧电源VSSIII驱动而工作。2-输入AND门48-1到48-4每一个都采用Pch MOS晶体管Q41以及Nch MOS晶体管Q42和Q43。Pch MOS晶体管Q41、Nch MOS晶体管Q42和Nch MOS晶体管Q43相互串联在正侧电源VDDIII与负侧电源VSSIII之间。Pch MOS晶体管Q41和Pch MOS晶体管Q44与电平移位电路42连接形成并联电路。
Nch MOS晶体管Q42和Q43的栅极分别用作AND门48-1到48-4每一个的两个输入节点。Nch MOS晶体管Q42和Q43的栅极分别接收两个输入信号IN1和IN2。AND门48-1到48-4每一个的两个输入节点的特定一个用作接收垂直使能信号VEN的输入节点。也就是说，将垂直使能信号VEN供应给AND门48-1到48-4每一个都作为输入信号IN1和IN2之一。AND门48-1到48-4每一个的两个输入节点的另一个用作接收电平移位电路46输出的参考信号的输入节点。用于接收垂直使能信号VEN的特定输入节点被选为用作通过采用在开关部分47中的Nch MOS晶体管与传播垂直使能信号VEN的公用传输线SL连接的输入节点。通过反相器电路INV41将出现在Nch MOS晶体管Q42的漏极上的电压输出到缓冲器部分49作为输出信号OUT。
按照第一实施例的写扫描电路的效果
按照第一实施例的写扫描电路40A包括每一个为多条扫描线之一提供的电平移位电路46-1到46-4。电平移位电路46-1到46-4将移位信号SR OUT(1)到SR OUT(4)的幅度分别从第一幅度改变成第二幅度。在这个实施例的情况下，第一幅度是第二电压系统II的幅度，而第二幅度是第三电压系统III的幅度。如上所述，移位信号SR OUT(1)到SR OUT(4)每一个都是如图10所示分别生成写扫描信号WS(1)到WS(4)之一的原始参考信号。
此外，如前所述，通过使用构建电平移位电路部分46所需的锁存器型电平移位电路46-1到46-4，写扫描电路40A的功耗与采用电流镜型的电平移位电路46-1到46-4的写扫描电路40相比变小了。另一方面，尤其，如果写扫描电路40由多晶硅制成，在电平移位电路46-1到46-4之间，传播延迟时间因采用在电平移位电路46-1到46-4中的电路元件之间的特性变化而变化。对于这样的延迟时间变化，在电平移位电路46-1到46-4之间，分别通过逻辑电路45-1到45-4最终分别供应给电平移位电路46-1到46-4的移位信号SROUT(1)到SR OUT(4)之间的定时关系也是变化的。
如上所述，移位信号SR OUT(1)到SR OUT(4)是沿着时间轴分别生成写扫描信号WS(1)到WS(4)的原始参考信号。因此，如果在电平移位电路46-1到46-4之间，分别通过逻辑电路45-1到45-4分别供应给电平移位电路46-1到46-4的移位信号SR OUT(1)到SR OUT(4)之间的定时关系是变化的，在像素矩阵部分30的扫描线31-1到31-4之间，写扫描信号WS(1)到(4)之间的定时关系也是变化的。像素矩阵部分30的扫描线31-1到31-4之间的写扫描信号WS(1)到(4)之间的变化定时关系对通过有机EL显示装置10显示的图像造成多种不良影响。
为了解决上述问题，按照第一实施例的写扫描电路40A被配置成通过公用传输线SL将垂直使能信号VEN供应给第二逻辑电路部分48，作为用作分别生成写扫描信号WS(1)到WS(4)的参考信号的移位信号SR OUT(1)到SROUT(4)公用的垂直使能信号。因此，写扫描信号WS(1)到WS(4)的上升和下降定时通过垂直使能信号VEN的上升和下降定时来规定。其结果是，对于像按照第一实施例的写扫描电路40A的情况那样，电平移位电路46-1到46-4每一个都是分别为像素矩阵部分30的扫描线31-1到34-4之一提供的配置，可以防止写扫描信号WS(1)到WS(4)之间的定时关系因电平移位电路46-1到46-4之间的传播延迟时间变化而变化。
从前面作为基本操作的描述参照图4的时序/波形图给出的描述中可明显看出，按照本发明实施例的有机EL显示装置10具有阈补偿功能和迁移率补偿功能。如前所述，阈补偿功能是为了对像素电路20补偿采用在像素电路20中的驱动晶体管22的阈电压Vth的变化而执行的功能，而迁移率补偿功能是为了对像素电路20补偿采用在像素电路20中的驱动晶体管22的迁移率μ的变化而执行的功能。
从图4的时序/波形图中可明显看出，阈补偿时段和迁移率补偿时段每一个都由采用在如图1所示的有机EL显示装置10中的写扫描电路40输出的写扫描信号WS的有效时段的长度，换句话说，由脉冲宽度决定。为了设置阈补偿时段和迁移率补偿时段，写扫描电路40在1-H时段中激活写扫描信号WS两次。另外，如果采用进行所述分离阈补偿处理的驱动方法，写扫描电路40必须多次激活写扫描信号WS。更具体地说，写扫描电路40在与迁移率补偿处理和信号写处理一起进行阈补偿处理的1-H时段内必须激活写扫描信号WS一次，并且还必须在1-H时段带头的多个水平扫描时段上激活写扫描信号WS一次或多次。
如上所述，写扫描电路40输出的写扫描信号WS是进行信号写处理并确定阈补偿时段和迁移率补偿时段的信号。因此，可以防止写扫描信号WS(1)到WS(4)之间的定时关系因电平移位电路46-1到46-4之间的传播延迟时间变化而变化。其结果是，由于可以高度可靠地进行阈补偿处理和迁移率补偿处理的每一种，所以可以提高有机EL显示装置10显示的图像的质量。
尤其，如前所述，迁移率补偿处理是通过升高出现在驱动晶体管22的源极上的电压Vs进行的。因此，如果迁移率补偿时段随驱动晶体管22而变，出现在驱动晶体管22的源极上的电压Vs的增量也随像素电路20而变。例如，如果驱动晶体管22的迁移率补偿时段变长了，出现在驱动晶体管22的源极上的电压Vs的增量也变大。如果出现在驱动晶体管22的源极上的电压Vs的增量也变大了，出现在驱动晶体管22的栅极与源极之间的电压Vgs减小。因此，有机EL器件21发出的光的亮度随着时间的流逝而降低。其结果是，有机EL显示装置10显示的图像的质量变差了。显示图像质量变差的典型例子是屏幕条纹和亮度不匀。
另一方面，在采用按照第一实施例的写扫描电路40A的有机EL显示装置10的情况下，迁移率补偿时段的变化变小。这是因为，如上所述，迁移率补偿时段由具有垂直使能信号VEN规定的上升和下降定时的写扫描信号WS的波形的长度高度可靠地决定。更具体地说，迁移率补偿时段由具有垂直使能信号VEN规定的上升和下降定时的写扫描信号WS的波形的脉冲宽度高度可靠地决定。因此，可以防止出现在驱动晶体管22的源极上的电压Vs因像素电路20之间迁移率补偿时段的变化而在像素电路20之间发生变化。于是，由于在像素电路20之间流过有机EL器件21的电流的变化减小了，所以可以防止有机EL器件21发出的光的亮度随着时间的流逝在像素电路20之间发生变化和防止有机EL显示装置10显示的图像的质量变差。如上所述，显示图像质量变差的典型例子是屏幕条纹和亮度不匀。
顺便说一下，从图11的时序/波形图中可明显看出，垂直使能信号VEN是在1H内上升和下降一次的脉冲信号，其中记号H表示水平扫描时段。如前所述，垂直使能信号VEN上升的定时被称为上升定时。另一方面，垂直使能信号VEN下降的定时被称为下降定时。因此，电平移位电路43生成的垂直使能信号VEN在1H内对公用传输线SL充电和使公用传输线SL放电一次。如图10所示，公用传输线SL与采用在第二逻辑电路部分48中的AND门48-1到48-4的电容器Ctr连接。电容器Ctr每一个都是采用在AND门48-1到48-4每一个中的晶体管的电容器。在每一个显示在图20中的AND门48-1到48-4每一个中，采用在AND门48-1到48-4每一个中的晶体管是Nch MOS晶体管Q42或Q43。
如图21所示，晶体管的电容器Ctr形成在晶体管的栅极绝缘膜402中。晶体管的栅极绝缘膜402被晶体管的栅极401和晶体管的沟道区403夹住。如果公用传输线SL没有使用开关部分47地直接与用于像素矩阵部分30的它们各自扫描线31的所有AND门48-1到48-4的电容器Ctr连接，公用传输线SL承担的总负载的电容较大。因此，垂直使能信号VEN对公用传输线SL充电和使公用传输线SL放电的操作的功耗也较大。
另一方面，在按照第一实施例的写扫描信号40A的配置的情况下，将开关部分47配备在公用传输线SL与第二逻辑电路部分48之间。详细地说，将采用在开关部分47中的Nch MOS晶体管47-1配备在公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-1上形成，用作接收垂直使能信号VEN的输入节点的输入节点之间。同样，将采用在开关部分47中的Nch MOS晶体管47-2配备在公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-2上形成，用作接收垂直使能信号VEN的输入节点的输入节点之间。同样，将采用在开关部分47中的Nch MOS晶体管47-3配备在公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-3上形成，用作接收垂直使能信号VEN的输入节点的输入节点之间。同样，将采用在开关部分47中的Nch MOS晶体管47-4配备在公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-4上形成，用作接收垂直使能信号VEN的输入节点的输入节点之间。在为生成移位信号SR OUT(1)到SR OUT(4)而分配的时段内分别使每一个用作开关器件的Nch MOS晶体管47-1到47-4进入接通状态。随着Nch MOS晶体管47-1进入接通状态，公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-1上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接。同样，随着Nch MOS晶体管47-2进入接通状态，公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-2上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接。同样，随着NchMOS晶体管47-3进入接通状态，公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-3上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接。同样，随着Nch MOS晶体管47-4进入接通状态，公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-4上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接。
因此，正是在生成移位信号SR OUT(1)的时段内，公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-1上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接，以便将垂直使能信号VEN供应给所选AND门48-1。同样，正是在生成移位信号SR OUT(2)的时段内，公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-2上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接，以便将垂直使能信号VEN供应给所选AND门48-2。同样，正是在生成移位信号SR OUT(3)的时段内，公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-3上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接，以便将垂直使能信号VEN供应给所选AND门48-3。同样，正是在生成移位信号SR OUT(4)的时段内，公用传输线SL与在采用在第二逻辑电路部分48中的AND门48-4上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接，以便将垂直使能信号VEN供应给所选AND门48-4。在上述的每个时段内，选择采用在第二逻辑电路部分48中的AND门48-1到48-4之一，并将公用传输线SL与在所选AND门上形成，用作接收垂直使能信号VEN的输入节点的输入节点电连接。也就是说，在采用在第二逻辑电路部分48中的AND门48-1到48-4的所选那一个中采用的晶体管的电容器Ctr分别通过采用在开关部分47中的Nch MOS晶体管47-1到47-4的激活那一个与公用传输线SL电连接。
如前所述，在每个1-H时段内在充电/放电过程中消耗的功率通过表达式cv2×f表示，其中记号c表示经历充电/放电过程的电容器的电容，记号v表示充电/放电电压，而记号f表示充电/放电频率。通过将电容c设置在包括与公用传输线SL连接的电容器Ctr的电容的值上，可以求出公用传输线SL的功耗。由于如上所述，同时与公用传输线SL连接的电容器Ctr的数量减少到1个，所以也可以降低写扫描电路40A的功耗。更具体地说，通过将电容c设置在line_C+(1×Ctr)的和值上，可以求出写扫描电路40A的功耗，其中记号line_C表示公用传输线SL的线电容，而记号Ctr表示与公用传输线SL连接的电容器Ctr的电容。顺便说一下，让记号m表示作为采用在像素矩阵部分30中的扫描线31的数量的行计数。在公用传输线SL与每一个包括在采用在第二逻辑电路部分48中的AND门48-1到48-m之一中，用作接收垂直使能信号VEN的输入节点的所有输入节点电连接的配置的情况下，通过将电容c设置在line_C+(m×Ctr)的和值上，可以求出写扫描电路40的功耗。
也就是说，与公用传输线SL与每一个包括在采用在第二逻辑电路部分48中的AND门48-1到48-m之一中，用作接收垂直使能信号VEN的输入节点的所有输入节点电连接的配置相比，采用在按照第一实施例的写扫描电路40A中的公用传输线SL承担的总负载的电容可以减小到采用在该配置中的公用传输线SL承担的总负载的电容的1/m，其中记号m表示作为采用在像素矩阵部分30中的扫描线31的数量的行计数。其结果是，垂直使能信号VEN对公用传输线SL充电和使公用传输线SL放电的操作的功耗，即，按照第一实施例的写扫描电路40A的功耗相对于(m×Ctr×cv2×f)可以减少{(m-1)×Ctr×cv2×f}，(m×Ctr×cv2×f)表达公用传输线SL与每一个包括在采用在第二逻辑电路部分48中的AND门48-1到48-m之一中，用作接收垂直使能信号VEN的输入节点的所有输入节点电连接的配置的功耗。
2-2：第二实施例
图22是示出按照第二实施例的写扫描电路40B的典型配置的方块图。在图22中，与采用在如图10所示的典型配置中的它们各自对应物相同的部件用与这些对应物相同的标号表示，并不再说明这些相同部件，以避免重复描述。为了使图22简单些，写扫描电路40B的典型配置被显示成包括为从第一像素行开始的三个像素行提供的部分。
通过将显示在图10中的配置与显示在图22中的配置相比较，显而易见，按照第二实施例的写扫描电路40B与按照第一实施例的写扫描电路40A之间的差异在于开关部分47的配置。写扫描电路40B的其余配置元件与写扫描电路40A的其余配置元件相同。
更具体地说，与写扫描电路40A的方式相同，通过采用在写扫描电路40B的开关部分47中的开关器件51-1到51-3之一分别选择采用在第二逻辑电路部分48中的AND门48-1到48-3之一，并且将公用传输线SL与在所选AND门上形成来作为接收垂直使能信号VEN的输入节点的输入节点电连接。然而，在写扫描电路40B的配置的情况下，采用在开关部分47中的开关器件51-1到51-3每一个都是一对Pch和Nch CMOS晶体管。因此，开关部分47被配置成也分别采用反相器52-1到52-3来驱动包括在开关器件51-1到51-3中的Pch MOS晶体管。通过将反相器52-1到52-3采用在按照第二实施例的写扫描电路40B的开关部分47中，写扫描电路40B的开关部分47与按照第一实施例的写扫描电路40A的开关部分47相比，能够高度可靠地工作。
如上所述，作为写扫描电路40B的开关器件51-1到51-3每一个，将一对Pch和Nch CMOS晶体管用在写扫描电路40B的开关部分47中，取代采用在写扫描电路40A的开关部分47中的每个Nch MOS晶体管，以便用作开关器件。不过，即使在按照第二实施例的写扫描电路40B的情况下，也可以呈现与按照第一实施例的写扫描电路40A基本相同的效果。然而，从器件计数的观点来看，采用在写扫描电路40A中的开关部分47比采用在写扫描电路40B中的开关部分47更有利。也就是说，由于采用在写扫描电路40A的开关部分47中的电路器件的数量少于采用在写扫描电路40B的开关部分47中的电路器件的数量，可以使写扫描电路40A的电路配置比写扫描电路40B的电路配置更简单。
2-3：第三实施例
图23是示出按照第三实施例的写扫描电路40C的典型配置的方块图。在图23中，与采用在如图10所示的典型配置中的它们各自对应物相同的部件用与这些对应物相同的标号表示，并不再说明这些相同部件，以避免重复描述。为了使图23简单些，写扫描电路40C的典型配置被显示成包括为从第一像素行开始的三个像素行提供的部分。
通过将图10与图23相比较，显而易见，按照第三实施例的写扫描电路40C与按照第一实施例的写扫描电路40A之间的差异在于开关部分47的配置。写扫描电路40C的其余配置元件与写扫描电路40A的其余配置元件相同。更具体地说，与写扫描电路40A的方式相同，通过采用在写扫描电路40C的开关部分47中的开关器件53-1到53-3之一分别选择采用在第二逻辑电路部分48中的AND门48-1到48-3之一，并且将公用传输线SL与在所选AND门上形成来作为接收垂直使能信号VEN的输入节点的输入节点电连接。然而，在写扫描电路40C的配置的情况下，采用在开关部分47中的开关器件53-1到53-3每一个都是Pch CMOS晶体管。因此，开关部分47被配置成也分别采用反相器54-1到54-3来驱动Pch MOS晶体管53-1到53-3。通过将反相器54-1到54-3采用在按照第三实施例的写扫描电路40C的开关部分47中，写扫描电路40C的开关部分47能够以与按照第一实施例的写扫描电路40A的开关部分47相同的方式工作。
如上所述，作为采用写扫描电路40C中的开关器件53-1到53-3每一个，将Pch CMOS晶体管用在写扫描电路40C的开关部分中，取代采用在写扫描电路40A的开关部分47中的每个Nch MOS晶体管，以便用作开关器件。不过，即使在按照第三实施例的写扫描电路40C的情况下，也可以呈现与按照第一实施例的写扫描电路40A基本相同的效果。然而，从器件计数的观点来看，采用在写扫描电路40A中的开关部分47比采用在在开关部分47中也含有反相器54-1到54-3的写扫描电路40C中的开关部分47更有利。也就是说，由于采用在写扫描电路40A的开关部分47中的电路器件的数量少于采用在写扫描电路40C的开关部分47中的电路器件的数量，可以使写扫描电路40A的电路配置比写扫描电路40C的电路配置更简单。
应该注意到，分别实现写扫描电路40A、写扫描电路40B和写扫描电路40C的第一、第二和第三实施例只不过是典型优选实现。也就是说，上述的写扫描电路40决不会局限于这些实施例。例如，写扫描电路40可以配置成采用解码器来取代移位寄存器部分44，并且将解码器用于依次或随机输出写扫描信号WS。
3：变型形式
在到此为止所述的实施例中，按照本发明的扫描部分是以像素行为单位选择采用在像素矩阵部分30中的像素电路20的行扫描部分。然而，本发明也可以应用于以像素列为单位选择采用在像素矩阵部分30中的像素电路20的列扫描部分。
在上述的有机EL显示装置10的情况下，信号输出电路60采用针对每个像素行单元将信号电压Vsig写入像素中的逐行依次写驱动技术。因此，有机EL显示装置10的配置不需要列扫描部分。另一方面，如果显示装置采用将信号电压Vsig写入行扫描部分选择和扫描的像素行上的每个像素中的逐点依次写驱动技术，那么，有必要使显示装置配有以像素列为单位选择采用在像素矩阵部分30中的像素电路20的列扫描部分。在这种情况下，本发明也可以应用于列扫描部分。
另外，上述的每个实施例具有驱动有机EL器件21的电路基本上采用两个晶体管，即，驱动晶体管22和写晶体管23的像素配置。然而，本发明的范围决不会局限于像这样像素配置那样的应用。
作为一个例子，已知具有像显示在图24中的那个那样的5-Tr电路配置作为基本配置的像素电路20′。如图24所示，除了驱动晶体管22和写晶体管23之外，5-Tr电路配置还采用发光控制晶体管26以及开关晶体管27和28。有关这种电路配置的进一步信息，建议读者参考已公开日本专利第2005-345722号。在这种电路配置中，Pch MOS晶体管可以用作发光控制晶体管26，而Nch MOS晶体管可以用作开关晶体管27和28每一个。然而，导电类型相互不同的晶体管的任意组合也可以用作发光控制晶体管26以及开关晶体管27和28。
如图24所示，发光控制晶体管26与驱动晶体管22连接形成串联电路。发光控制晶体管26是有选择地将高电位Vccp供应给驱动晶体管22，以便控制有机EL器件21进入发光或不发光状态的晶体管。开关晶体管27是有选择地将参考电位Vofs供应给驱动晶体管22的栅极，以便将出现在驱动晶体管22的栅极上的电压Vg初始化在参考电位Vofs上的晶体管。开关晶体管28是有选择地将低电位Vini供应给驱动晶体管22的源极，以便将出现在驱动晶体管22的源极上的电压Vs初始化在低电位Vini上的晶体管。
作为像素电路20′的另一种配置，上面说明了5-Tr电路配置。然而，也可以想像出多种像素配置。例如，可以提供通过写晶体管23将出现在信号线33上的参考电位Vofs提供给像素的另一种典型像素配置。因此，可以从这种其它典型像素配置中去掉开关晶体管27。
如上所述，每个典型优选实施例实现了采用每一个用作像素电路20的电光器件的有机EL器件21的有机EL显示装置10。然而，本发明的范围决不会局限于这样的优选实施例。更具体地说，本发明可以应用于采用电流驱动型的电光器件(每一个也称为发光器件)的任何显示装置，只要每个电光器件以依照流过电光器件的电流的量值而变的亮度发光即可。电光器件(每一个也称为发光器件)的典型例子是无机EL器件、LED(发光二极管)器件和半导体激光器件。
4：应用例子
作为用在所有领域中的设备，上述按照本发明实施例的显示装置通常采用在显示在图25到29的示图中的多种电子设备。电子设备的典型例子是数字照相机、笔记本式个人计算机、像蜂窝式电话那样的便携式终端(移动装置)和摄像机。在这些电子设备的每一种中，显示装置用于将供应给它或在其中生成的视频信号显示成图像或视频。
如上所述，通过将按照本发明实施例的显示装置用作所有领域中的多种电子装置的显示装置，可以提高每种电子装置显示的图像的质量。另外，也可以降低电子装置的功耗。也就是说，从对实施例的描述中明显看出，按照本发明实施例的显示装置能够防止扫描信号的上升和下降定时在多条扫描线之间发生变化。因此，可以提高按照本发明实施例的显示装置显示的图像的质量，并且降低采用在显示装置中的扫描部分的功耗。其结果是，也可以降低采用该显示装置的电子装置的功耗。
按照本发明实施例的显示装置包括构成密封配置的模块化形状的装置。例如，按照本发明实施例的显示装置被设计成像素矩阵部分30被实现成将模块附在由像透明玻璃那样的材料制成的面状单元上形成的显示模块的配置。在透明面状单元上，除了前述的屏蔽膜之外，还可以形成像滤色器和保护膜那样的部件。应该注意到，用作像素矩阵部分30的显示模块可以包括像向像素矩阵部分30供应从外部源接收的信号的电路、向外部目的地供应从像素矩阵部分30接收的信号和FPC(柔性印刷电路板)那样的部件。
如下的描述将说明应用了本发明实施例的电子设备的具体实现。
图25是示出应用了本发明实施例的电视机的外观的斜视图的示图。用作应用了本发明实施例的电子设备的典型实现的电视机采用了前面板102和通常是滤色玻璃板103的视频显示屏部分101。该电视机是通过将本发明实施例提供的显示装置作为视频显示屏部分101采用在电视机中构成的。
图26A和26B是每一个示出应用了本发明实施例的数字照相机的外观的斜视图的多个示图。更具体地说，图26A是示出从数字照相机前侧的位置看过去数字照相机的外观的斜视图的示图，而图26B是示出从数字照相机后侧的位置看过去数字照相机的外观的斜视图的示图。用作应用了本发明实施例的电子设备的典型实现的数字照相机采用了发出闪光的发光部分111、显示部分112、菜单式开关113和快门按钮114。该数字照相机是通过将本发明实施例提供的显示装置作为显示部分112采用在数字照相机中构成的。
图27是示出应用了本发明实施例的笔记本式个人计算机的外观的斜视图的示图。用作应用了本发明实施例的电子设备的典型实现的笔记本式个人计算机采用了包括用户为输入字符而操作的键盘122的主体121和显示图像的显示部分123。该笔记本式个人计算机是通过将本发明实施例提供的显示装置作为显示部分123采用在笔记本式个人计算机中构成的。
图28是示出应用了本发明实施例的摄像机的外观的斜视图的示图。用作应用了本发明实施例的电子设备的典型实现的摄像机采用了主体131、摄影透镜132、开始/停止开关133和显示部分134。配备在摄像机的前面，沿着向前方向取向的摄影透镜132是拍摄摄影对象的画面的透镜。开始/停止开关133是用户开始或停止摄影操作而操作的开关。该摄像机是通过将本发明实施例提供的显示装置作为显示部分134采用在数字照相机中构成的。
图29A到29G是每一个示出应用了本发明实施例的像蜂窝式电话那样的便携式终端的外观的多个示图。更具体地说，图29A是示出在已经打开的状态下蜂窝式电话的前视图的示图。图29B是示出在已经打开的状态下蜂窝式电话的侧面的示图。图29C是示出在已经闭合的状态下蜂窝式电话的前视图的示图。图29D是示出在已经闭合的状态下蜂窝式电话的左侧的示图。图29E是示出在已经闭合的状态下蜂窝式电话的右侧的示图。图29F是示出在已经闭合的状态下蜂窝式电话的顶视图的示图。图29G是示出在已经闭合的状态下蜂窝式电话的底视图的示图。用作应用了本发明实施例的电子设备的典型实现的蜂窝式电话采用了上壳141、下壳142、本身是铰链的链接部分143、显示部分144、显示分部145、画面灯146和摄像头147。该蜂窝式电话是通过将本发明实施例提供的显示装置作为显示部分144和/或显示分部145采用在蜂窝式电话中构成的。
本申请包含与公开在2009年6月4日向日本专利局提交的日本优先权专利申请JP 2009-134786中的主题有关的主题，特此通过引用并入其全部内容。
本领域的普通技术人员应该明白，视设计要求和其它因素而定，可以作出各种各样的修改、组合、分组合和变更，它们都在所附权利要求书或其等效物的范围之内。

Claims (38)

1.一种控制像素选择的方法，所述方法包含：
接收与像素排相关联的参考信号，所述参考信号具有第一逻辑电平或第二逻辑电平；
接收使能信号；
只有当所述参考信号具有所述第一逻辑电平时才使用所述参考信号和所述使能信号进行逻辑运算；和
根据所述逻辑运算的结果将扫描信号提供给所述像素排。
2.如权利要求1所述的方法，其中，所述像素排是一行像素。
3.如权利要求1所述的方法，其中，所述像素排是一列像素。
4.如权利要求1所述的方法，其中，所述使能信号是控制将所述扫描信号提供给所述像素排的定时的垂直使能信号。
5.如权利要求1所述的方法，其中，当所述参考信号具有所述第二逻辑电平时不使用使能信号进行所述逻辑运算。
6.如权利要求1所述的方法，其中，所述逻辑运算是逻辑AND运算。
7.如权利要求1所述的方法，其中，所述扫描信号是激活将图像信号写入像素中的写扫描信号。
8.如权利要求1所述的方法，其中，所述参考信号是第一参考信号，所述像素排是第一像素排，所述逻辑运算是第一逻辑运算，所述扫描信号是第一扫描信号，并且所述方法进一步包含：
接收与第二像素排相关联的第二参考信号，所述第二参考信号具有第一逻辑电平或第二逻辑电平；
只有当所述第二参考信号具有所述第一逻辑电平时才使用所述第二参考信号和所述使能信号进行第二逻辑运算；和
根据所述第二逻辑运算的结果将第二扫描信号提供给所述第二像素排。
9.如权利要求8所述的方法，其中，所述第一参考信号和所述第二参考信号在不同时间具有高逻辑电平，以便相继选择所述第一和第二像素排。
10.一种控制像素选择的驱动电路，所述驱动电路包含：
逻辑电路，配置成接收与像素排相关联的参考信号，所述参考信号具有第一逻辑电平或第二逻辑电平；和
开关电路，配置成接收所述参考信号和使能信号，并当所述参考信号处在所述第一逻辑电平时，将所述使能信号提供给所述逻辑电路。
11.如权利要求10所述的驱动电路，其中，所述逻辑电路包含为所述像素排生成扫描信号的AND门。
12.如权利要求10所述的驱动电路，其中，所述开关电路包含晶体管，所述晶体管含有耦联成接收所述参考信号的栅极端、耦联成接收所述使能信号的第二端和与所述逻辑电路耦联的第三端。
13.如权利要求12所述的驱动电路，其中，所述开关电路进一步包含将所述参考信号提供给所述晶体管的所述栅极端的反相器。
14.如权利要求12所述的驱动电路，其中，所述晶体管是第一晶体管，并且其中，所述开关电路进一步包含与所述第一晶体管并联的第二晶体管，其中，所述第一晶体管是p-型晶体管而所述第二晶体管是n-型晶体管，其中，所述开关电路进一步包含将所述参考信号提供给所述第一晶体管的所述栅极端的反相器。
15.如权利要求10所述的驱动电路，其中，所述逻辑电路是第一逻辑电路，所述参考信号是第一参考信号，所述像素排是第一像素排，所述开关电路是第一开关电路，并且所述驱动电路进一步包含：
第二逻辑电路，配置成接收与第二像素排相关联的第二参考信号，所述第二参考信号具有第一逻辑电平或第二逻辑电平；和
第二开关电路，配置成接收所述第二参考信号和所述使能信号，并当所述第二参考信号处在所述第一逻辑电平时，将所述使能信号提供给所述第二逻辑电路。
16.如权利要求15所述的驱动电路，进一步包含移位寄存器，配置成控制所述第一和第二参考信号的逻辑电平。
17.如权利要求16所述的驱动电路，进一步包含电平移位器，配置成接收来自所述移位寄存器的信号，并增大所述第一参考信号的电压范围。
18.如权利要求15所述的驱动电路，进一步包含缓冲器，配置成接收来自所述第一逻辑电路的扫描信号，并将所述扫描信号提供给所述第一像素排。
19.一种显示装置，包含：
多个像素，其中每个像素都包含发光元件；和
驱动电路，配置成控制像素的选择，所述驱动电路包含：
逻辑电路，配置成接收与像素排相关联的参考信号，所述参考信号具有第一逻辑电平或第二逻辑电平；和
开关电路，配置成接收所述参考信号和使能信号，并当所述参考信号处在所述第一逻辑电平时，将所述使能信号提供给所述逻辑电路。
20.如权利要求19所述的显示装置，其中，所述发光元件是有机EL器件。
21.如权利要求19所述的显示装置，其中，所述逻辑电路包含为所述像素排生成扫描信号的AND门。
22.如权利要求19所述的显示装置，其中，所述开关电路包含晶体管，所述晶体管含有耦联成接收所述参考信号的栅极端、耦联成接收所述使能信号的第二端和与所述逻辑电路耦联的第三端。
23.如权利要求22所述的显示装置，其中，所述开关电路进一步包含将所述参考信号提供给所述晶体管的所述栅极端的反相器。
24.如权利要求22所述的显示装置，其中，所述晶体管是第一晶体管，并且其中，所述开关电路进一步包含与所述第一晶体管并联的第二晶体管，其中，所述第一晶体管是p-型晶体管而所述第二晶体管是n-型晶体管，其中，所述开关电路进一步包含将所述参考信号提供给所述第一晶体管的所述栅极端的反相器。
25.如权利要求19所述的显示装置，其中，所述逻辑电路是第一逻辑电路，所述参考信号是第一参考信号，所述像素排是第一像素排，所述开关电路是第一开关电路，并且所述驱动电路进一步包含：
第二逻辑电路，配置成接收与第二像素排相关联的第二参考信号，所述第二参考信号具有第一逻辑电平或第二逻辑电平；和
第二开关电路，配置成接收所述第二参考信号和所述使能信号，并当所述第二参考信号处在所述第一逻辑电平时，将所述使能信号提供给所述第二逻辑电路。
26.如权利要求25所述的显示装置，进一步包含移位寄存器，配置成控制所述第一和第二参考信号的逻辑电平。
27.如权利要求26所述的显示装置，进一步包含电平移位器，配置成接收来自所述移位寄存器的信号，并增大所述第一参考信号的电压范围。
28.如权利要求25所述的显示装置，进一步包含缓冲器，配置成接收来自所述第一逻辑电路的扫描信号，并将所述扫描信号提供给所述第一像素排。
29.一种电子设备，包含：
包含多个像素的显示装置，其中每个像素都包含发光元件；和
驱动电路，配置成控制像素的选择，所述驱动电路包含：
逻辑电路，配置成接收与像素排相关联的参考信号，所述参考信号具有第一逻辑电平或第二逻辑电平；和
开关电路，配置成接收所述参考信号和使能信号，并当所述参考信号处在所述第一逻辑电平时，将所述使能信号提供给所述逻辑电路。
30.如权利要求29所述的电子设备，其中，所述电子设备包含电视机、数字照相机、计算机、摄像机和移动装置中的至少一种。
31.如权利要求29所述的电子设备，其中，所述逻辑电路包含为所述像素排生成扫描信号的AND门。
32.如权利要求29所述的电子设备，其中，所述开关电路包含晶体管，所述晶体管含有耦联成接收所述参考信号的栅极端、耦联成接收所述使能信号的第二端和与所述逻辑电路耦联的第三端。
33.如权利要求32所述的电子设备，其中，所述开关电路进一步包含将所述参考信号提供给所述晶体管的所述栅极端的反相器。
34.如权利要求32所述的电子设备，其中，所述晶体管是第一晶体管，并且其中，所述开关电路进一步包含与所述第一晶体管并联的第二晶体管，其中，所述第一晶体管是p-型晶体管而所述第二晶体管是n-型晶体管，其中，所述开关电路进一步包含将所述参考信号提供给所述第一晶体管的所述栅极端的反相器。
35.如权利要求29所述的电子设备，其中，所述逻辑电路是第一逻辑电路，所述参考信号是第一参考信号，所述像素排是第一像素排，所述开关电路是第一开关电路，并且所述驱动电路进一步包含：
第二逻辑电路，配置成接收与第二像素排相关联的第二参考信号，所述第二参考信号具有第一逻辑电平或第二逻辑电平；和
第二开关电路，配置成接收所述第二参考信号和所述使能信号，并当所述第二参考信号处在所述第一逻辑电平时，将所述使能信号提供给所述第二逻辑电路。
36.如权利要求35所述的电子设备，进一步包含移位寄存器，配置成控制所述第一和第二参考信号的逻辑电平。
37.如权利要求36所述的电子设备，进一步包含电平移位器，配置成接收来自所述移位寄存器的信号，并增大所述第一参考信号的电压范围。
38.如权利要求35所述的电子设备，进一步包含缓冲器，配置成接收来自所述第一逻辑电路的扫描信号，并将所述扫描信号提供给所述第一像素排。
CN2010101943673A 2009-06-04 2010-05-28 像素选择控制方法、驱动电路、显示装置以及电子设备 Active CN101908310B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP134786/09 2009-06-04
JP2009134786A JP2010281993A (ja) 2009-06-04 2009-06-04 表示装置、表示装置の駆動方法および電子機器

Publications (2)

Publication Number Publication Date
CN101908310A CN101908310A (zh) 2010-12-08
CN101908310B true CN101908310B (zh) 2013-05-15

Family

ID=43263757

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010101943673A Active CN101908310B (zh) 2009-06-04 2010-05-28 像素选择控制方法、驱动电路、显示装置以及电子设备

Country Status (3)

Country Link
US (5) US8922462B2 (zh)
JP (1) JP2010281993A (zh)
CN (1) CN101908310B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010281914A (ja) * 2009-06-03 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010281993A (ja) 2009-06-04 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2012163651A (ja) * 2011-02-04 2012-08-30 Sony Corp 有機ｅｌ表示装置及び電子機器
JP5939076B2 (ja) 2012-07-31 2016-06-22 ソニー株式会社 表示装置、駆動回路、駆動方法、および電子機器
JP2014029438A (ja) 2012-07-31 2014-02-13 Sony Corp 表示装置、駆動回路、および電子機器
JP2014109703A (ja) * 2012-12-03 2014-06-12 Samsung Display Co Ltd 表示装置および駆動方法
CN103985354B (zh) * 2014-05-15 2016-08-17 深圳市华星光电技术有限公司 一种阵列基板及显示面板
CN106448552B (zh) * 2016-11-29 2018-11-23 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
KR102473216B1 (ko) * 2017-07-17 2022-12-01 엘지디스플레이 주식회사 전계 발광 표시장치 및 이의 구동방법
KR102542980B1 (ko) * 2017-11-21 2023-06-15 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
CN207781601U (zh) * 2017-12-14 2018-08-28 京东方科技集团股份有限公司 显示装置
CN108538240B (zh) * 2018-05-29 2020-03-10 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示装置
CN109767716B (zh) * 2019-03-12 2022-09-06 京东方科技集团股份有限公司 一种阵列基板、显示装置及驱动方法
US11574004B2 (en) * 2019-11-26 2023-02-07 Dash Hudson Visual image search using text-based search engines
CN111243649B (zh) * 2020-01-22 2022-04-26 京东方科技集团股份有限公司 移位寄存器单元、显示面板
TWI806565B (zh) * 2022-04-20 2023-06-21 超炫科技股份有限公司 像素電路、其驅動方法和顯示裝置及其背板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387662A (zh) * 1999-11-08 2002-12-25 爱特梅尔股份有限公司 液晶显示单元用的驱动电路
JP2007071943A (ja) * 2005-09-05 2007-03-22 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
CN101303492A (zh) * 2007-05-11 2008-11-12 群康科技(深圳)有限公司 液晶显示装置及其驱动电路与驱动方法
JP2008286963A (ja) * 2007-05-17 2008-11-27 Sony Corp 表示装置及び表示装置の駆動方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020057768A (ko) * 2001-01-06 2002-07-12 윤종용 소비 전류의 감소가 가능한 박막 트랜지스터형 액정 표시장치 드라이버
JP4076963B2 (ja) * 2004-02-06 2008-04-16 シャープ株式会社 シフトレジスタ及び表示装置
JP2006133542A (ja) 2004-11-08 2006-05-25 Sony Corp 画素回路及び表示装置
JP4899327B2 (ja) * 2005-03-15 2012-03-21 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
KR20070017600A (ko) * 2005-08-08 2007-02-13 삼성전자주식회사 쉬프트 레지스터 및 이를 갖는 표시장치
JP4887977B2 (ja) * 2005-11-21 2012-02-29 セイコーエプソン株式会社 電気光学装置、電気光学装置の駆動方法、電圧モニタ方法および電子機器
JP4912121B2 (ja) * 2006-02-23 2012-04-11 三菱電機株式会社 シフトレジスタ回路
JP2008102223A (ja) 2006-10-17 2008-05-01 Sony Corp 発光期間制御装置、自発光表示装置、電子機器及びコンピュータプログラム
KR20080090789A (ko) * 2007-04-06 2008-10-09 삼성에스디아이 주식회사 유기전계발광 표시장치 및 그 구동방법
CN101359511B (zh) * 2007-08-03 2011-04-27 群康科技(深圳)有限公司 移位寄存器和采用该移位寄存器的液晶显示装置
JP2009276744A (ja) * 2008-02-13 2009-11-26 Toshiba Mobile Display Co Ltd Ｅｌ表示装置
JP5211732B2 (ja) * 2008-02-14 2013-06-12 ソニー株式会社 点灯期間設定方法、表示パネルの駆動方法、点灯条件設定装置、半導体デバイス、表示パネル及び電子機器
JP4760840B2 (ja) 2008-02-28 2011-08-31 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2010281914A (ja) * 2009-06-03 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器
JP2010281993A (ja) 2009-06-04 2010-12-16 Sony Corp 表示装置、表示装置の駆動方法および電子機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1387662A (zh) * 1999-11-08 2002-12-25 爱特梅尔股份有限公司 液晶显示单元用的驱动电路
JP2007071943A (ja) * 2005-09-05 2007-03-22 Seiko Epson Corp 電気光学装置、及びこれを備えた電子機器
CN101303492A (zh) * 2007-05-11 2008-11-12 群康科技(深圳)有限公司 液晶显示装置及其驱动电路与驱动方法
JP2008286963A (ja) * 2007-05-17 2008-11-27 Sony Corp 表示装置及び表示装置の駆動方法

Also Published As

Publication number Publication date
US20100309178A1 (en) 2010-12-09
US20150070334A1 (en) 2015-03-12
US8922462B2 (en) 2014-12-30
US9305490B2 (en) 2016-04-05
US20170098411A1 (en) 2017-04-06
CN101908310A (zh) 2010-12-08
US9576534B2 (en) 2017-02-21
US9990884B2 (en) 2018-06-05
US20160148567A1 (en) 2016-05-26
JP2010281993A (ja) 2010-12-16
US20150070335A1 (en) 2015-03-12
US9171502B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
CN101908310B (zh) 像素选择控制方法、驱动电路、显示装置以及电子设备
CN101266754B (zh) 显示装置、显示装置的驱动方法和电子设备
CN1770247B (zh) 驱动电路及显示装置
CN101325022B (zh) 显示装置、用于显示装置的驱动方法以及电子装置
CN101908309B (zh) 显示设备、电子装置、操作像素发光和显示图像的方法
TWI393098B (zh) A display device, a driving method of a display device, and an electronic device
CN101325023B (zh) 显示设备、显示设备的驱动方法和电子设备
CN101770745B (zh) 显示装置、显示装置驱动方法及电子设备
CN101577085B (zh) 显示设备、显示设备的驱动方法及电子器械
CN101276547B (zh) 显示装置、显示装置的驱动方法以及电子设备
CN107358916A (zh) 像素电路、其驱动方法、电致发光显示面板及显示装置
CN101577083A (zh) 显示装置、用于显示装置的驱动方法和电子设备
CN101436383B (zh) 显示设备、显示设备驱动方法和电子仪器
CN101419776A (zh) 显示装置、显示装置的驱动方法以及电子设备
KR20090093826A (ko) Ｅｌ 표시 패널, 전자기기 및 ｅｌ 표시 패널의 구동 방법
CN101599503B (zh) 显示设备、在显示设备中布线的方法、以及电子设备
CN102867840A (zh) 像素电路、显示器、电子装置和像素电路的驱动方法
US8139004B2 (en) Display device and electronic apparatus
CN101488317B (zh) 显示装置及电子设备
CN101577084A (zh) 显示装置、显示装置驱动方法和电子设备
CN102339848B (zh) 有机电致发光显示器件及其制造方法和电子设备
CN102208165A (zh) 显示装置和电子设备
US7573442B2 (en) Display, active matrix substrate, and driving method

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant