CN101866831A - 低表面缺陷密度的外延基板及其制造方法 - Google Patents
低表面缺陷密度的外延基板及其制造方法 Download PDFInfo
- Publication number
- CN101866831A CN101866831A CN200910134988A CN200910134988A CN101866831A CN 101866831 A CN101866831 A CN 101866831A CN 200910134988 A CN200910134988 A CN 200910134988A CN 200910134988 A CN200910134988 A CN 200910134988A CN 101866831 A CN101866831 A CN 101866831A
- Authority
- CN
- China
- Prior art keywords
- epitaxial
- epitaxial loayer
- pothole
- substrate
- base material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Weting (AREA)
Abstract
一种低表面缺陷密度的外延基板及其制造方法,该制造方法先自一层晶格不匹配的基材侧向外延,形成一层具有多个缺陷处且表面缺陷降低的第一外延层,再自该第一外延层的平面进行缺陷选择性蚀刻,将所述缺陷处蚀刻出多个第一凹洞,使该第一外延层具有一界定所述第一凹洞的外延层平面,所述第一凹洞的径宽彼此相近,然后形成一填满所述第一凹洞的阻挡层,以阻隔差排向上延伸,再利用化学机械研磨法均匀地移除多余阻挡层,至该外延层平面裸露并使得其更加平坦,而使该外延层平面与剩下的该阻挡层表面共同定义出一面完整且平坦的外延基面。本发明所述低表面缺陷密度的外延基板及其制造方法,能够有效地降低缺陷密度,且能提高后续外延品质。
Description
技术领域
本发明涉及一种半导体基板,特别涉及一种低表面缺陷密度的外延基板及其制造方法。
背景技术
目前,氮化镓系发光二极管的发光效率问题,主要原因通常为用于成长氮化镓系材料的蓝宝石或碳化硅基板的晶格常数与氮化镓系材料的晶格常数不相匹配,造成氮化镓系材料自基板外延成长时将产生差排,并随着外延成长累积在氮化镓系发光二极管的有源层(active layer)中,大幅降低内部的量子效率,使得发光二极管的发光效率不佳。
为了改善上述缺失,美国专利US 6051849、US 6608327B1自基材上依序成长一层缓冲层、一层第一外延层及一层图样化的第一氧化硅层,接着,自该第一外延层与第一氧化硅层侧向外延(又称为“磊晶”)成长一层第二外延层,之后视情况进行类似的制程。通过该第一氧化硅层遮蔽该第一外延层部分面积,减少该第一外延层的差排向上延伸的机率,使得该第二外延层的表面缺陷密度逐次降低,以减少后续制备发光二极管时差排生成于有源层的机率,进而改善发光二极管的发光效率。
但外延层数增多将会使得良率下降,且缺陷密度的降低程度会因外延层数的增加而降低,无法有效率地改善发光二极管的发光效率。
美国专利U S2008/0006829A 1所公开的方式,将该基板形成多个基板凹洞,并自该图样化基板侧向外延成长一层具有多个缺陷处的第一外延层,接续地,于该第一外延层形成多个与所述基板凹洞错位的外延层凹洞,并于所述外延层凹洞形成多个阻挡块,用于阻挡差排继续往上延伸,最后自该第一外延层未被所述阻挡块阻隔的区域侧向外延成长一层第二外延层,制得低表面缺陷密度的外延层。
但上述专利利用光致抗蚀剂遮蔽式蚀刻在该第一外延层上形成所述外延层凹洞,因此在差排密度最高的地方未必有所述阻挡块阻绝差排生成,且在完成该第一外延层的成长步骤后,整片晶圆将因成长第一外延层时的制程中高达1050℃的温度而弯曲,因此在与光罩的对准工作将遭遇困难。
为了解决上述专利的问题,美国专利U S7364805B2利用湿式蚀刻自然地在差排处形成多个凹洞,不必利用光罩进行蚀刻,以省略与光罩的对准工作。
参阅图1、图2与图3,US 7364805B2的第2具体例中,该外延基板1依序成长有一层基材11、一层第一外延层12及一层阻挡层13。该第一外延层12的表面相对贯穿式差排密度较高的地方蚀刻形成多个第一凹洞121,使该第一外延层12具有一界定所述第一凹洞121的外延层平面122。
该阻挡层13形成于该第一外延层12,并覆盖于所述第一凹洞121与外延层平面122上,为了后续能够自该第一外延层12的外延层平面122继续向上外延,必须将覆盖于该外延层平面122的阻挡层13去除,在此使用反应离子蚀刻法(RIE,reactive ion etching)去除多余阻挡层13,但使用离子轰击时容易使得该第一外延层12的表面缺陷增加,反而无法减少后续外延层的缺陷密度。
值得说明的是,所述第一凹洞121采用汽相加热蚀刻形成,会在螺旋式贯穿差排以及刃式贯穿差排皆形成所述第一凹洞121,因此所述第一凹洞孔洞小,该阻挡层13不一定能够填到全部的第一凹洞121间,当后续蚀刻移除多余阻挡层13时不易控制,可能会移除到已填于所述第一凹洞121内的阻挡层,由此可知,当所述第一凹洞121形成于螺旋式与刃式差排处时,会有该阻挡层13不易均匀填入,且后续移除时该阻挡层13不易控制的缺点。
发明内容
本发明的其中一目的是提供一种可以有效降低缺陷密度的低表面缺陷密度的外延基板。
本发明的另一目的是提供一种可以有效降低缺陷密度的低表面缺陷密度的外延基板的制造方法。
本发明低表面缺陷密度的外延基板,包括:一层基材、一层第一外延层及多个阻挡块。该第一外延层侧向外延于该基材上,该第一外延层与该基材的晶格不匹配,该第一外延层包括多个缺陷处、多个分别相对位于所述缺陷处的顶端的第一凹洞及一面围绕界定所述第一凹洞的外延层表面,所述第一凹洞通过湿式蚀刻剂对该第一外延层进行缺陷选择性蚀刻形成,所述第一凹洞的孔径宽度大小相近,所述阻挡块的移除速率不同于该第一外延层,所述阻挡块分别填于所述第一凹洞中,且所述阻挡块与该外延层表面共同定义出一面完整且平坦的外延基面。
本发明所述的低表面缺陷密度的外延基板,该基材为图样化基材,包括一面基材表面及多个形成于该基材表面的基材凹洞,该第一外延层的缺陷处对应形成于该基材表面的上方,且与该第一外延层对应该基材表面的缺陷密度相比,该第一外延层对应所述基材凹洞的缺陷密度较低。
本发明所述的低表面缺陷密度的外延基板,所述基材凹洞呈阵列分布,且所述基材凹洞的平均孔径为1μm至5μm,所述基材凹洞的平均深度大于或等于所述基材凹洞的孔径宽度的五分之一。
本发明所述的低表面缺陷密度的外延基板,该基材为图样化基材,包括一面基材表面及多个自该基材表面向上凸出的基材凸柱,该第一外延层的缺陷处对应形成于该基材表面的上方,且与该第一外延层对应该基材表面的缺陷密度相比,该第一外延层对应所述基材凸柱的缺陷密度较低。
本发明所述的低表面缺陷密度的外延基板,该第一外延层的材料为氮化镓,且所述第一凹洞通过选用磷酸作为湿式蚀刻剂蚀刻该第一外延层形成,且所述第一凹洞的平均深度大于0.2μm。
本发明所述的低表面缺陷密度的外延基板,所述第一凹洞的平均孔径为1μm至6μm。
本发明所述的低表面缺陷密度的外延基板,所述第一凹洞的平均孔径为2μm至4μm。
本发明所述的低表面缺陷密度的外延基板,所述第一凹洞的平均孔径为3μm。
本发明所述的低表面缺陷密度的外延基板,所述第一凹洞的平均深度标准差为0.13μm。
本发明所述的低表面缺陷密度的外延基板,当所述缺陷处为单一式差排时,所述第一凹洞形成于该缺陷处的顶端。
本发明所述的低表面缺陷密度的外延基板,还包括一自该外延基面向上外延形成的第二外延层,且该第二外延层的表面缺陷密度低于该第一外延层的表面缺陷密度。
本发明低表面缺陷密度的外延基板的制造方法,首先自基材侧向外延,形成具有多个缺陷处的第一外延层,该基材与该第一外延层的晶格不匹配(步骤a),接着利用湿式蚀刻剂自该第一外延层的平面向下进行缺陷选择性蚀刻,将该第一外延层的缺陷处蚀刻出所述第一凹洞,使该第一外延层具有围绕界定所述第一凹洞的外延层平面,其中,所述第一凹洞的孔径宽度大小相近(步骤b),然后选择与该第一外延层的移除速率不同的材料,自所述第一凹洞向上形成填满所述第一凹洞的阻挡层(步骤c),再利用化学机械研磨法将该阻挡层移除至该外延层平面,使该外延层平面裸露,而使该外延层平面与剩下的该阻挡层表面共同定义出完整且平坦的外延基面(步骤d)。
本发明所述的低表面缺陷密度的外延基板的制造方法,该步骤a中,先将该基材图样化,且将基材向下形成多个间隔散布的基材凹洞,使该基材具有一面围绕界定所述基材凹洞的基材平面,该第一外延层自该基材平面侧向外延。
本发明所述的低表面缺陷密度的外延基板的制造方法,该步骤a中,该第一外延层自该基材平面侧向外延,且不完全填满所述基材凹洞,该第一外延层的缺陷处对应该基材平面上,且与该第一外延层对应该基材表面的缺陷密度相比,该第一外延层对应所述基材凹洞上的缺陷密度较低。
本发明所述的低表面缺陷密度的外延基板的制造方法,该步骤a中,将基材向上形成多个间隔散布的基材凸柱。
本发明所述的低表面缺陷密度的外延基板的制造方法,该步骤b中,采用非光致抗蚀剂遮蔽式蚀刻,直接对该第一外延层的整体表面进行湿式蚀刻,且在相同时间内,湿式蚀刻剂在所述缺陷处所蚀刻的深度大于在该外延层平面的蚀刻深度。
本发明所述的低表面缺陷密度的外延基板的制造方法,该步骤b中,选用磷酸作为湿式蚀刻剂,且该第一外延层的材料为氮化镓。
本发明所述的低表面缺陷密度的外延基板的制造方法,还包括一个实施于该步骤d前的步骤d1,将该基材吸附于一块平坦板,使该基材与该第一外延层保持平坦后,再进行化学机械研磨。
本发明所述的低表面缺陷密度的外延基板的制造方法,还包括一个接续于该步骤d后的步骤e,自该第一外延层的外延层平面及该阻挡层共同形成的平坦外延基面继续外延,形成一层第二外延层,且该第二外延层的表面陷密度低于该第一外延层的表面缺陷密度。
本发明所述的低表面缺陷密度的外延基板的制造方法,该步骤b中,当所述缺陷处为单一式差排时,所述第一凹洞形成于所述单一式差排的集中处,且该外延层平面不被蚀刻并保持平坦。
本发明所述的低表面缺陷密度的外延基板的制造方法,该步骤d中,该阻挡层的材料选自氧化物、氮化物、氟化物及碳化物。
本发明的有益效果在于:侧向外延时将差排集中再利用阻挡层阻隔螺旋式差排向上延伸,有效地降低缺陷密度,且利用化学机械研磨法能均匀地移除多余的阻挡层并使得该第一外延层平面更加平坦,提高后续外延品质。
附图说明
图1是说明以往的一种外延基板的一层第一外延层及一层阻挡层的截面图。
图2是说明以往的外延基板的多余阻挡层被移除的类似于图1的视图。
图3是说明以往的外延基板在阻挡层上继续外延的类似于图1的视图。
图4是说明本发明低表面缺陷密度的外延基板的一较佳实施例的截面图。
图5是说明本较佳实施例的制造方法的流程示意图。
图6是说明本较佳实施例接续图4的步骤的类似图5的视图。
图7是说明本较佳实施例的多个第一凹洞的照片。
图8是说明本较佳实施例的第一凹洞呈现六角形的照片。
图9是说明本较佳实施例中该基材包括多个基材凸柱的类似于图4的视图。
具体实施方式
下面结合附图及实施例对本发明进行详细说明。
参阅图4,本发明低表面缺陷密度的外延基板及其制造方法的一较佳实施例,该外延基板包括一层基材2、一层第一外延层3及多个阻挡块4。
该基材2为图样化基材,且与该第一外延层3的晶格不匹配,包括一面基材表面20、多个形成于该基材表面20的基材凹洞21。多个基材凹洞21呈阵列分布,且多个基材凹洞21平均孔径为1μm~5μm,所述基材凹洞21的平均深度大于或等于所述基材凹洞21的孔径宽度的五分之一。
值得一提的是,该基材2可为平坦态样,但仍为图样化基材2对于缺陷集中的效果较佳,而图样化基材2除了上述的基材凹洞21之外,该基材2也可为条状、不规则图案的图样化,皆可达到集中缺陷的效果(图皆未示)。
该第一外延层3侧向外延于该基材2上,且该第一外延层3的材料为氮化镓,该第一外延层3包括一外延层表面30、多个缺陷处31及多个分别相对位于所述缺陷处31的顶端且形成于该外延层表面30的第一凹洞32。
该第一外延层3的缺陷处对应形成于该基材表面20上方,由于进行外延处理时,该第一外延层3对应于平面处(基材表面20)受到晶格不匹配的影响,容易产生差排,而在凹洞处(基材凹洞21)则可减缓晶格不匹配的影响,因此,与第一外延层3的位于所述基材表面20上的缺陷密度相比,该第一外延层3的位于所述基材凹洞21上的缺陷密度较低。
所述第一凹洞32的平均孔径为1μm~6μm,更佳地范围为2μm~4μm,最佳地平均孔径为3μm,所述第一凹洞32平均深度大于0.2μm,平均深度标准差为0.13μm。
所述阻挡块4的移除速率不同于该第一外延层3,所述阻挡块4分别填于每一个第一凹洞32中,且所述阻挡块4与该外延层表面30共同定义出一面完整且平坦的外延基面33。
参阅图5,以下将介绍该低表面缺陷密度的外延基板的制造方法,首先自该图样化基材2侧向外延,形成该第一外延层3。
该图样化基材2表面在本较佳实施例中,利用光刻制程将基材2表面向下形成所述间隔散布的基材凹洞21。
更进一步详述,当该第一外延层3自该基材表面20侧向外延,并不完全填满所述基材凹洞21时(图未示),该第一外延层3的螺旋式缺陷集中处对应该基材表面20上,即所述基材凹洞21上的差排密度较低。
参阅图6,在完成具有所述缺陷处31的第一外延层3后,利用湿式蚀刻剂自该第一外延层3的表面向下进行非光致抗蚀剂遮蔽式蚀刻,在本较佳实施例中即为利用湿式蚀刻剂进行缺陷选择性蚀刻,由于此步骤的蚀刻无须使用光罩,因此可以避开光罩难以对准的难题。
利用湿式蚀刻剂将该第一外延层3的缺陷处31蚀刻出所述第一凹洞32,进一步详述的是,直接对该第一外延层3整体表面进行湿式蚀刻时,在相同时间内,湿式蚀刻剂在所述缺陷处31所蚀刻的深度,大于在该外延层表面30的蚀刻深度。
参阅图7,当该基材2没有图案化时,该第一外延层3的螺旋式差排不够集中,使得所述第一凹洞32的深浅不一且平均深度不够,如图7中(a)所示;而当该基材2有图案化时,能够蚀刻出深度较平均且深度较深的第一凹洞32,对于后续阻挡螺旋式差排继续向上成长较为有利,如图7中(b)所示。
参阅图6与图8,在本较佳实施例中,所选用的蚀刻剂为加热磷酸且不合硫酸,此种蚀刻剂能够将针对第一外延层3的螺旋式缺陷处31蚀刻为六角形孔洞,而在其他的缺陷例如刃差排则不进行蚀刻,保持外延层表面30的平坦,即通过蚀刻剂的选用可以有效地仅针对螺旋式差排密度大的地方进行蚀刻。
而为了蚀刻出大小相近的第一凹洞32,操作温度较佳为摄氏270度以下,最佳的温度约为摄氏200度,减慢蚀刻速率以让所述第一凹洞32大小更加均匀,并且能够避免相邻近的第一凹洞32合并,因为当相邻近的第一凹洞32互相合并会产生径宽过大的孔洞,而这个径宽过大的孔洞在填满一阻挡层4’进行后续外延时,将会使得后续的外延层对应径宽过大的孔洞的地方无法密合产生的缺陷,其中更佳地,所述第一凹洞32的平均深度标准差小于0.13μm,且最佳的径宽为3μm。由于先前利用图样化基材2让该第一外延层3的差排集中,因此在进行缺陷选择性蚀刻时能够蚀刻出较均匀的第一凹洞32。
接续地,为了阻挡螺旋式差排继续向上延伸,故沉积填满所述第一凹洞32的阻挡层4’,该阻挡层4’的材料为二氧化硅(SiO2),且自该第一外延层3成长预定厚度。由于是采用沉积方式形成该阻挡层4’,故每一个第一凹洞32皆能被该阻挡层4’填满,而无遗漏的疑虑。
值得一提的是,该阻挡层的材料也可为例如氮化硅、二氧化钛等氧化物、氮化物、氟化物或碳化物材质。
由于在沉积该阻挡层4’时,会同时覆盖于所述第一凹洞32与该第一外延层3的外延层表面30,因此必须移除外延层表面30上的阻挡层4’,才能够进行后续的外延制程。利用化学机械研磨法(CMP)将该阻挡层4’研磨至该外延层表面30,该阻挡层4’经过研磨后形成位于所述第一凹洞32内的所述阻挡块4,并使该外延层表面30裸露,其中,选用胶状二氧化硅作为研磨抛光液溶剂,在经过研磨后,所述阻挡块4与该外延层表面30共同定义出该完整且平坦的外延基面33。
值得一提的是,若在进行研磨前,将该基材2吸附于一块平坦板(图未示),使该基材2与第一外延层3保持平坦后,再进行化学机械研磨,能够得到更佳的研磨效果。在本较佳实施例中,利用高压加热抽真空方式将该基材2吸附于结晶蜡制成的平坦板上。
由于化学机械研磨法相较于其他移除该阻挡层4’的方式(例如离子反应蚀刻),能够较为均匀地移除多余的阻挡层4’,且在移除阻挡层4’的同时,能够将该第一外延层3的外延层表面30研磨得更加平坦,即制造出平整、晶格缺陷密度低的外延层表面30,而使该外延层表面30与所述阻挡块4共同定义出该完整且平坦的外延基面33。利用该平坦的外延基面33可以提高后续外延品质。除此,利用化学机械研磨法可以快速且大量地进行阻挡层4’的移除,有效地提高移除多余阻挡层4’的效率。
接着,自该第一外延层3的外延层表面30及所述阻挡块4侧向外延,形成一层第二外延层5,该第二外延层5的缺陷密度低,能够提高后续元件品质。后续利用缺陷密度低的第二外延层5可以制成例如发光二极管、高频通讯元件、场效晶体管等元件,利用降低缺陷来提高内部量子效率,以发光二极管为例,能够提高所制得的发光二极管的发光效率。
由上述可知,由于该第一外延层3由该图样化的基材2侧向外延成长,故可以形成所述缺陷处31,再利用缺陷选择性蚀刻有效率地在差排密度高处蚀刻出第一凹洞32,并于所述第一凹洞32填有所述阻挡块4,以阻挡差排继续向上外延成长。且通过适当蚀刻剂的选用,所述第一凹洞32可以仅针对第一外延层3的单一式差排进行蚀刻,而保持其他区域的平坦,例如当该第一外延层3为氮化镓时,选用磷酸以针对螺旋式差排进行蚀刻,而对刃差排则不进行蚀刻。由于形成该阻挡层4’时会遮蔽该第一外延层3的外延层表面30,因此必须移除多余的阻挡层4’,而利用化学机械研磨法得以快速有效地移除多余阻挡层4’,且在移除多余阻挡层4’时亦能使得该外延层表面30更加平坦,制造出平整、晶格缺陷密度低的平坦外延基面33,有利于后续第二外延层5的外延品质,进而提升元件的内部量子效率。
参阅图9,值得一提的是,该图样化基材2除了向下凹的形式之外,也可向上凸出多个间隔散布的基材凸柱22形成图样化。值得一提的是,向上凸出的图样化基材2除了基材凸柱23的样式之外,也可为凸条或是其他不规则图样的凸出,皆可达到缺陷集中的功效(图皆未示)。
综上所述,由于所述阻挡块4分别形成于每一个缺陷处31的顶端,以阻挡螺旋式差排继续延伸,且由于所述阻挡块4与该外延层表面30共同定义出该完整且平坦的外延基面33,以提高外延品质,故确实能达成本发明的目的。
Claims (21)
1.一种低表面缺陷密度的外延基板,其特征在于,该外延基板包括一层基材、一层第一外延层与多个阻挡块,该第一外延层侧向外延于该基材上且与该基材的晶格不匹配,该第一外延层包括一面外延层表面、多个缺陷处及多个分别相对位于所述缺陷处的顶端且形成于该外延层表面的第一凹洞,所述第一凹洞是由湿式蚀刻剂对该第一外延层进行缺陷选择性蚀刻形成,所述第一凹洞的孔径宽度大小相近,所述阻挡块的移除速率不同于该第一外延层,且所述阻挡块分别填于所述第一凹洞中,且所述阻挡块与该外延层表面共同定义出一面完整且平坦的外延基面。
2.根据权利要求1所述的低表面缺陷密度的外延基板,其特征在于,该基材为图样化基材,包括一面基材表面及多个形成于该基材表面的基材凹洞,该第一外延层的缺陷处对应形成于该基材表面的上方,且与该第一外延层对应该基材表面的缺陷密度相比,该第一外延层对应所述基材凹洞的缺陷密度较低。
3.根据权利要求2所述的低表面缺陷密度的外延基板,其特征在于,所述基材凹洞呈阵列分布,且所述基材凹洞的平均孔径为1μm至5μm,所述基材凹洞的平均深度大于或等于所述基材凹洞的孔径宽度的五分之一。
4.根据权利要求1所述的低表面缺陷密度的外延基板,其特征在于,该基材为图样化基材,包括一面基材表面及多个自该基材表面向上凸出的基材凸柱,该第一外延层的缺陷处对应形成于该基材表面的上方,且与该第一外延层对应该基材表面的缺陷密度相比,该第一外延层对应所述基材凸柱的缺陷密度较低。
5.根据权利要求1所述的低表面缺陷密度的外延基板,其特征在于,该第一外延层的材料为氮化镓,且所述第一凹洞通过选用磷酸作为湿式蚀刻剂蚀刻该第一外延层形成,且所述第一凹洞的平均深度大于0.2μm。
6.根据权利要求5所述的低表面缺陷密度的外延基板,其特征在于,所述第一凹洞的平均孔径为1μm至6μm。
7.根据权利要求6所述的低表面缺陷密度的外延基板,其特征在于,所述第一凹洞的平均孔径为2μm至4μm。
8.根据权利要求7所述的低表面缺陷密度的外延基板,其特征在于,所述第一凹洞的平均孔径为3μm。
9.根据权利要求8所述的低表面缺陷密度的外延基板,其特征在于,所述第一凹洞的平均深度标准差为0.13μm。
10.根据权利要求1所述的低表面缺陷密度的外延基板,其特征在于,当所述缺陷处为单一式差排时,所述第一凹洞形成于该缺陷处的顶端。
11.根据权利要求1所述的低表面缺陷密度的外延基板,其特征在于,还包括一自该外延基面向上外延形成的第二外延层,且该第二外延层的表面缺陷密度低于该第一外延层的表面缺陷密度。
12.一种低表面缺陷密度的外延基板的制造方法,其特征在于,包括以下步骤:
步骤a:自一层基材侧向外延,形成一层具有多个缺陷处且表面缺陷降低的第一外延层,该基材与该第一外延层的晶格不匹配;
步骤b:利用湿式蚀刻剂自该第一外延层的平面向下进行缺陷选择性蚀刻,将该第一外延层的缺陷处蚀刻出多个第一凹洞,使该第一外延层具有一面界定所述第一凹洞的外延层平面,其中,所述第一凹洞的孔径宽度大小相近;
步骤c:选择与该第一外延层的移除速率不同的材料,自所述第一凹洞向上形成一层填满所述第一凹洞的阻挡层;及
步骤d:利用化学机械研磨法移除该阻挡层至使该外延层平面裸露,使该外延层平面与剩下的该阻挡层表面共同定义出一面完整且平坦的外延基面。
13.根据权利要求12所述的低表面缺陷密度的外延基板的制造方法,其特征在于,该步骤a中,先将该基材图样化,且将基材向下形成多个间隔散布的基材凹洞,使该基材具有一面围绕界定所述基材凹洞的基材平面,该第一外延层自该基材平面侧向外延。
14.根据权利要求13所述的低表面缺陷密度的外延基板的制造方法,其特征在于,该步骤a中,该第一外延层自该基材平面侧向外延,且不完全填满所述基材凹洞,该第一外延层的缺陷处对应该基材平面上,且与该第一外延层对应该基材表面的缺陷密度相比,该第一外延层对应所述基材凹洞上的缺陷密度较低。
15.根据权利要求13所述的低表面缺陷密度的外延基板的制造方法,其特征在于,该步骤a中,将基材向上形成多个间隔散布的基材凸柱。
16.根据权利要求12所述的低表面缺陷密度的外延基板的制造方法,其特征在于,该步骤b中,采用非光致抗蚀剂遮蔽式蚀刻,直接对该第一外延层的整体表面进行湿式蚀刻,且在相同时间内,湿式蚀刻剂在所述缺陷处所蚀刻的深度大于在该外延层平面的蚀刻深度。
17.根据权利要求16所述的低表面缺陷密度的外延基板的制造方法,其特征在于,该步骤b中,选用磷酸作为湿式蚀刻剂,且该第一外延层的材料为氮化镓。
18.根据权利要求12所述的低表面缺陷密度的外延基板的制造方法,其特征在于,还包括一个实施于该步骤d前的步骤d1,将该基材吸附于一块平坦板,使该基材与该第一外延层保持平坦后,再进行化学机械研磨。
19.根据权利要求12所述的低表面缺陷密度的外延基板的制造方法,其特征在于,还包括一个接续于该步骤d后的步骤e,自该第一外延层的外延层平面及该阻挡层共同形成的平坦外延基面继续外延,形成一层第二外延层,且该第二外延层的表面陷密度低于该第一外延层的表面缺陷密度。
20.根据权利要求12所述的低表面缺陷密度的外延基板的制造方法,其特征在于,该步骤b中,当所述缺陷处为单一式差排时,所述第一凹洞形成于所述单一式差排的集中处,且该外延层平面不被蚀刻并保持平坦。
21.根据权利要求12所述的低表面缺陷密度的外延基板的制造方法,其特征在于,该步骤d中,该阻挡层的材料选自氧化物、氮化物、氟化物及碳化物。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910134988XA CN101866831B (zh) | 2009-04-20 | 2009-04-20 | 低表面缺陷密度的外延基板及其制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910134988XA CN101866831B (zh) | 2009-04-20 | 2009-04-20 | 低表面缺陷密度的外延基板及其制造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101866831A true CN101866831A (zh) | 2010-10-20 |
CN101866831B CN101866831B (zh) | 2012-03-21 |
Family
ID=42958481
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN200910134988XA Active CN101866831B (zh) | 2009-04-20 | 2009-04-20 | 低表面缺陷密度的外延基板及其制造方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101866831B (zh) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117819A (zh) * | 2011-01-19 | 2011-07-06 | 格科微电子(上海)有限公司 | Bsi图像传感器形成方法 |
CN102427102A (zh) * | 2011-12-06 | 2012-04-25 | 西安中为光电科技有限公司 | 一种防止外延层生长二次位错的方法 |
CN103280406A (zh) * | 2013-05-14 | 2013-09-04 | 西安神光皓瑞光电科技有限公司 | 一种用于提高发光器件效率的方法 |
TWI475726B (zh) * | 2012-05-09 | 2015-03-01 | Phostek Inc | 發光二極體及其製造方法 |
CN104979164A (zh) * | 2014-04-14 | 2015-10-14 | 格罗方德半导体公司 | 于晶格不匹配半导体基板上的无缺陷松弛覆盖层 |
WO2017008539A1 (zh) * | 2015-07-13 | 2017-01-19 | 厦门市三安光电科技有限公司 | 一种led外延结构的制作方法 |
CN109065449A (zh) * | 2018-08-16 | 2018-12-21 | 苏州汉骅半导体有限公司 | 外延结构的减薄方法 |
CN109148268A (zh) * | 2018-09-21 | 2019-01-04 | 张海涛 | 氮化镓基板的制造方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6653166B2 (en) * | 2001-05-09 | 2003-11-25 | Nsc-Nanosemiconductor Gmbh | Semiconductor device and method of making same |
JP3690326B2 (ja) * | 2001-10-12 | 2005-08-31 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法 |
TW200703463A (en) * | 2005-05-31 | 2007-01-16 | Univ California | Defect reduction of non-polar and semi-polar III-nitrides with sidewall lateral epitaxial overgrowth (SLEO) |
-
2009
- 2009-04-20 CN CN200910134988XA patent/CN101866831B/zh active Active
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102117819A (zh) * | 2011-01-19 | 2011-07-06 | 格科微电子(上海)有限公司 | Bsi图像传感器形成方法 |
CN102117819B (zh) * | 2011-01-19 | 2012-11-28 | 格科微电子(上海)有限公司 | Bsi图像传感器形成方法 |
CN102427102A (zh) * | 2011-12-06 | 2012-04-25 | 西安中为光电科技有限公司 | 一种防止外延层生长二次位错的方法 |
TWI475726B (zh) * | 2012-05-09 | 2015-03-01 | Phostek Inc | 發光二極體及其製造方法 |
CN103280406A (zh) * | 2013-05-14 | 2013-09-04 | 西安神光皓瑞光电科技有限公司 | 一种用于提高发光器件效率的方法 |
CN104979164A (zh) * | 2014-04-14 | 2015-10-14 | 格罗方德半导体公司 | 于晶格不匹配半导体基板上的无缺陷松弛覆盖层 |
CN104979164B (zh) * | 2014-04-14 | 2018-07-31 | 格罗方德半导体公司 | 于晶格不匹配半导体基板上的无缺陷松弛覆盖层 |
WO2017008539A1 (zh) * | 2015-07-13 | 2017-01-19 | 厦门市三安光电科技有限公司 | 一种led外延结构的制作方法 |
CN109065449A (zh) * | 2018-08-16 | 2018-12-21 | 苏州汉骅半导体有限公司 | 外延结构的减薄方法 |
CN109065449B (zh) * | 2018-08-16 | 2020-09-08 | 苏州汉骅半导体有限公司 | 外延结构的减薄方法 |
CN109148268A (zh) * | 2018-09-21 | 2019-01-04 | 张海涛 | 氮化镓基板的制造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101866831B (zh) | 2012-03-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101866831B (zh) | 低表面缺陷密度的外延基板及其制造方法 | |
EP2140504B1 (en) | Method for obtaining high-quality boundary for semiconductor devices fabricated on a partitioned substrate | |
US9422638B2 (en) | Silicon substrate including an edge portion, epitaxial structure including the same, and method of manufacturing the silicon substrate | |
US8138003B2 (en) | Method of manufacturing nitride semiconductor substrates having a base substrate with parallel trenches | |
CN100414005C (zh) | 半导体晶体的制造方法和半导体发光元件 | |
EP2472566A2 (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
EP2472609A1 (en) | Template, method for manufacturing the template and method for manufacturing vertical type nitride-based semiconductor light emitting device using the template | |
JP2008536319A (ja) | シリコン基板上にInGaAlN膜および発光デバイスを形成する方法 | |
CN101268562B (zh) | Ⅲ族氮化物半导体发光器件 | |
US20100181576A1 (en) | Epitaxial Structure Having Low Defect Density | |
CN103137434A (zh) | 硅基GaN薄膜的制造方法 | |
US20110168670A1 (en) | Patterned Sapphire Substrate Manufacturing Method | |
KR100622818B1 (ko) | 수직형 발광소자의 제조방법 | |
JP5174052B2 (ja) | 低欠陥密度を有するエピタキシャル構造の製造方法 | |
TWI482214B (zh) | Method for manufacturing epitaxial substrate with low surface defect density | |
JP2003277194A (ja) | 単結晶サファイア基板およびその製造方法 | |
CN103855264A (zh) | 单晶氮化镓基板及其制造方法 | |
TWI451480B (zh) | 三族氮化物半導體之製造方法 | |
KR101169540B1 (ko) | 기판과 분할기구, 성장박막 및 성장, 분리, 가열방법, 에피웨이퍼, 발광다이오드 | |
JP2010532916A (ja) | 区割りされた基板に作成された半導体デバイスに対する高品質境界を取得するための方法 | |
KR20170016463A (ko) | 준극성 구조체의 제조 | |
JP2005244172A (ja) | 半導体素子の製造方法 | |
CN104465901B (zh) | 一种蓝光激光器腔面或led腔面的制备方法 | |
CN104218132A (zh) | 一种氮化镓图形衬底的制备方法 | |
KR20140142040A (ko) | 기판 재생 방법 및 재생 기판 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
ASS | Succession or assignment of patent right |
Owner name: NATIONAL CHUNG HSING UNIVERSITY Free format text: FORMER OWNER: WU DONGXING Effective date: 20101201 |
|
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20101201 Address after: Taichung City, Taiwan, China Applicant after: National Chung Hsing University Address before: Taichung City, Taiwan, China Applicant before: Wu Dongxing |
|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |