CN102427102A - 一种防止外延层生长二次位错的方法 - Google Patents
一种防止外延层生长二次位错的方法 Download PDFInfo
- Publication number
- CN102427102A CN102427102A CN2011104019677A CN201110401967A CN102427102A CN 102427102 A CN102427102 A CN 102427102A CN 2011104019677 A CN2011104019677 A CN 2011104019677A CN 201110401967 A CN201110401967 A CN 201110401967A CN 102427102 A CN102427102 A CN 102427102A
- Authority
- CN
- China
- Prior art keywords
- drying
- mask layer
- epitaxial wafer
- chemical vapor
- dislocation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Recrystallisation Techniques (AREA)
Abstract
本发明一种消除外延生长位错的方法，直接在传统的蓝宝石、SiC或Si衬底上生长一定厚度的外延层，然后采用等离子辅助的化学气相沉积(PECVD)沉积一定厚度的SiO2或SiN作为掩膜层，然后通过研磨抛光至外延层，并用热酸将表面腐蚀干净，再进行后续生长；利用SiO2掩埋层减少生长层中的穿透位错密度，研磨抛光并进行酸洗后表面没有形成周期性台面和凹槽，而且该方法在二次生长中没有出现侧向外延生长，后续生长不会产生二次位错。
Description
技术领域
本发明属于LED芯片外延生长技术领域，具体涉及一种防止外延层生长二次位错的方法。
背景技术
外延生长中降低位错密度至关重要，这种缺陷严重限制了UV LED、UV探测器以及激光器等性能的进一步提高。目前，主要通过侧向外延生长技术就是为减少生长层中的穿透位错密度，首先在传统的衬底(蓝宝石、SiC、Si等)上生长一定厚度的GaN外延层，其次，采用化学气相外延(CVD)或等离子辅助的化学气相沉积(PECVD)沉积一定厚度的SiO2或SiN作为掩膜层。在SiO2蚀刻过程中需用标准的光刻技术和刻蚀技术制备，蚀刻后表面形成具有周期性台面和凹槽，然而这种周期性台面和凹槽在后续生长中容易产生二次位错，不能完全消除。
发明内容
为了克服上述现有技术的缺点，本发明的目的在于提供一种防止外延层生长二次位错的方法，采用该方法研磨抛光并进行酸洗后表面没有形成周期性台面和凹槽，而且在二次生长中没有出现侧向外延生长，后续生长不会产生二次位错。
为了达到上述目的，本发明采用如下技术方案：
一种防止外延层生长二次位错的方法，包括如下步骤：
步骤1：采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长1～2um的外延层1，外延层1的表面出现位错2；
步骤2：将步骤1生长外延层后的外延片放入NaOH饱和溶液中，在50～80℃下浸泡5～10min，再用去离子水冲洗并甩干，将冲洗并甩干后的外延片采用等离子体辅助化学气相沉积法沉积0.5～1um厚度的SiO2或SiN作为掩膜层3，同时掩膜层3填充在位错2中；
步骤3：将步骤2沉积掩膜层后的GaN外延片进行研磨抛光，直至抛光至外延层1，然后将外延片用硫酸∶双氧水∶水的体积比为5∶1∶1的混合溶液在50～80℃下浸泡5～10min，随后用去离子水冲洗并甩干，随后用HCl∶H2O的体积比为1∶5的酸溶液在50～80℃下浸泡5～10min，再用去离子水冲洗并甩干，最后再进行后续生长。
所述的等离子体辅助化学气相沉积法，沉积条件为：镀率为10～15nm/min；功率为15～28KW；氧气流量为0.5～0.7sccm；温度为250～280℃；电子束电流为50～70mA。
本发明方法直接在传统的衬底(蓝宝石、SiC或Si等)上生长一定厚度的GaN外延层，然后采用等离子体辅助化学气相沉积法(PECVD)沉积一定厚度的SiO2或SiN作为掩膜层，然后通过研磨抛光至GaN层，再进行酸洗，然后进行后续生长；利用SiO2掩埋减少生长层中的穿透位错密度，研磨抛光并进行酸洗后表面没有形成周期性台面和凹槽，而且该方法在二次生长中没有出现侧向外延生长，后续生长不会产生二次位错。
附图说明
图1是生长1-2um的GaN外延层。
图2是沉积SiO2掩膜层的外延片。
图3是研磨抛光至GaN层的外延片。
图中：1——外延层，2——位错，3——掩膜层。
具体实施方式
下面结合附图和实施例对本发明作进一步详细说明。
实施例1
本实施例一种防止外延层生长二次位错的方法，包括如下步骤：
步骤1：如图1所示，采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长1um的GaN外延层1，GaN外延层1的表面出现位错2；
步骤2：如图2所示，将步骤1生长外延层后的GaN外延片放入NaOH饱和溶液中，在50℃下浸泡10min，再用去离子水冲洗并甩干，将冲洗并甩干后的GaN外延片采用等离子体辅助化学气相沉积法沉积0.5um厚度的SiO2或SiN作为掩膜层3，同时掩膜层3填充在位错2中，等离子体辅助化学气相沉积法沉积条件为：镀率为10nm/min；功率为15KW；氧气流量为0.5sccm；温度为250℃；电子束电流为50mA；
步骤3：如图3所示，将步骤2沉积掩膜层后的GaN外延片进行研磨抛光，直至抛光至GaN外延层1，然后将GaN外延片用硫酸∶双氧水∶水的体积比为5∶1∶1的混合溶液，在50℃下浸泡10min，随后用去离子水冲洗并甩干，随后用HCl∶H2O的体积比为1∶5的酸溶液在50℃下浸泡10min，再用去离子水冲洗并甩干，最后再进行后续生长。
实施例2
本实施例一种防止外延层生长二次位错的方法，包括如下步骤：
步骤1：如图1所示，采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长1.5um的GaAs外延层1，GaAs外延层1的表面出现位错2；
步骤2：如图2所示，将步骤1生长外延层后的GaAs外延片放入NaOH饱和溶液中，在65℃下浸泡8min，再用去离子水冲洗并甩干，将冲洗并甩干后的GaAs外延片采用等离子体辅助化学气相沉积法沉积0.8um厚度的SiO2或SiN作为掩膜层3，同时掩膜层3填充在位错2中，等离子体辅助化学气相沉积法沉积条件为：镀率为12nm/min；功率为20KW；氧气流量为0.6sccm；温度为260℃；电子束电流为60mA；
步骤3：如图3所示，将步骤2沉积掩膜层后的GaAs外延片进行研磨抛光，直至抛光至GaAs外延层1，然后将GaAs外延片用硫酸∶双氧水∶水的体积比为5∶1∶1的混合溶液，在65℃下浸泡8min，随后用去离子水冲洗并甩干，随后用HCl∶H2O的体积比为1∶5的酸溶液，在65℃下浸泡8min，再用去离子水冲洗并甩干，最后再进行后续生长。
实施例3
本实施例一种防止外延层生长二次位错的方法，包括如下步骤：
步骤1：如图1所示，采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长2um的GaP外延层1，GaP外延层1的表面出现位错2；
步骤2：如图2所示，将步骤1生长外延层后的GaP外延片放入NaOH饱和溶液中，在80℃下浸泡5min，再用去离子水冲洗并甩干，将冲洗并甩干后的GaP外延片采用等离子体辅助化学气相沉积法沉积1um厚度的SiO2或SiN作为掩膜层3，同时掩膜层3填充在位错2中，等离子体辅助化学气相沉积法沉积条件为：镀率为15nm/min；功率为28KW；氧气流量为0.7sccm；温度为280℃；电子束电流为70mA；
步骤3：如图3所示，将步骤2沉积掩膜层后的GaP外延片进行研磨抛光，直至抛光至GaP外延层1，然后将GaP外延片用硫酸∶双氧水∶水的体积比为5∶1∶1的混合溶液，在80℃下浸泡5min，随后用去离子水冲洗并甩干，随后用HCl∶H2O的体积比为1∶5的酸溶液，在80℃下浸泡5min，再用去离子水冲洗并甩干，最后再进行后续生长。
Claims (5)
1.一种防止外延层生长二次位错的方法，其特征在于：包括如下步骤：
步骤1：采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长1～2um的外延层(1)，外延层(1)的表面出现位错(2)；
步骤2：将步骤1生长外延层后的外延片放入NaOH饱和溶液中，在50～80℃下浸泡5～10min，再用去离子水冲洗并甩干，将冲洗并甩干后的外延片采用等离子体辅助化学气相沉积法沉积0.5～1um厚度的SiO2或SiN作为掩膜层(3)，同时掩膜层(3)填充在位错(2)中；
步骤3：将步骤2沉积掩膜层后的外延片进行研磨抛光，直至抛光至外延层(1)，然后将外延片用硫酸∶双氧水∶水的体积比为5∶1∶1的混合溶液在50～80℃下浸泡5～10min，随后用去离子水冲洗并甩干，随后用HCl∶H2O的体积比为1∶5的酸溶液在50～80℃下浸泡5～10min，再用去离子水冲洗并甩干，最后再进行后续生长。
2.根据权利要求1所述的方法，其特征在于：所述的所述的等离子体辅助化学气相沉积法，沉积条件为：镀率为10～15nm/min；功率为15～28KW；氧气流量为0.5～0.7sccm；温度为250～280℃；电子束电流为50～70mA。
3.根据权利要求1或2所述的方法，其特征在于：包括如下步骤：
步骤1：采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长1um的GaN外延层(1)，GaN外延层(1)的表面出现位错(2)；
步骤2：将步骤1生长外延层后的GaN外延片放入NaOH饱和溶液中，在50℃下浸泡10min，再用去离子水冲洗并甩干，将冲洗并甩干后的GaN外延片采用等离子体辅助化学气相沉积法沉积0.5um厚度的SiO2或SiN作为掩膜层(3)，同时掩膜层(3)填充在位错(2)中，等离子体辅助化学气相沉积法沉积条件为：镀率为10nm/min；功率为15KW；氧气流量为0.5sccm；温度为250℃；电子束电流为50mA；
步骤3：将步骤2沉积掩膜层后的GaN外延片进行研磨抛光，直至抛光至GaN外延层(1)，然后将GaN外延片用硫酸∶双氧水∶水的体积比为5∶1∶1的混合溶液，在50℃下浸泡10min，随后用去离子水冲洗并甩干，随后用HCl∶H2O的体积比为1∶5的酸溶液在50℃下浸泡10min，再用去离子水冲洗并甩干，最后再进行后续生长。
4.根据权利要求1或2所述的方法，其特征在于：包括如下步骤：
步骤1：采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长1.5um的GaAs外延层(1)，GaAs外延层(1)的表面出现位错(2)；
步骤2：将步骤1生长外延层后的GaAs外延片放入NaOH饱和溶液中，在65℃下浸泡8min，再用去离子水冲洗并甩干，将冲洗并甩干后的GaAs外延片采用等离子体辅助化学气相沉积法沉积0.8um厚度的SiO2或SiN作为掩膜层(3)，同时掩膜层(3)填充在位错(2)中，等离子体辅助化学气相沉积法沉积条件为：镀率为12nm/min；功率为20KW；氧气流量为0.6sccm；温度为260℃；电子束电流为60mA；
步骤3：将步骤2沉积掩膜层后的GaAs外延片进行研磨抛光，直至抛光至GaAs外延层(1)，然后将GaAs外延片用硫酸∶双氧水∶水的体积比为5∶1∶1的混合溶液，在65℃下浸泡8min，随后用去离子水冲洗并甩干，随后用HCl∶H2O的体积比为1∶5的酸溶液，在65℃下浸泡8min，再用去离子水冲洗并甩干，最后再进行后续生长。
5.根据权利要求1或2所述的方法，其特征在于：包括如下步骤：
步骤1：采用金属有机化学气相沉积法在传统蓝宝石、SiC或Si衬底上生长2um的GaP外延层(1)，GaP外延层(1)的表面出现位错(2)；
步骤2：将步骤1生长外延层后的GaP外延片放入NaOH饱和溶液中，在80℃下浸泡5min，再用去离子水冲洗并甩干，将冲洗并甩干后的GaP外延片采用等离子体辅助化学气相沉积法沉积1um厚度的SiO2或SiN作为掩膜层(3)，同时掩膜层(3)填充在位错(2)中，等离子体辅助化学气相沉积法沉积条件为：镀率为15nm/min；功率为28KW；氧气流量为0.7sccm；温度为280℃；电子束电流为70mA；
步骤3：将步骤2沉积掩膜层后的GaP外延片进行研磨抛光，直至抛光至GaP外延层(1)，然后将GaP外延片用硫酸∶双氧水∶水的体积比为5∶1∶1的混合溶液，在80℃下浸泡5min，随后用去离子水冲洗并甩干，随后用HCl∶H2O的体积比为1∶5的酸溶液，在80℃下浸泡5min，再用去离子水冲洗并甩干，最后再进行后续生长。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104019677A CN102427102A (zh) | 2011-12-06 | 2011-12-06 | 一种防止外延层生长二次位错的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011104019677A CN102427102A (zh) | 2011-12-06 | 2011-12-06 | 一种防止外延层生长二次位错的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN102427102A true CN102427102A (zh) | 2012-04-25 |
Family
ID=45961064
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011104019677A Pending CN102427102A (zh) | 2011-12-06 | 2011-12-06 | 一种防止外延层生长二次位错的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102427102A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103966605A (zh) * | 2014-05-30 | 2014-08-06 | 马鞍山太时芯光科技有限公司 | 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050048685A1 (en) * | 2003-08-28 | 2005-03-03 | Hitachi Cable, Ltd. | III-V nitride semiconductor substrate and its production method |
| CN101022082A (zh) * | 2006-12-06 | 2007-08-22 | 上海合晶硅材料有限公司 | 一种控制硅单晶切磨片残留损伤层厚度的方法 |
| WO2010056952A1 (en) * | 2008-11-14 | 2010-05-20 | S.O.I.Tec Silicon On Insulator Technologies | Methods for improving the quality of structures comprising semiconductor materials |
| CN101866831A (zh) * | 2009-04-20 | 2010-10-20 | 武东星 | 低表面缺陷密度的外延基板及其制造方法 |
| CN102047420A (zh) * | 2008-06-30 | 2011-05-04 | 硅绝缘体技术有限公司 | 包含不同类型表面的衬底及获得这种衬底的方法 |
-
2011
- 2011-12-06 CN CN2011104019677A patent/CN102427102A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050048685A1 (en) * | 2003-08-28 | 2005-03-03 | Hitachi Cable, Ltd. | III-V nitride semiconductor substrate and its production method |
| CN101022082A (zh) * | 2006-12-06 | 2007-08-22 | 上海合晶硅材料有限公司 | 一种控制硅单晶切磨片残留损伤层厚度的方法 |
| CN102047420A (zh) * | 2008-06-30 | 2011-05-04 | 硅绝缘体技术有限公司 | 包含不同类型表面的衬底及获得这种衬底的方法 |
| WO2010056952A1 (en) * | 2008-11-14 | 2010-05-20 | S.O.I.Tec Silicon On Insulator Technologies | Methods for improving the quality of structures comprising semiconductor materials |
| CN101866831A (zh) * | 2009-04-20 | 2010-10-20 | 武东星 | 低表面缺陷密度的外延基板及其制造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103966605A (zh) * | 2014-05-30 | 2014-08-06 | 马鞍山太时芯光科技有限公司 | 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法 |
| CN103966605B (zh) * | 2014-05-30 | 2016-08-24 | 马鞍山太时芯光科技有限公司 | 一种LED芯片GaP层用刻蚀液及刻蚀方法以及表面粗化方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107170668B (zh) | 一种自支撑氮化镓制备方法 | |
| CN110690105B (zh) | 基于六方氮化硼和氮化铝在金刚石衬底上生长氮化镓的方法 | |
| CN105489714B (zh) | 一种多孔氮化铝复合衬底及其在外延生长高质量氮化镓薄膜中的应用 | |
| WO2008096884A1 (ja) | ｎ型導電性窒化アルミニウム半導体結晶及びその製造方法 | |
| CN103730545A (zh) | 一种AlGaN基垂直结构深紫外LED的制造方法 | |
| CN103035496A (zh) | 一种生长在Si衬底上的GaN薄膜及其制备方法和应用 | |
| CN106128948A (zh) | 在Si衬底上利用应变调制层减少GaN层穿透位错的结构及方法 | |
| WO2022127093A1 (zh) | 基于h-BN的V型隧穿结LED外延结构及其制备方法 | |
| CN103114332A (zh) | 一种通过表面改性自分离制备氮化镓单晶衬底的方法 | |
| CN100483738C (zh) | 基于自支撑SiC的GaN器件及制作方法 | |
| CN109728087B (zh) | 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法 | |
| TWI258873B (en) | Group III nitride semiconductor multilayer structure | |
| CN110504299A (zh) | 基于图形化再生长的GaN凹槽阳极肖特基二极管制备方法 | |
| CN102760794A (zh) | 一种低应力的氮化镓外延层的制备方法 | |
| CN104328390B (zh) | 一种GaN/金刚石膜复合片的制备方法 | |
| CN110079859A (zh) | 一种SiC基GaN外延片的剥离方法 | |
| JP2011077344A (ja) | 窒化物光半導体素子 | |
| CN101509144B (zh) | 一种提高铝酸锂衬底上非极性a面GaN薄膜质量的方法 | |
| CN102427102A (zh) | 一种防止外延层生长二次位错的方法 | |
| JP2007095745A (ja) | 半導体発光素子およびそれを用いる照明装置ならびに半導体発光素子の製造方法 | |
| CN103915757A (zh) | 一种用于制备蓝宝石衬底的GaN基半导体激光器腔面的方法 | |
| CN108538977B (zh) | 一种高质量GaN薄膜及其制备方法 | |
| CN116190215A (zh) | 一种金刚石半导体器件的制备方法 | |
| CN110534431A (zh) | 基于再生长和离子注入的GaN凹槽阳极肖特基二极管制备方法 | |
| CN109148654A (zh) | 非极性面ⅲ族氮化物外延结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20120425 |