CN101865971A - 半导体场效应晶体管的测试方法及测试结构 - Google Patents

半导体场效应晶体管的测试方法及测试结构 Download PDF

Info

Publication number
CN101865971A
CN101865971A CN 200910082352 CN200910082352A CN101865971A CN 101865971 A CN101865971 A CN 101865971A CN 200910082352 CN200910082352 CN 200910082352 CN 200910082352 A CN200910082352 A CN 200910082352A CN 101865971 A CN101865971 A CN 101865971A
Authority
CN
China
Prior art keywords
mosfet
pad
test
drain
draw
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN 200910082352
Other languages
English (en)
Other versions
CN101865971B (zh
Inventor
沈良
邵芳
黄威森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Beijing Corp
Priority to CN 200910082352 priority Critical patent/CN101865971B/zh
Publication of CN101865971A publication Critical patent/CN101865971A/zh
Application granted granted Critical
Publication of CN101865971B publication Critical patent/CN101865971B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明公开了一种半导体场效应晶体管MOSFET的测试结构，由测试平台通过从MOSFET引出的接点垫pad对MOSFET进行测试，该结构包括：MOSFET和金属引线，其中，从MOSFET的两个源极分别直接引出MOSFET两个源极pad、通过金属引线从MOSFET1的两个漏极分别引出MOSFET两个漏极pad、通过金属线从MOSFET的两个栅极分别引出MOSFET两个栅极pad、及通过金属线从MOSFET的器件衬底引出两个衬底pad。本发明提供的测试结构及测试方法提高了MOSFET测试准确性。

Description

半导体场效应晶体管的测试方法及测试结构
技术领域
本发明涉及半导体制造技术领域，特别涉及一种半导体场效应晶体管(MOSFET)的测试方法及测试结构。
背景技术
目前，在对MOSFET进行测试时，采用如图1所示的测试结构，该测试结构包括被测试器件1和金属引线2组成。被测试器件1引出多个测试接点垫(pad)，这些接点垫可以接入测试机台，使测试机台通过这些pad对MOSFET进行测试。其中，这些pad中包括直接从MOSFET引出测试MOSFET漏极1的pad2和测试MOSFET漏极2的pad3；通过金属引线2分别引出测试MOSFET栅极的pad1、测试MOSFET源极的pad4及测试MOSFET器件衬底的pad。测试机台分别和被测试器件1引出的pad进行电接触，给被测试器件1施加相应的电压或电流，对被测试器件1进行测试，得到MOSFET的电特性测试数据和失配参数。
从图1可以看出，在测试MOSFET时，需要采用长的金属引线2分别引出MOSFET栅极的pad1及引出MOSFET源极的pad4。由于在长的金属引线2上存在寄生电阻，该寄生电阻会影响测试的电压变化范围及测试得到的MOSFET的饱和电流(Idsat)，从而使测试得到的MOSFET的Idsat比实际MOSFET的Idsat低；此外，该寄生电阻也会影响测试的失配参数的变化；从而最终影响测试MOSFET的电特性准确度及失配参数准确性。
图2为现有技术测试MOSFET总的等效电路示意图，其中，D1和D2分别表示MOSFET两个漏极的pad，直接连接在测试机台上(图中未表示出测试机台)，G表示为MOSFET栅极的pad，通过金属引线2由被测试器件MOSFET栅极引出；S表示为MOSFET源极的pad，通过金属引线2由被测试器件MOSFET源极引出，在连接MOSFET源极的pad和被测试器件MOSFET之间的金属引线2上存在着寄生电阻，在图中表示为Rs，该寄生电阻的大小可以采用公式(1)计算：
R＝Rsh×NO＝Rsh×L/W＝5ohm    公式(1)
其中，R为寄生电阻Rs的数值，Rsh为金属引线2的单位电阻数值，NO为金属引线2的面积数值，L为金属引线2的长度，W为金属引线的宽度，在实际测试时，得到的寄生电阻Rs的R为5欧姆。
用于连接MOSFET栅极的pad和被测试器件MOSFET之间的金属引线2的寄生电阻对MOSFET的测试影响比较小，但是用于连接MOSFET源极的pad和被测试器件MOSFET之间的金属引线2的寄生电阻Rs对MOSFET的测试就比较大了，以下详细说明。
采用图1所示的测试结构测试MOSFET，由于连接MOSFET源极的pad和被测试器件MOSFET之间的金属引线2的寄生电阻存在，引起了MOSFET的源极和地之间的电压下降。因此，为了克服连接MOSFET源极的pad和被测试器件MOSFET之间的金属引线2的寄生电阻Rs的影响，在测试时需要增大MOSFET栅极和MOSFET源极之间的电压差，从而得到和MOSFET在实际工作工程中相同的MOSFET的dsat。也就是说，在实际测试MOSFET的过程中，测试得到的MOSFET的dsat比实际的MOSFET小。
进一步地，由于MOSFET源极的pad和被测试器件MOSFET之间的金属引线2存在的寄生电阻Rs，导致测试计算得到的电特性参数以及失配参数，和MOSFET在实际工作中的电特性参数及失配参数都存在着误差，降低了测试MOSFET的准确性。
发明内容
有鉴于此，本发明提供一种MOSFET的测试方法，该方法能够提高MOSFET测试准确性。
本发明还提供一种MOSFET的测试结构，该测试结构能够提高MOSFET测试准确性。
为达到上述目的，本发明实施例的技术方案具体是这样实现的：
一种半导体场效应晶体管MOSFET的测试结构，由测试平台通过从MOSFET引出的接点垫pad对MOSFET进行测试，该结构包括：MOSFET和金属引线，其中，
从MOSFET的两个源极分别直接引出MOSFET两个源极pad、通过金属引线从MOSFET1的两个漏极分别引出MOSFET两个漏极pad、通过金属线从MOSFET的两个栅极分别引出MOSFET两个栅极pad、及通过金属线从MOSFET的器件衬底引出两个衬底pad。
所述测试结构还包括从MOSFET通过金属引线引出的两个测试pad，在测试平台的监控下分别检测MOSFET两个漏极电压，当检测得到MOSFET一个或两个漏极电压小于设定的测试电压值时，测试平台通过MOSFET相应漏极pad对MOSFET相应漏极电压补偿。
所述设定的电压值根据设计MOSFET漏极电压确定；
所述电压补偿值根据MOSFET漏极的pad和MPSFET漏极之间金属引线上的寄生电阻确定。
一种MOSFET的测试方法，该方法包括：
从MOSFET的两个源极分别直接引出MOSFET两个源极pad、通过金属引线从MOSFET1的两个漏极分别引出MOSFET两个漏极pad、通过金属线从MOSFET的两个栅极分别引出MOSFET两个栅极pad、及通过金属线从MOSFET的器件衬底引出两个衬底pad；
将所述引出的两个源极pad、两个漏极pad、两个栅极pad及两个衬底pad分别接入测试平台，由测试平台通过从MOSFET引出的接点垫pad对MOSFET进行测试。
从MOSFET通过金属引线引出两个测试pad，该方法还包括：
测试平台通过两个测试pad分别检测MOSFET两个漏极电压，当检测得到MOSFET一个或两个漏极电压小于设定的测试电压值时，测试平台通过MOSFET相应漏极pad对MOSFET相应漏极进行电压补偿。
所述设定的电压值根据设计MOSFET漏极电压确定；
所述电压补偿值根据MOSFET漏极的pad和MPSFET漏极之间金属引线上的寄生电阻确定。
由上述技术方案可见，本发明重新设置了MOSFET测试结构，直接从被测试器件MOSFET两个源极分别引出两个源极pad、通过金属引线由被测试器件两个漏极引出两个漏极pad、通过金属引线由被测试器件两个栅极引出两个栅极pad、及通过金属引线由被测试器件衬底引出两个衬底pad后，再采用测试机台与这些pad相连接，对被测试器件MOSFET进行测试。和现有技术相比，避免了被测试器件MOSFET和MOSFET的源极pad之间的寄生电阻。更进一步地，为了在测试MOSFET时，测试MOSFET的匹配特性，从而使制造的MOSFET的匹配特性比较高，本发明还从被测试器件MOSFET引出两个测试pad，用于在测试平台的监控下分别检测MOSFET两个漏极电压，当检测得到MOSFET一个或两个漏极电压小于设定的测试电压值时，测试平台通过MOSFET相应漏极pad对MOSFET进行电压补偿，从而在测试过程中补偿了被测试器件MOSFET和MOSFET两个漏极的pad之间由于采用金属引线电接触而出现的寄生电阻。采用这种测试结构对MOSFET进行电特性测试和失配参数测试，由于在被测试器件MOSFET和MOSFET的源极之间没有寄生电阻Rs的存在，可以提高测试MOSFET的准确性。
附图说明
图1为现有技术测试MOSFET的测试结构示意图；
图2为现有技术测试MOSFET总的等效电路示意图；
图3为本发明测试MOSFET的测试结构示意图；
图4为本发明测试MOSFET的方法流程图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白，以下参照附图并举实施例，对本发明作进一步详细说明。
从现有技术可以看出，MOSFET测试不准确的原因是因为图1所示的测试结构在MOSFET源极pad和被测试器件MOSFET之间的金属引线上存在寄生电阻Rs，所以使测试出来的MOSFET的Idsat比实际要小，阈值电压比实际要大。因此，最终得到的MOSFET测试的电特性参数和失配参数都不准确。为了克服这个缺陷，本发明重新设置了MOSFET的测试结构，该结构避免了MOSFET源极和被测试器件MOSFET之间的金属引线上的寄生电阻。
图3为本发明测试MOSFET的测试结构示意图，该测试结构包括：被测试器件MOSFET1’和金属引线2’组成，从被测试器件MOSFET1’的两个源极分别直接引出MOSFET两个源极pad、通过金属引线2’从被测试器件MOSFET1’的两个漏极分别引出MOSFET两个漏极pad、通过金属线2’从被测试器件MOSFET1’的两个栅极分别引出MOSFET两个栅极pad、及通过金属线2’从被测试器件MOSFET1’的器件衬底引出两个衬底pad，引出的这些pad接入测试平台(图中未表示出)，由测试平台分别和被测试器件MOSFET1’引出的pad进行电接触，给被测试器件MOSFET1’施加相应的电压或电流，对被测试器件MOSFET1’进行测试，得到被测试器件MOSFET1’电特性测试数据和失配参数。
可以看出，由于被测试器件MOSFET1’直接和MOSFET两个源极pad进行电接触，而不再需要通过金属引线，所以在测试被测试器件MOSFET1’时，也不存在寄生电阻影响测试的准确性。
现有技术中已经说明，被测试器件MOSFET1’和MOSFET两个栅极pad之间的金属引线的寄生电阻，对测试MOSFET不会产生影响。
更进一步地，为了在测试MOSFET时，测试MOSFET的匹配特性，从而使制造的MOSFET的匹配特性比较高，本发明还从被测试器件MOSFET1’通过金属引线引出两个测试pad，用于在测试平台的监控下分别检测MOSFET两个漏极电压，当检测得到MOSFET一个或两个漏极电压小于设定的测试电压值时，测试平台通过MOSFET相应漏极pad对MOSFET进行电压补偿，从而在测试过程中补偿了被测试器件MOSFET1’和MOSFET两个漏极的pad之间由于采用金属引线电接触而出现的寄生电阻。
具体地说，设定电压值是根据设计的MOSFET两个漏极电压设置的，比如可以设置为5伏，当被测试器件MOSFET1’两个漏极电压小于5伏时，可以由MOSFET两个漏极pad分别补偿1.2伏左右的电压，以克服测试MOSFET时由于被测试器件MOSFET1’和MOSFET漏极之间的金属引线的寄生电阻对测试的影响。当然，在测试MOSFET两个漏极电压过程和补偿MOSFET两个漏极电压过程中，对于MOSFET的两个漏极来说，都是分别进行。
图4为本发明测试MOSFET的方法流程图，其具体步骤为：
步骤401、设置测试结构，包括从被测试器件MOSFET1’的两个源极分别直接引出MOSFET两个源极pad、通过金属引线2’从被测试器件MOSFET1’的两个漏极分别引出MOSFET两个漏极pad、通过金属线2’从被测试器件MOSFET1’的两个栅极分别引出MOSFET两个栅极pad、及通过金属线2’从被测试器件MOSFET1’的器件衬底引出两个衬底pad，引出的这些pad接入测试平台；
步骤402、从被测试器件MOSFET1’通过金属引线引出两个测试pad；
步骤403、将该测试结构中的pad接入测试平台，由测试平台通过pad对被测试器件MOSFET1’进行测试；
步骤404、在测试过程中，测试平台通过两个测试pad分别检测MOSFET两个漏极电压，当检测得到MOSFET一个或两个漏极电压小于设定的测试电压值时，通过MOSFET相应漏极pad对MOSFET进行电压补偿；
在本步骤中，设置的电压值是根据设计的MOSFET漏极电压设置的；
补偿的值是根据MOSFET漏极和被测试器件MOSFET1’漏极之间金属引线上的寄生电阻预估得到的；
在本发明中，监测MOSFET其中一个或两个漏极电压小于设置的电压值的过程是测试平台通过测试pad对MOSFET的对应漏极进行检测的；在检测到后，由测试平台通过MOSFET相应漏极pad指示MOSFET的对应漏极进行相应的电压补偿；
步骤405、得到MOSFET测试结果，包括电特性参数以及失配参数。
以上举较佳实施例，对本发明的目的、技术方案和优点进行了进一步详细说明，所应理解的是，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (6)

1.一种半导体场效应晶体管MOSFET的测试结构，由测试平台通过从MOSFET引出的接点垫pad对MOSFET进行测试，其特征在于，该结构包括：MOSFET和金属引线，其中，
从MOSFET的两个源极分别直接引出MOSFET两个源极pad、通过金属引线从MOSFET1的两个漏极分别引出MOSFET两个漏极pad、通过金属线从MOSFET的两个栅极分别引出MOSFET两个栅极pad、及通过金属线从MOSFET的器件衬底引出两个衬底pad。
2.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括从MOSFET通过金属引线引出的两个测试pad，在测试平台的监控下分别检测MOSFET两个漏极电压，当检测得到MOSFET一个或两个漏极电压小于设定的测试电压值时，测试平台通过MOSFET相应漏极pad对MOSFET相应漏极电压补偿。
3.如权利要求2所述的测试结构，其特征在于，所述设定的电压值根据设计MOSFET漏极电压确定；
所述电压补偿值根据MOSFET漏极的pad和MPSFET漏极之间金属引线上的寄生电阻确定。
4.一种MOSFET的测试方法，其特征在于，该方法包括：
从MOSFET的两个源极分别直接引出MOSFET两个源极pad、通过金属引线从MOSFET1的两个漏极分别引出MOSFET两个漏极pad、通过金属线从MOSFET的两个栅极分别引出MOSFET两个栅极pad、及通过金属线从MOSFET的器件衬底引出两个衬底pad；
将所述引出的两个源极pad、两个漏极pad、两个栅极pad及两个衬底pad分别接入测试平台，由测试平台通过从MOSFET引出的接点垫pad对MOSFET进行测试。
5.如权利要求4所述的测试方法，其特征在于，从MOSFET通过金属引线引出两个测试pad，该方法还包括：
测试平台通过两个测试pad分别检测MOSFET两个漏极电压，当检测得到MOSFET一个或两个漏极电压小于设定的测试电压值时，测试平台通过MOSFET相应漏极pad对MOSFET相应漏极进行电压补偿。
6.如权利要求5所述的测试方法，其特征在于，所述设定的电压值根据设计MOSFET漏极电压确定；
所述电压补偿值根据MOSFET漏极的pad和MPSFET漏极之间金属引线上的寄生电阻确定。
CN 200910082352 2009-04-14 2009-04-14 半导体场效应晶体管的测试方法及测试结构 Expired - Fee Related CN101865971B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910082352 CN101865971B (zh) 2009-04-14 2009-04-14 半导体场效应晶体管的测试方法及测试结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910082352 CN101865971B (zh) 2009-04-14 2009-04-14 半导体场效应晶体管的测试方法及测试结构

Publications (2)

Publication Number Publication Date
CN101865971A true CN101865971A (zh) 2010-10-20
CN101865971B CN101865971B (zh) 2012-09-19

Family

ID=42957772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910082352 Expired - Fee Related CN101865971B (zh) 2009-04-14 2009-04-14 半导体场效应晶体管的测试方法及测试结构

Country Status (1)

Country Link
CN (1) CN101865971B (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102175908A (zh) * 2011-01-27 2011-09-07 无锡硅动力微电子股份有限公司 利用功率管布线寄生电阻实现电流检测的方法
CN102339814A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 半导体场效应晶体管的测试方法及测试结构
CN102707214A (zh) * 2012-05-14 2012-10-03 江阴新顺微电子有限公司 测试分立器件三极管芯片正向与饱和压降的方法
CN102759694A (zh) * 2011-04-28 2012-10-31 海洋王照明科技股份有限公司 一种晶体管检测电路
CN103278759A (zh) * 2013-05-02 2013-09-04 北京大学 分离soi器件中两种效应导致阈值电压漂移的方法
CN103837744A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法
CN106597246A (zh) * 2016-11-30 2017-04-26 上海华力微电子有限公司 一种偏压温度不稳定性测试结构及测试方法
CN107578867A (zh) * 2017-09-01 2018-01-12 郑州云海信息技术有限公司 一种精密电阻的集成封装结构
CN109166507A (zh) * 2018-11-01 2019-01-08 京东方科技集团股份有限公司 测试元件组、电学性能测试方法、阵列基板、显示装置
CN112698179A (zh) * 2021-01-08 2021-04-23 胜达克半导体科技(上海)有限公司 一种用于浮动直流小信号电压的精密测量方法
US11892499B2 (en) 2020-12-21 2024-02-06 Changxin Memory Technologies, Inc. Testing machine and testing method

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102339814B (zh) * 2010-07-16 2013-06-19 中芯国际集成电路制造(上海)有限公司 半导体场效应晶体管的测试方法及测试结构
CN102339814A (zh) * 2010-07-16 2012-02-01 中芯国际集成电路制造(上海)有限公司 半导体场效应晶体管的测试方法及测试结构
CN102175908A (zh) * 2011-01-27 2011-09-07 无锡硅动力微电子股份有限公司 利用功率管布线寄生电阻实现电流检测的方法
CN102175908B (zh) * 2011-01-27 2014-02-26 无锡硅动力微电子股份有限公司 利用功率管布线寄生电阻实现电流检测的方法
CN102759694B (zh) * 2011-04-28 2014-12-10 海洋王照明科技股份有限公司 一种晶体管检测电路
CN102759694A (zh) * 2011-04-28 2012-10-31 海洋王照明科技股份有限公司 一种晶体管检测电路
CN102707214A (zh) * 2012-05-14 2012-10-03 江阴新顺微电子有限公司 测试分立器件三极管芯片正向与饱和压降的方法
CN103837744A (zh) * 2012-11-27 2014-06-04 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法
CN103837744B (zh) * 2012-11-27 2016-05-25 中芯国际集成电路制造(上海)有限公司 Mos晶体管的外部寄生电阻的测量方法
CN103278759A (zh) * 2013-05-02 2013-09-04 北京大学 分离soi器件中两种效应导致阈值电压漂移的方法
CN103278759B (zh) * 2013-05-02 2016-02-17 北京大学 分离soi器件中两种效应导致阈值电压漂移的方法
CN106597246A (zh) * 2016-11-30 2017-04-26 上海华力微电子有限公司 一种偏压温度不稳定性测试结构及测试方法
CN107578867A (zh) * 2017-09-01 2018-01-12 郑州云海信息技术有限公司 一种精密电阻的集成封装结构
CN109166507A (zh) * 2018-11-01 2019-01-08 京东方科技集团股份有限公司 测试元件组、电学性能测试方法、阵列基板、显示装置
US11892499B2 (en) 2020-12-21 2024-02-06 Changxin Memory Technologies, Inc. Testing machine and testing method
CN112698179A (zh) * 2021-01-08 2021-04-23 胜达克半导体科技(上海)有限公司 一种用于浮动直流小信号电压的精密测量方法

Also Published As

Publication number Publication date
CN101865971B (zh) 2012-09-19

Similar Documents

Publication Publication Date Title
CN101865971B (zh) 半导体场效应晶体管的测试方法及测试结构
CN102338846B (zh) 一种GaN基HEMT器件的可靠性评估方法
CN105445635B (zh) 金属氧化物半导体场效应管的导通电阻的测量方法
US8581598B2 (en) Method for inspecting electrostatic chuck, and electrostatic chuck apparatus
CN106104279A (zh) 使用开尔文电桥的集成电路(ic)测试插座
CN109188236A (zh) 一种mos管的阈值电压检测方法
CN102339814B (zh) 半导体场效应晶体管的测试方法及测试结构
WO2008081567A1 (ja) シリコンウエーハの評価方法
US20140354325A1 (en) Semiconductor layout structure and testing method thereof
KR20190036472A (ko) 저항 측정 장치, 기판 검사 장치, 및 저항 측정 방법
CN104698283A (zh) 一种电阻检验方法
CN210038116U (zh) 一种开尔文连接电路的测试电路
CN102854386B (zh) 一种电阻测试方法
US20060091898A1 (en) Unknown
CN106124832B (zh) 一种元器件饱和电流的量测方法和量测系统
CN113030675B (zh) 一种基于临近颗粒法的无背金mosfet晶圆测试方法
CN104183574B (zh) 半导体测试结构及测试方法
CN107015133B (zh) Mos管导通电阻的测试结构及方法
TW200739081A (en) Inspecting method and adjusting method of pressure of probe
US7615991B2 (en) Method for measuring analog channel resistance of a semiconductor device having a gate, a source, a drain, a drain sense and a source sense
CN104111398A (zh) 短路检测装置
CN103426866A (zh) 围栏间隔的设计规则测试电路
WO2023000498A1 (zh) 半导体结构连接性的测试方法及其测试系统
JP2765527B2 (ja) 半導体装置の評価方法
CN106970267B (zh) 导体对地绝缘电阻的测量方法、控制器及控制系统

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120919

Termination date: 20200414

CF01 Termination of patent right due to non-payment of annual fee