半导体场效应晶体管的测试方法及测试结构
技术领域
本发明涉及半导体制造技术领域,特别涉及一种半导体场效应晶体管(MOSFET)的测试方法及测试结构。
背景技术
目前,在对MOSFET进行测试时,采用如图1所示的测试结构,该测试结构包括被测试器件1和金属引线组成。被测试器件1通过金属引线2连接至多个测试焊垫(pad),这些焊垫可以接入测试机台,使测试机台通过这些pad对MOSFET进行测试。其中,所述的多个测试焊垫包括:一个源极pad4:分别通过金属引线连接至MOSFET的源极;漏极pad2和漏极pad3,通过金属引线连接至MOSFET的两个漏极;一个栅极pad1,通过金属引线连接至MOSFET的栅极,为了描述方便,下面将连接栅极pad1和MOSFET的栅极的金属引线标记为金属引线2,特别进行说明。
进行器件性能测试时,测试机台分别和所述的多个测试焊垫进行电接触,给被测试器件1施加相应的电压或电流,对被测试器件1进行测试,得到MOSFET的电特性测试数据和失配参数。
从图1可以看出,在测试MOSFET时,连接源极和源极pad之间的金属引线2较长,因此在长的金属引线2上存在寄生电阻,该寄生电阻会影响测试的电压变化范围及测试得到的MOSFET的饱和电流(Idsat),从而使测试得到的MOSFET的Idsat比实际MOSFET的Idsat低;此外,该寄生电阻也会影响测试的失配参数的变化;从而最终影响测试MOSFET的电特性准确度及失配参数准确性。用于连接MOSFET栅极的pad和被测试器件MOSFET之间的金属引线的寄生电阻对MOSFET的测试影响比较小,现对于用于连接MOSFET源极的pad和被测试器件MOSFET之间的金属引线2的寄生电阻Rs来说,可以忽略不计,因此,本申请不对其进行详细说明。
图2为现有技术测试MOSFET总的等效电路示意图,其中,D1和D2分别表示MOSFET两个漏极的pad,直接连接在测试机台上(图中未表示出测试机台),G表示为MOSFET栅极的pad,通过金属引线连接至被测试器件MOSFET的栅极;S表示为MOSFET源极的pad,通过金属引线2连接至被测试器件MOSFET的源极,在连接MOSFET源极的pad和被测试器件MOSFET之间的金属引线2上存在着寄生电阻,在图中表示为Rs,该寄生电阻的大小可以采用公式(1)计算:
R=Rsh×N0=Rsh×L/W=5ohm 公式(1)
其中,R为寄生电阻Rs的数值,Rsh为金属引线2的单位电阻数值,N0为金属引线2的面积数值,L为金属引线2的长度,W为金属引线的宽度,在实际测试时,得到的寄生电阻Rs的R为5欧姆。
采用图1所示的测试结构测试MOSFET,由于连接MOSFET源极的pad和被测试器件MOSFET之间的金属引线2的寄生电阻存在,引起了MOSFET的源极和地之间的电压下降。因此,为了克服连接MOSFET源极的pad和被测试器件MOSFET之间的金属引线2的寄生电阻Rs的影响,在测试时需要增大MOSFET栅极和MOSFET源极之间的电压差,从而得到和MOSFET在实际工作工程中相同的MOSFET的Idsat。也就是说,在实际测试MOSFET的过程中,测试得到的MOSFET的Idsat比实际的MOSFET小。
进一步地,由于MOSFET源极的pad和被测试器件MOSFET之间的金属引线2存在的寄生电阻Rs,导致测试计算得到的电特性参数以及失配参数,和MOSFET在实际工作中的电特性参数及失配参数都存在着误差,降低了测试MOSFET的准确性。
发明内容
有鉴于此,本发明提供一种MOSFET的测试方法,该方法能够提高MOSFET测试准确性。
本发明还提供一种MOSFET的测试结构,该测试结构能够提高MOSFET测试准确性。
为达到上述目的,本发明实施例的技术方案具体是这样实现的:
一种半导体场效应晶体管MOSFET的测试结构,由测试平台通过从MOSFET引出的焊垫对MOSFET进行测试,该结构包括:MOSFET和金属引线,还包括:
两个源极pad:分别通过金属引线连接至MOSFET的两个源极;
一个漏极pad,通过金属引线连接至MOSFET的漏极;
一个栅极pad,通过金属引线连接至MOSFET的栅极。
可选的,所述测试结构还包括一个电压感应pad,通过金属引线连接至MOSFET的漏极,用于感应漏极的真实电压。
本发明还提供一种MOSFET的测试方法,该方法包括:
设置测试结构,所述测试结构包括:被测试器件MOSFET和金属引线,还包括:两个源极pad,分别通过金属引线连接至MOSFET的两个源极;一个漏极pad,通过金属引线连接至MOSFET的漏极;一个栅极pad,通过金属引线连接至MOSFET的栅极;一个电压感应pad,通过金属引线连接至MOSFET的漏极;
对MOSFET的漏极上施加模拟测试电压,至电压感应pad上的真实电压达到MOSFET的设计漏极电压时,获取所述模拟测试电压值;
通过测试平台对MOSFET施加上述获取的模拟测试电压值,测试MOSFET的电性参数。
由上述技术方案可见,本发明重新设置了MOSFET测试结构,直接在被测试器件MOSFET的两个源极上连接两个源极pad,对被测试器件MOSFET进行测试。和现有技术相比,避免了被测试器件MOSFET和MOSFET的源极pad之间的寄生电阻。
更进一步地,本发明还从被测试器件MOSFET的源极引出一个电压感应pad,用于感应漏极端的真实电压,在获取漏极端的真实电压之后,获取在进行测试时应该在MOSFET上施加的测试电压,所述的测试电压与漏极上的真实电压以及MOSFET漏极的pad和MOSFET漏极之间金属引线上的寄生电阻有关,通常,所述的测试电压大于漏极上的真实电压,其差值部分用于补偿寄生电阻引起的电压降,因此,消除了寄生电阻的存在对MOSFET电性测试结果的影响。
附图说明
图1为现有技术测试MOSFET的测试结构示意图;
图2为现有技术测试MOSFET总的等效电路示意图;
图3为本发明测试MOSFET的测试结构示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚明白,以下参照附图并举实施例,对本发明作进一步详细说明。
从现有技术可以看出,MOSFET测试不准确的原因是因为图1所示的测试结构在MOSFET源极pad和被测试器件MOSFET之间的金属引线上存在寄生电阻Rs,所以使测试出来的MOSFET的Idsat比实际要小,阈值电压比实际要大。因此,最终得到的MOSFET测试的电特性参数和失配参数都不准确。为了克服这个缺陷,本发明重新设置了MOSFET的测试结构,该结构避免了MOSFET源极和被测试器件MOSFET之间的金属引线上的寄生电阻。
进一步,所述测试结构在漏极连接电压感应pad,对MOSFET施加模拟测试电压,通过电压感应pad感应漏极上的真实电压,当漏极上的真实电压达到MOSFET的设计漏极电压时,获取所述模拟测试电压值,通过测试平台对MOSFET施加所述模拟测试电压值,可以消除寄生电阻的存在对测试结果产生的影响。
图3为本发明测试MOSFET的测试结构示意图,该测试结构包括:被测试器件MOSFET和金属引线,还包括:
源极pad1和源极pad2,分别通过金属引线连接至MOSFET的两个源极;
一个漏极pad3,通过金属引线连接至MOSFET的漏极;
一个栅极pad4,通过金属引线连接至MOSFET的栅极。
进行测试时,所述的pad1,pad2,pad3,pad4,接入测试平台(图中未表示出),由测试平台分别和所述的pad1,pad2,pad3,pad4进行电接触,给被测试器件MOSFET施加相应的电压或电流,得到被测试器件MOSFET电特性测试数据和失配参数。
可以看出,由于被测试器件MOSFET直接与源极pad1和源极pad2进行电接触,而不再需要通过金属引线,所以在测试被测试器件MOSFET时,也不存在寄生电阻影响测试的准确性。
现有技术中已经说明,被测试器件MOSFET和栅极pad之间的金属引线的寄生电阻,对测试MOSFET不会产生影响。
更进一步地,本发明所述的测试结构还包括一个电压感应pad5,通过金属引线连接至MOSFET的漏极,用于感应漏极的真实电压。对MOSFET施加模拟测试电压进行测试时,电压感应pad5可以感应漏极上的真实电压,改变所述模拟测试电压值,当漏极上的真实电压达到MOSFET的设计漏极电压时,获取所述模拟测试电压值,通过测试平台对MOSFET施加所述获取的模拟测试电压值,可以消除寄生电阻的存在对测试结果产生的影响。
下面提供一个具体实施例来详细说明本发明,设定MOSFET的设计漏极电压为1.2V,在对MOSFET进行电性测试之前,将电压感应Pad接到测试平台的电压显示上,然后在共用的漏极上加模拟测试电压,当把这个模拟测试电压一直加到电压感应Pad上的电压显示为1.2的时候,读出共用漏极上的模拟测试电压值,例如所述的模拟测试电压值为1.22078V,在对MOSFET进行实际测试时,对MOSFET施加1.22078V的测试电压,即可消除寄生电阻的存在对测试结果的影响。所述MOSFET的设计漏极电压可根据器件设计的需要调整,在此不应限制本发明的实施范围。
参考表1所示,为根据现有的MOSFET器件结构获取的不存在寄生电阻和存在寄生电阻的情况下,Idsat和Vtlin的数值变化,从表1中可以看出,寄生电阻的存在对源极测试数据的影响较大。
其中,饱和电流(Idsat)的获取条件是:漏极电压和栅极电压为1.2V,源极电压为0V。
阈值电压(Vtlin)的获取条件是:固定电流法(即取电流在0.1*W/L时候的电压值,L为产生寄生电阻的金属引线的长度,W为产生寄生电阻的金属引线的宽度),漏极电压为0.1V,栅极电压为0到1.2V变化,变化间隔为0.02V,源极电压为0V。
存在寄生电阻的仿真条件是在不存在寄生电阻的模型下,附加一个寄生电阻电路仿真得到结果,寄生电阻的计算方法参考公式(1)。
表1
源极 |
不存在寄生电阻 |
存在寄生电阻 |
变化率 |
Idsat(A) |
4.16E-03 |
3.93E-03 |
-5.41% |
Vtlin(V) |
5.90E-01 |
5.90E-01 |
1.20E-04 |
参考表2所示,采用本实施例所述的测试结构,在源极、漏极施加不同的测试电压,在不存在寄生电阻和存在寄生电阻的情况下,Idsat的数值,从表中可以看出,在不存在寄生电阻的情况下,在源极施加1.2V的测试电压,Idsat为4.16E-03,在存在寄生电阻的情况下,在漏极施加1.22078V的测试电压,Idsat同样为4.16E-03。
表2
本发明还提供了测试MOSFET的方法,其具体步骤为:
步骤401、设置测试结构,所述测试结构包括:被测试器件MOSFET和金属引线,还包括:源极pad1和源极pad2,分别通过金属引线连接至MOSFET的两个源极;一个漏极pad3,通过金属引线连接至MOSFET的漏极;一个栅极pad4,通过金属引线连接至MOSFET的栅极;一个电压感应pad,通过金属引线连接至MOSFET的漏极;
步骤402、对MOSFET的漏极上施加模拟测试电压,至电压感应pad上的真实电压达到MOSFET的设计漏极电压时,获取所述模拟测试电压值;
具体的,设定MOSFET的设计漏极电压为1.2V,在对MOSFET进行电性测试之前,将电压感应Pad接到测试平台的电压显示上,然后在共用的漏极上加模拟测试电压,调整所述模拟测试电压,当电压感应Pad上的电压显示为1.2的时候,读出共用漏极上的模拟测试电压值,例如所述的模拟测试电压值为1.22078V。
步骤403、通过测试平台对MOSFET施加上述获取的模拟测试电压值,测试MOSFET的电性参数。
对所述的MOSFET施加1.22078V的测试电压,即可消除寄生电阻的存在对测试结果的影响,因为所施加的测试电压大于MOSFET的设计漏极电压,其差值部分用于补偿寄生电阻的存在引起的压降。
以上举较佳实施例,对本发明的目的、技术方案和优点进行了进一步详细说明,所应理解的是,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。