CN107015133B - Mos管导通电阻的测试结构及方法 - Google Patents

Abstract

本发明提供一种MOS管导通电阻的测试结构及方法，设置与MOS管的漏极和源极连接的两个测试垫相对应的两个参考测试垫，这两个参考测试垫之间的连线的规格和长度与MOS管的源极、漏极连接两个测试垫所用的连线规格和总长度相同，从而可以将MOS管的源极、漏极导通时与之相连的两个测试垫之间的电阻，与两个参考测试垫之间的电阻作差，获得更准确的MOS管导通电阻，由此可以消除现有的测试结构中的寄生电阻对测量结果影响；此外，本发明的测试结构，无需增加额外的面积，能够与标准CMOS工艺兼容，无需额外的光罩或工艺步骤。

Description

MOS管导通电阻的测试结构及方法

技术领域

本发明涉及集成电路测试技术领域，尤其涉及一种MOS管导通电阻的测试结构及方法。

背景技术

MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor)是金属-氧化层-半导体场效晶体管的简称，中文简称MOS管，是一种常见的半导体功率器件。随着半导体技术的不断进步，基于SOI CMOS工艺的射频开关已经得到广泛应用，基本取代了之前的III-V族工艺。在这类应用中，MOS管通常作为开关使用，请参考图1A和图1B，MOS管导通时等效于一个导通电阻Ron，关断时等效于一个电容Coff，品质因数FOM(Figure of merit)＝Ron*Coff，是衡量射频开关器件性能的最为关键的指标之一，直接影响到射频开关器件的稳定性，且品质因数越小越好。可见，MOS管的导通电阻直接关系到射频开关器件的品质因数，同时也直接关系到射频开关器件的插入损耗(insertion loss)和隔离度(isolation)。因此，对MOS管导通电阻(Ron)的测试就显得尤为重要。

目前，MOS管导通电阻(Ron)的测试是对待测试的MOS管加载一定的栅源电压V_GS和漏源电压V_DS，将某一漏端电压V_D，如0.05V，与对应的漏端电流I_D相除，对应的该电阻值定义为导通电阻。然而在实际测试中，测试出的导通电阻值不仅包括了MOS管的导通电阻值，还包括了一些寄生电阻，例如导线电阻和封装好的MOS管内部引线电阻，使得测得的电阻值并非是MOS管导通电阻的真实值。

发明内容

本发明的目的在于提供一种MOS管导通电阻的测试结构及方法，能够更有效、准确的测试MOS管导通电阻。

为解决上述问题，本发明提出一种MOS管导通电阻的测试结构，包括依次设置的第一至第四测试垫，所述MOS管设置在第二测试垫和第三测试垫之间，且所述MOS管的漏极和源极分别连接至所述第二测试垫和第三测试垫，所述MOS管的栅极通过任一规格的连线连接至第一测试垫，所述MOS管的体节点通过任一规格的连线连接至第四测试垫；所述第三测试垫和第四测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与第二测试垫和第三测试垫之间的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第三测试垫和第四测试垫之间的所述规定规格的连线的长度。

进一步的，所述规定规格的连线的单位面积电阻为50mΩ/sq～200mΩ/sq。

进一步的，相邻的两个测试垫之间的间距为50μm～200μm。

进一步的，所述MOS管的漏极和所述第二测试垫以及所述MOS管的源极和所述第三测试垫之间均通过所述规定规格的连线连接；或者，所述MOS管设置所述第二测试垫下方，所述MOS管的漏极直接与所述第二测试垫的底部电接触，所述MOS管的源极和所述第三测试垫之间通过所述规定规格的连线连接；或者，所述MOS管设置所述第三测试垫下方，所述MOS管的源极直接与所述第三测试垫的底部电接触，所述MOS管的漏极和所述第二测试垫之间通过所述规定规格的连线连接。

进一步的，施加在所述第一测试垫上的电压为工作电压，施加在第二测试垫上的电压为0.05V～0.1V，施加在第三测试垫和第四测试垫上的电压均为0V。

本发明还提供一种基于上述的MOS管导通电阻的测试结构的方法，包括以下步骤：

在所述第一测试垫上施加工作电压，在所述第二测试垫上施加0.05V～0.1V的电压，在所述第三测试垫和所述第四测试垫上均施加0V电压，所述MOS管导通；

测出所述第二测试垫和所述第三测试垫之间的电阻值，定义为第一电阻值；

测出所述第三测试垫和所述第四测试垫之间的电阻值，定义为第二电阻值；

根据所述第一电阻值和所述第二电阻值计算出所述MOS管的导通电阻，所述MOS管的导通电阻为所述第一电阻值和所述第二电阻值的差值的绝对值。

本发明还提供一种MOS管导通电阻的测试结构，包括第一测试垫组和第二测试垫组；所述第一测试垫组由依次排列的第一至第四测试垫组成，所述MOS管设置在第二测试垫和第三测试垫之间，且所述MOS管的漏极和源极分别连接至所述第二测试垫和第三测试垫，所述MOS管的栅极通过任一规格的连线连接至第一测试垫，所述MOS管的体节点通过任一规格的连线连接至第四测试垫；所述第二测试垫组由依次排列的第五至第八测试垫组成，第五至第八测试垫依次与第一至第四测试垫一一对应，所述第六测试垫和第七测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与第二测试垫和第三测试垫之间的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第六测试垫和第七测试垫之间的所述规定规格的连线的长度。

进一步的，所述规定规格的连线的单位面积电阻为50mΩ/sq～200mΩ/sq。

进一步的，所述第一测试垫组或第二测试垫组中相邻两个测试垫之间的间距为50μm～200μm。

进一步的，施加在所述第一测试垫上的电压为工作电压，施加在第二测试垫上的电压为0.05V～0.1V，施加在第三测试垫和第四测试垫上的电压均为0V。

本发明还提供一种基于上述的MOS管导通电阻的测试结构的方法，包括以下步骤：

在所述第一测试垫上施加工作电压，在所述第二测试垫上施加0.05V～0.1V的电压，在所述第三测试垫和所述第四测试垫上均施加0V电压，所述MOS管导通；

测出所述第二测试垫和所述第三测试垫之间的电阻值，定义为第一电阻值；

至少在所述第六测试垫和所述第七测试垫之间施加电压，以测出所述第六测试垫和所述第七测试垫之间的电阻值，定义为第二电阻值；

根据所述第一电阻值和所述第二电阻值计算出所述MOS管的导通电阻，所述MOS管的导通电阻为所述第一电阻值和所述第二电阻值的差值的绝对值。

本发明还提供一种MOS管导通电阻的测试结构，包括并列设置的第一至第四列测试垫组，每列测试垫组包括按列布置的多个测试垫，所述MOS管设置在第一列测试垫组和第二列测试垫组之间，且所述MOS管的漏极和源极分别连接至所述第一列测试垫组的一个测试垫和所述第二列测试垫组的一个测试垫，所述MOS管的栅极通过任一规格的连线连接至一探针，所述MOS管的体节点通过任一规格的连线连接至另一探针；所述第三列测试垫组的一个测试垫和第四列测试垫组的一个测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与所述第一列测试垫组和所述第二列测试垫组的两个测试垫连接的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第三列测试垫组和第四列测试垫组的两个测试垫之间的所述规定规格的连线连接的连线的长度；所述第一列测试垫组和所述第二列测试垫组中除去连接所述MOS管的漏极和源极的两个测试垫以外，其余测试垫通过任一规格的连线依次串联；所述第三列测试垫组和第四列测试垫组中除去连接所述规定规格的连线的两个测试垫以外，其余测试垫通过任一规格的连线依次串联。

进一步的，所述规定规格的连线的单位面积电阻为50mΩ/sq～200mΩ/sq。

进一步的，所述第一至第四列测试垫组之间的列间距为50μm～200μm。

进一步的，所述MOS管的漏极和所述第一列测试垫组的测试垫以及所述MOS管的源极和所述第二列测试垫组的测试垫之间均通过所述规定规格的连线连接；或者，所述MOS管设置所述第一列测试垫组的测试垫下方，所述MOS管的漏极直接与所述第一列测试垫组的测试垫的底部电接触，所述MOS管的源极和所述第二列测试垫组的测试垫之间通过所述规定规格的连线连接；或者，所述MOS管设置所述第二列测试垫组的测试垫下方，所述MOS管的源极直接与所述第二列测试垫组的测试垫的底部电接触，所述MOS管的漏极和所述第一列测试垫组的测试垫之间通过所述规定规格的连线连接。

进一步的，施加在与所述MOS管的栅极连接的探针上的电压为工作电压，与所述MOS管的源极和漏极连接的测试垫无需加载电压，与所述MOS管体节点连接的另一探针接地。

本发明还提供一种基于上述的MOS管导通电阻的测试结构的方法，包括以下步骤：

在与所述MOS管的栅极连接的探针上施加工作电压，与所述MOS管的源极和漏极连接的测试垫无需加载电压，与所述MOS管体节点连接的另一探针接地，其余测试垫接地，所述MOS管导通；

测出所述第一列测试垫组和所述第二列测试垫组之间的电阻值，定义为第一电阻值；

至少在所述第三列测试垫组和第四列测试垫组中连接所述规定规格的连线的两个测试垫之间施加电压，以测出所述第三列测试垫组和第四列测试垫组之间的电阻值，定义为第二电阻值，或者通过射频测试方法测出所述第三列测试垫组和第四列测试垫组之间的所述第二电阻值；

根据所述第一电阻值和所述第二电阻值计算出所述MOS管的导通电阻，所述MOS管的导通电阻为所述第一电阻值和所述第二电阻值的差值的绝对值。

与现有技术相比，本发明的技术方案具有以下有益效果：

1、设置与MOS管的漏极和源极连接的两个测试垫对应的两个参考测试垫，这两个参考测试垫之间的连线的规格和长度与MOS管的源极、漏极连接两个测试垫连接的连线规格和总长度相同，从而可以将MOS管的源极、漏极导通时与之相连的两个测试垫之间的电阻，与两个参考测试垫之间的电阻作差，由此可以消除现有的测试结构中的寄生电阻对测量结果影响，进而获得更准确的MOS管导通电阻。

2、其中设置的所有测试垫都可以是现有的测试结构中的测试垫，其中仅仅对测试垫的间距、MOS管的漏极和源极与相应测试垫的连线规格、两个参考测试垫之间的连线规格做了调整，无需增加额外的面积，能够与标准CMOS工艺兼容，无需额外的光罩或工艺步骤。

附图说明

图1A和图1B是MOS管导通和关断时的等效电路图；

图2A至2D是本发明具体实施例的MOS管导通电阻的测试结构的结构示意图。

具体实施方式

为使本发明的目的、特征更明显易懂，下面结合附图对本发明的具体实施方式作进一步的说明，然而，本发明可以用不同的形式实现，不应只是局限在所述的实施例。

请参考图2A，本发明一实施例提供一种MOS管导通电阻的测试结构，包括依次设置的第一测试垫201、第二测试垫202、第三测试垫203以及第四测试垫204，相邻的两个测试垫之间的间距(d1或d3)可以为50μm～200μm，例如为120μm。所述MOS管200设置在第二测试垫202和第三测试垫203之间，且所述MOS管200的漏极D通过一段规定规格的连线L1连接至第二测试垫202，源极S通过另一段所述规定规格的连线L2连接至第三测试垫203，栅极G通过任一规格的连线连接至第一测试垫201，体节点B通过任一规格的连线连接至第四测试垫204；第三测试垫203和第四测试垫204之间通过一段所述规定规格的连线L连接。

连线L1、连线L2和连线L规格相同，即材质、单位面积电阻(或称电阻率)和线宽均相同。同时连线L1、连线L2的总长度与连线L的长度相等。可选的，连线L1、连线L2和连线L的规格(即所述规定规格)：材质为金属铝，单位面积电阻为50mΩ/sq～200mΩ/sq(即毫欧每平方)，例如为120mΩ/sq，直径(即线宽)为0～10μm。本实施例中，连线L1、连线L2和连线L均为直线，连线L1长度、连线L2长度以及MOS管200源极S和漏极D之间的长度d2(通常为2μm～3μm)之和为d1，连线L的长度等于d3，d3＝d1-d2，由于MOS管200导通时等效于一段具有Ron阻值的连线，因此，可以由第三测试垫203和第四测试垫204之间电阻值、以及MOS管200导通时第二测试垫202和第三测试垫203之间电阻值，求出MOS管200的导通电阻Ron。

上述测试结构中，所述MOS管200设置在第二测试垫202和第三测试垫203之间，且与第二测试垫202和第三测试垫203之间的距离均不为0，均需通过规定规格的连线相应的连接第二测试垫202和第三测试垫203。这种测试结构也可以进行相应的变形，使MOS管200与第二测试垫202或第三测试垫203之间的距离为0，即所述MOS管200设置在第二测试垫202和第三测试垫203之间时，还可以设置在第二测试垫202或第三测试垫203底部，使其源极S或漏极D直接与顶部的测试垫电接触，此时MOS管200与第二测试垫202或第三测试垫203之间的距离不为0。具体地，当所述MOS管200设置在所述第二测试垫202底部时，所述MOS管200与所述第二测试垫202的距离为0，请参考图2B，MOS管200的漏极D直接与第二测试垫202底部电接触，源极S通过一段所述规定规格的连线L0与第三测试垫203连接，MOS管200源极S和漏极D之间的长度d2以及连线L0的长度之和为d1，连线L的长度等于d3，d3＝d1-d2；而当所述MOS管200设置在所述第三测试垫203底部时，MOS管200的漏极D通过一段所述规定规格的连线与第二测试垫202底部电接触，源极S顶部直接与第三测试垫203底部电接触。

基于图2A或2B的测试结构的MOS管导通电阻的测试方法，具体包括以下步骤：

首先，在所述第一测试垫201上施加工作电压VDD(即MOS管200的栅端电压，通常为2V～5V，例如为2.55V)，在所述第二测试垫202上施加0.05V～0.1V的电压(即MOS管200的漏端电压)，例如为0.05V或0.1V，在所述第三测试垫203和所述第四测试垫204上均施加0电压(即MOS管200的体电压)，所述MOS管200导通；

然后，测出所述第二测试垫202和所述第三测试垫203之间的电阻值，定义为第一电阻值R1，具体地，在MOS管导通后，先测出所述第二测试垫202和所述第三测试垫203之间的电流，然后根据欧姆定律，将第二测试垫202上施加的电压与所述电流相除，以得到R1；

接着，测出所述第三测试垫203和所述第四测试垫204之间的电阻值，定义为第二电阻值R2，具体地，可以利用上述MOS管导通时第二测试垫202和第四测试垫204之间的电压和电流得出R2，也可以撤去第一测试垫201和第二测试垫202上的电压，在所述第三测试垫203上施加新的电压，第四测试垫204上的电压仍为零，从而测出所述第三测试垫203和所述第四测试垫204之间相应的电流，然后根据欧姆定律，将施加的新的电压与所述电流相除，得出R2；

最后，根据所述第一电阻值R1和所述第二电阻值R2计算出所述MOS管200的导通电阻Ron，所述MOS管200的导通电阻Ron＝|R2-R1|，即MOS管200的导通电阻Ron为所述第一电阻值R1和所述第二电阻值R2的差值的绝对值。

图2A和2B所示的测试结构及其测试方法，通过将第三测试垫203和第四测试垫204作为两个参考测试垫，第三测试垫203和第四测试垫204之间的电阻作为参考电阻，第三测试垫203和第四测试垫204之间的间距d3等于第二测试垫202和第三测试垫203之间的间距d1减去MOS管源漏长度d2，且第三测试垫203和第四测试垫204之间的连线均采用与第二测试垫202和第三测试垫203连接MOS管的连线相同的规定规格，因此当MOS管200导通时，其漏极和源极连接的第二测试垫202和第三测试203之间的电阻与参考电阻之间仅相差MOS管的导通电阻，因此MOS管导通时，对比测出的第二测试垫202和第三测试垫203之间的电阻与第三测试垫203和第四测试垫204之间的电阻，即可以获得准确的MOS管200的导通电阻，由此可以消除现有的测试结构中的寄生电阻对测量结果影响，进而获得更准确的MOS管导通电阻。此外，由于该测试结构中设置的所有测试垫都可以是现有的测试结构中的测试垫，其中仅仅对相应的测试垫之间的间距、MOS管的漏极和源极与相应测试垫的连线规格、两个参考测试垫之间的连线规格做了调整，因此无需增加额外的面积，能够与标准CMOS工艺兼容，无需额外的光罩或工艺步骤。

请参考图2C，本发明的另一实施例还提供一种MOS管导通电阻的测试结构，包括第一测试垫组I和第二测试垫组II；所述第一测试垫组I由依次排列设置的第一测试垫201、第二测试垫202、第三测试垫203以及第四测试垫204组成，所述MOS管200设置在第二测试垫202和第三测试垫203之间，且所述MOS管200的漏极D通过一段规定规格的连线L1连接至第二测试垫202，源极S通过另一段所述规定规格的连线L2连接至第三测试垫203，栅极G通过任一规格的连线连接至第一测试垫201，体节点B通过任一规格的连线连接至第四测试垫204；所述第二测试垫组由依次排列设置的第五测试垫205、第六测试垫206、第七测试垫207、第八测试垫208组成，所述第六测试垫206和第七测试垫207之间通过规定规格的连线L连接，第五测试垫205、第六测试垫206、第七测试垫207、第八测试垫208的位置分别与第一测试垫201、第二测试垫202、第三测试垫203以及第四测试垫204一一对应，即第二测试垫组II完全参考第一测试垫组I设置，其区别仅在于第一测试垫组I中插入了MOS管200以及相应的规定规格的连线L1、L2，第二测试垫组II中仅插入了总长度相等的规定规格的连线L，且第六测试垫206和第七测试垫207之间的间距d3与第二测试垫202和第三测试垫203之间的间距d1相差MOS管200的漏源之间的长度d2。

所述第二测试垫组II或所述第一测试垫组I中的相邻两个测试垫之间的间距可以为50μm～200μm，例如为100μm，或者所述第二测试垫组II和所述第一测试垫组I中的相邻两个测试垫之间的间距均为50μm～200μm。

连线L1、连线L2和连线L的规格相同，即材质、单位面积电阻和线宽均相同，同时连线L1、连线L2的总长度与连线L的长度相等。可选的，连线L1、连线L2和连线L的规格(即所述规定规格)：材质均为铝，单位面积电阻为50mΩ/sq～200mΩ/sq，例如为120mΩ/sq，直径(即线宽)为0～10μm。连线L1、连线L2和连线L均为直线，连线L1长度、连线L2长度以及MOS管200源极S和漏极D之间的长度d2(通常为2μm～3μm)之和为d1，连线L的长度等于d3，d3＝d1-d2，由于MOS管200导通时等效于一段具有Ron阻值的连线，因此，可以由第六测试垫206和第七测试垫207之间电阻值、以及MOS管200导通时第二测试垫202和第三测试垫203之间电阻值，求出MOS管200的导通电阻Ron。

上述测试结构中，所述MOS管200设置在第二测试垫202和第三测试垫203之间，且与第二测试垫202和第三测试垫203之间的距离均不为0，均需通过规定规格的连线相应的连接第二测试垫202和第三测试垫203。这种测试结构也可以进行相应的变形，使MOS管200与第二测试垫202或第三测试垫203之间的距离为0，即所述MOS管200设置在第二测试垫202和第三测试垫203之间时，还可以设置在第二测试垫202或第三测试垫203底部，使其源极S或漏极D直接与顶部的测试垫电接触，此时MOS管200与第二测试垫202或第三测试垫203之间的距离不为0。具体地，当所述MOS管200设置在所述第二测试垫202底部时，所述MOS管200与所述第二测试垫202的距离为0，请参考图2B，MOS管200的漏极D直接与第二测试垫202底部电接触，源极S通过一段所述规定规格的连线L0与第三测试垫203连接，MOS管200源极S和漏极D之间的长度d2以及连线L0的长度之和为d1，连线L的长度等于d3，d3＝d1-d2；而当所述MOS管200设置在所述第三测试垫203底部时，MOS管200的漏极D通过一段所述规定规格的连线与第二测试垫202底部电接触，源极S顶部直接与第三测试垫203底部电接触。

基于图2C的MOS管导通电阻的测试结构的MOS管导通电阻的测试方法，具体包括以下步骤：

首先，在所述第一测试垫201上施加工作电压VDD，在所述第二测试垫202上施加0.05V～0.1V的电压，在所述第三测试垫203和所述第四测试垫204上均施加0电压，所述MOS管200导通；

然后，测出所述第二测试垫202和所述第三测试垫203之间的电阻值，定义为第一电阻值r1，具体地，在MOS管导通后，先测出所述第二测试垫202和所述第三测试垫203之间的电流，然后根据欧姆定律，将第二测试垫202上施加的电压与所述电流相除，以得到r1；

接着，至少在所述第六测试垫206和所述第七测试垫207之间施加电压，测出所述第六测试垫206和所述第七测试垫207之间的电流，根据欧姆定律将所述电压和电流相除，以测出所述第六测试垫206和所述第七测试垫207之间的电阻值，定义为第二电阻值r2；

最后，根据所述第一电阻值r1和所述第二电阻值r2计算出所述MOS管200的导通电阻Ron，所述MOS管200的导通电阻Ron＝|r2-r1|，即MOS管200的导通电阻Ron为所述第一电阻值r1和所述第二电阻值r2的差值的绝对值。

图2C所示的测试结构及其测试方法，通过将第六测试垫206和第七测试垫207作为两个参考测试垫，第六测试垫206和第七测试垫207之间的电阻作为参考电阻，第六测试垫206和第七测试垫207之间的间距d3与连接MOS管200的第二测试垫202和第三测试垫203之间的间距d1相差MOS管200的长度d2，且第六测试垫206和第七测试垫207之间的连线采用与第二测试垫202和第三测试垫203连接MOS管200的连线相同的规定规格，因此当MOS管200导通时，其漏极和源极连接的第二测试垫202和第三测试203之间的电阻与参考电阻之间仅相差MOS管的导通电阻，因此MOS管导通时，对比测出的第二测试垫202和第三测试垫203之间的电阻与第六测试垫206和第七测试垫207之间的电阻，即可以获得准确的MOS管200的导通电阻，由此可以消除现有的测试结构中的寄生电阻对测量结果影响，进而获得更准确的MOS管导通电阻。此外，由于该测试结构中设置的所有测试垫都可以是现有的测试结构中的测试垫，其中仅仅对相应的测试垫之间的间距、MOS管的漏极和源极与相应测试垫的连线规格、两个参考测试垫之间的连线规格做了调整，因此无需增加额外的面积，能够与标准CMOS工艺兼容，无需额外的光罩或工艺步骤。

请参考图2D，本发明的又一实施例提供一种MOS管导通电阻的测试结构，包括并列设置的第一测试垫组I、第二测试垫组II、第三测试垫组III、第四测试垫组IV,列间距可以为50μm～200μm，例如为100μm；每列测试垫组包括按列布置的多个测试垫，例如图2D中，第一测试垫组I、第二测试垫组II、第三测试垫组III、第四测试垫组IV均有三个按列布置的测试垫，所述MOS管200设置在第一列测试垫组I和第二列测试垫组II之间，且所述MOS管200的漏极D通过一段规定规格的连线L1连接至所述第一列测试垫组I的一个测试垫，定义为第一测试垫201，源极S通过另一段所述规定规格的连线L2连接至所述第二列测试垫组II的一个测试垫，定义为第二测试垫202，所述MOS管200的栅极G通过任一规格的连线连接至一探针P1，所述MOS管200的体节点B通过任一规格的连线连接至另一探针P2；所述第三列测试垫组III的一个测试垫(定义为第三测试垫203)和第四列测试垫组IV的一个测试垫(定义为第四测试垫204)之间通过规定规格的连线L连接，连线L的长度d3等于所述MOS管200的长度d2和连线L1、L2的长度之和d1，即d3＝d1-d2；第一测试垫组I、第二测试垫组II、第三测试垫组III、第四测试垫组IV中，除第一测试垫201、第二测试垫202、第三测试垫203、第四测试垫204以外，其余均为接地测试垫(ground)，由此，第一测试垫组I和第二测试垫组II以及第三测试垫组III和第四测试垫组IV分别构成两个射频测试(ground-signal-ground)结构，每一测试结构的左右接地测试垫会连在一起，具体地，所述第一列测试垫组I和所述第二列测试垫组II中除去连接所述MOS管200的漏极D和源极S的两个测试垫201、202以外，其余测试垫均为接地测试垫(ground)，并通过任一规格的连线依次串联；所述第三列测试垫组III和第四列测试垫组IV中除去连接所述规定规格的连线L的两个测试垫203、204以外，其余测试垫为接地测试垫(ground)，并通过任一规格的连线依次串联。

本实施例中，第三测试垫组III、第四测试垫组IV的设置完全参考第一测试垫组I、第二测试垫组II设置，其区别仅在于第一测试垫组I、第二测试垫组II之间插入了MOS管200以及连线L1、L2,第三测试垫组III、第四测试垫组IV之间相应的位置上插入了连线L。

连线L1、L2和连线L的规格相同，即材质、单位面积电阻和线宽均相同。可选的，连线L1、L2和连线L的规格(即所述规定规格)：材质为金属铝，单位面积电阻为50mΩ/sq～200mΩ/sq，例如为120mΩ/sq，直径(即线宽)为0～10μm。连线L1、L2和连线L均为直线，连线L1、L2以及MOS管200源极S和漏极D之间的长度d2(通常为2μm～3μm)之和为d1，连线L的长度等于d3，d3＝d1-d2，由于MOS管200导通时等效于一段具有Ron阻值的连线，因此，可以由两个测试垫203、204之间电阻值、以及MOS管200导通时第一测试垫201、第二测试垫202之间电阻值，求出MOS管200的导通电阻Ron。

上述测试结构中，所述MOS管200设置在第一测试垫201、第二测试垫202之间，且与第一测试垫201、第二测试垫202之间的距离均不为0，均需通过规定规格的连线相应的连接第一测试垫201和第二测试垫202。这种测试结构也可以进行相应的变形，使MOS管200与第一测试垫201或第二测试垫202之间的距离不为0，即所述MOS管200设置在第一测试垫201或第二测试垫202之间时，还可以设置在第一测试垫201或第二测试垫202底部，使其源极S或漏极D直接与顶部的测试垫电接触，此时MOS管200与第一测试垫201或第二测试垫202之间的距离为0。具体地，当所述MOS管200设置在所述第一测试垫201底部时，所述MOS管200与所述第一测试垫201的距离为0(请参考图2B的设置方式)，MOS管200的漏极D直接与第一测试垫201底部电接触，源极S通过一段所述规定规格的连线与第二测试垫202连接，MOS管200源极S和漏极D之间的长度d2以及连线的长度之和为d1，连线L的长度等于d3，d3＝d1-d2；而当所述MOS管200设置在所述第二测试垫202底部时，MOS管200的漏极D通过一段所述规定规格的连线与第二测试垫202底部电接触，源极S顶部直接与第二测试垫202底部电接触。

基于图2D的MOS管导通电阻的测试结构的MOS管导通电阻的测试方法，具体包括以下步骤：

首先，在所述探针P1上施加工作电压VDD(即MOS管200的栅极G加载工作电压VDD)，所述第一测试垫201和第二测试垫202保持原状态(即MOS管200的漏极D和源极S无需加载电压)，探针P2接地或者施加0电压(即MOS管200体节点B接地)，所述MOS管200导通；

接着，通过射频测试方法测出所述第一测试垫201和所述第二测试垫202之间的电阻值，定义为第一电阻值r11,即测出所述第一列测试垫组I和所述第二列测试垫组II之间的电阻值；

然后，至少在所述第三测试垫203和所述第四测试垫204之间施加电压，以测出所述第三测试垫203和所述第四测试垫204之间的电阻值，定义为第二电阻值r22，第二电阻值r22即所述第三列测试垫组III和第四列测试垫组IV之间的电阻值，此外，第二电阻值r22还可以通过射频测试方法测出，该射频测试方法与所述MOS管200导通时的第一电阻值r11测量方法类似，只是不需要探针P1和探针P2之间的偏压；

最后，根据所述第一电阻值r11和所述第二电阻值r22计算出所述MOS管200的导通电阻Ron，所述MOS管200的导通电阻Ron＝|r22-r21|，即MOS管200的导通电阻Ron为所述第一电阻值r11和所述第二电阻值r22的差值的绝对值。

图2D所示的测试结构及其测试方法，通过将所述第三测试垫203和所述第四测试垫204作为两个参考测试垫，所述第三测试垫203和所述第四测试垫204之间的电阻作为参考电阻，其间距d3与连接MOS管200的第一测试垫201和第二测试垫202之间的间距d1正好相差MOS管200的长度d2，且所述第三测试垫203和所述第四测试垫204之间的连线以及第一测试垫201和第二测试垫202连接MOS管200的连线均采用相同的规定规格，因此当MOS管200导通时，其漏极D和源极S连接的第一测试垫201和第二测试垫202之间的电阻与参考电阻之间仅相差MOS管200的导通电阻Ron，因此MOS管200导通时，对比测出的第一测试垫201和第二测试垫202之间的电阻与所述第三测试垫203和所述第四测试垫204之间的参考电阻，即可以获得准确的MOS管200的导通电阻，由此可以消除现有的测试结构中的寄生电阻对测量结果影响，进而获得更准确的MOS管导通电阻。此外，由于该测试结构中设置的所有测试垫都可以是现有的测试结构中的测试垫，其中仅仅对相应的测试垫之间的间距、MOS管的漏极和源极与相应测试垫的连线规格、两个参考测试垫之间的连线规格做了调整，因此无需增加额外的面积，能够与标准CMOS工艺兼容，无需额外的光罩或工艺步骤。

需要说明的是，在对MOS管的导通电阻测量精度要求不是特别高的情况下，由于两个参考测试垫之间连线长度是MOS管的长度的100倍以上，因此也可以直接使图2A至2D中的d3＝d1，由此获得的测试结构将包含在本发明的保护范围内，在这些变形后的测试结构下测得的MOS管的导通电阻，可以满足相应的测量精度要求。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (18)

1.一种MOS管导通电阻的测试结构，其特征在于，包括依次设置的第一至第四测试垫，所述MOS管设置在第二测试垫和第三测试垫之间，且所述MOS管的漏极和源极分别连接至所述第二测试垫和第三测试垫，所述MOS管的栅极通过任一规格的连线连接至第一测试垫，所述MOS管的体节点通过任一规格的连线连接至第四测试垫；所述第三测试垫和第四测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与第二测试垫和第三测试垫之间的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第三测试垫和第四测试垫之间的所述规定规格的连线的长度。

2.如权利要求1所述的MOS管导通电阻的测试结构，其特征在于，所述规定规格的连线的单位面积电阻为50mΩ/sq～200mΩ/sq。

3.如权利要求1所述的MOS管导通电阻的测试结构，其特征在于，相邻的两个测试垫之间的间距为50μm～200μm。

4.如权利要求1所述的MOS管导通电阻的测试结构，其特征在于，所述MOS管的漏极和所述第二测试垫以及所述MOS管的源极和所述第三测试垫之间均通过所述规定规格的连线连接；或者，所述MOS管设置所述第二测试垫下方，所述MOS管的漏极直接与所述第二测试垫的底部电接触，所述MOS管的源极和所述第三测试垫之间通过所述规定规格的连线连接；或者，所述MOS管设置所述第三测试垫下方，所述MOS管的源极直接与所述第三测试垫的底部电接触，所述MOS管的漏极和所述第二测试垫之间通过所述规定规格的连线连接。

5.如权利要求1所述的MOS管导通电阻的测试结构，其特征在于，施加在所述第一测试垫上的电压为工作电压，施加在所述第二测试垫上的电压为0.05V～0.1V，施加在所述第三测试垫和所述第四测试垫上的电压均为0。

6.一种基于权利要求1至5中任一项所述的MOS管导通电阻的测试结构的方法，其特征在于，包括以下步骤：

在所述第一测试垫上施加工作电压，在所述第二测试垫上施加0.05V～0.1V的电压，在所述第三测试垫和所述第四测试垫上均施加0V电压，所述MOS管导通；

测出所述第二测试垫和所述第三测试垫之间的电阻值，定义为第一电阻值；

测出所述第三测试垫和所述第四测试垫之间的电阻值，定义为第二电阻值；

根据所述第一电阻值和所述第二电阻值计算出所述MOS管的导通电阻，所述MOS管的导通电阻为所述第一电阻值和所述第二电阻值的差值的绝对值。

7.一种MOS管导通电阻的测试结构，其特征在于，包括第一测试垫组和第二测试垫组；所述第一测试垫组由依次排列的第一至第四测试垫组成，所述MOS管设置在第二测试垫和第三测试垫之间，且所述MOS管的漏极和源极分别连接至所述第二测试垫和第三测试垫，所述MOS管的栅极通过任一规格的连线连接至第一测试垫，所述MOS管的体节点通过任一规格的连线连接至第四测试垫；所述第二测试垫组由依次排列的第五至第八测试垫组成，第五至第八测试垫依次与第一至第四测试垫一一对应，所述第六测试垫和第七测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与第二测试垫和第三测试垫之间的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第六测试垫和第七测试垫之间的所述规定规格的连线的长度。

8.如权利要求7所述的MOS管导通电阻的测试结构，其特征在于，所述规定规格的连线的单位面积电阻为50mΩ/sq～200mΩ/sq。

9.如权利要求7所述的MOS管导通电阻的测试结构，其特征在于，所述第一测试垫组或第二测试垫组中相邻两个测试垫之间的间距为50μm～200μm。

10.如权利要求7所述的MOS管导通电阻的测试结构，其特征在于，所述MOS管的漏极和所述第二测试垫以及所述MOS管的源极和所述第三测试垫之间均通过所述规定规格的连线连接；或者，所述MOS管设置所述第二测试垫下方，所述MOS管的漏极直接与所述第二测试垫的底部电接触，所述MOS管的源极和所述第三测试垫之间通过所述规定规格的连线连接；或者，所述MOS管设置所述第三测试垫下方，所述MOS管的源极直接与所述第三测试垫的底部电接触，所述MOS管的漏极和所述第二测试垫之间通过所述规定规格的连线连接。

11.如权利要求7所述的MOS管导通电阻的测试结构，其特征在于，施加在所述第一测试垫上的电压为工作电压，施加在所述第二测试垫上的电压为0.05V～0.1V，施加在所述第三测试垫和所述第四测试垫上的电压均为0。

12.一种基于权利要求7至11中任一项所述的MOS管导通电阻的测试结构的方法，其特征在于，包括以下步骤：

在所述第一测试垫上施加工作电压，在所述第二测试垫上施加0.05V～0.1V的电压，在所述第三测试垫和所述第四测试垫上均施加0电压，所述MOS管导通；

测出所述第二测试垫和所述第三测试垫之间的电阻值，定义为第一电阻值；

至少在所述第六测试垫和所述第七测试垫之间施加电压，以测出所述第六测试垫和所述第七测试垫之间的电阻值，定义为第二电阻值；

根据所述第一电阻值和所述第二电阻值计算出所述MOS管的导通电阻，所述MOS管的导通电阻为所述第一电阻值和所述第二电阻值的差值的绝对值。

13.一种MOS管导通电阻的测试结构，其特征在于，包括并列设置的第一至第四列测试垫组，每列测试垫组包括按列布置的多个测试垫，所述MOS管设置在第一列测试垫组和第二列测试垫组之间，且所述MOS管的漏极和源极分别连接至所述第一列测试垫组的一个测试垫和所述第二列测试垫组的一个测试垫，所述MOS管的栅极通过任一规格的连线连接至一探针，所述MOS管的体节点通过任一规格的连线连接至另一探针；所述第三列测试垫组的一个测试垫和第四列测试垫组的一个测试垫之间通过规定规格的连线连接，所述MOS管的漏极和源极与所述第一列测试垫组和所述第二列测试垫组的两个测试垫连接的连线为所述规定规格的连线，且所述MOS管的漏极和源极连接的所述规定规格的连线的总长度等于所述第三列测试垫组和第四列测试垫组的两个测试垫之间的所述规定规格的连线连接的连线的长度；所述第一列测试垫组和所述第二列测试垫组中除去连接所述MOS管的漏极和源极的两个测试垫以外，其余测试垫通过任一规格的连线依次串联；所述第三列测试垫组和第四列测试垫组中除去连接所述规定规格的连线的两个测试垫以外，其余测试垫通过任一规格的连线依次串联。

14.如权利要求13所述的MOS管导通电阻的测试结构，其特征在于，所述规定规格的连线的单位面积电阻为50mΩ/sq～200mΩ/sq。

15.如权利要求13所述的MOS管导通电阻的测试结构，其特征在于，所述第一至第四列测试垫组之间的列间距为50μm～200μm。

16.如权利要求13所述的MOS管导通电阻的测试结构，其特征在于，所述MOS管的漏极和所述第一列测试垫组的测试垫以及所述MOS管的源极和所述第二列测试垫组的测试垫之间均通过所述规定规格的连线连接；或者，所述MOS管设置所述第一列测试垫组的测试垫下方，所述MOS管的漏极直接与所述第一列测试垫组的测试垫的底部电接触，所述MOS管的源极和所述第二列测试垫组的测试垫之间通过所述规定规格的连线连接；或者，所述MOS管设置所述第二列测试垫组的测试垫下方，所述MOS管的源极直接与所述第二列测试垫组的测试垫的底部电接触，所述MOS管的漏极和所述第一列测试垫组的测试垫之间通过所述规定规格的连线连接。

17.如权利要求13所述的MOS管导通电阻的测试结构，其特征在于，施加在与所述MOS管的栅极连接的探针上的电压为工作电压，与所述MOS管的源极和漏极连接的测试垫无需加载电压，与所述MOS管体节点连接的另一探针接地。

18.一种基于权利要求13至17中任一项所述的MOS管导通电阻的测试结构的方法，其特征在于，包括以下步骤：

在与所述MOS管的栅极连接的探针上施加工作电压，与所述MOS管的源极和漏极连接的测试垫无需加载电压，与所述MOS管体节点连接的另一探针接地，其余测试垫接地，所述MOS管导通；

测出所述第一列测试垫组和所述第二列测试垫组之间的电阻值，定义为第一电阻值；

至少在所述第三列测试垫组和第四列测试垫组中连接所述规定规格的连线的两个测试垫之间施加电压，以测出所述第三列测试垫组和第四列测试垫组之间的电阻值，定义为第二电阻值，或者通过射频测试方法测出所述第三列测试垫组和第四列测试垫组之间的所述第二电阻值；

根据所述第一电阻值和所述第二电阻值计算出所述MOS管的导通电阻，所述MOS管的导通电阻为所述第一电阻值和所述第二电阻值的差值的绝对值。