CN203909144U - 一种测试结构 - Google Patents

Abstract

本实用新型提供一种测试结构，至少包括：分别包含信号焊盘和接地焊盘的第一、第二测试结构；漏极和栅极分别电连接于不同信号焊盘的MOS结构；当有一个直流焊盘时，MOS结构的基极电连接该直流焊盘，其源极电连接接地焊盘；当有两个直流焊盘时，MOS结构的基极和源极分别电连接该两个直流焊盘或其源极电连接接地焊盘，其基极和深N阱分别电连接该两个直流焊盘；当有三个直流焊盘时，MOS结构的基极和深N阱分别电连接其中两个直流焊盘，其源极电连接另一直流焊盘。利用本实用新型的测试结构能根据对晶圆面积的需求灵活设计测试结构中焊盘的分布，节约晶圆面积的同时可有效地实现高频交流信号下对射频MOS结构的输出阻抗的测试。

Description

一种测试结构

技术领域

本实用新型涉及一种测试结构，特别是涉及一种测试射频器件输出阻抗的测试结构。

背景技术

在集成电路的切换电路应用中，MOS结构的栅极电压通常被设置在0偏压附近，而在栅极偏压下的输出阻抗对于器件特性的研究则更为重要，所谓的输出阻抗一般包括MOS结构中漏极和源极之间以及漏极和基极之间在高频交流信号下的电容输出阻抗。

现有技术中的地-信号-地(GSG)测试结构可对半导体装置进行射频和微波特征的两端口的基础IV测试(S参数)的测量，其结构如图1所示，该结构中有六个焊盘，该六个焊盘呈2×3矩阵分布，每行中的焊盘依次为：接地焊盘11、信号焊盘10以及接地焊盘11；六个焊盘中的所有接地焊盘都彼此连接在一起。如果用该装置测试射频MOS结构的输出阻抗，图1中的所述MOS结构的漏极(D端)和栅极(G端)分别连接于不同的信号焊盘10，而其基极(B端)和源极(S端)则分别接至不同的接地焊盘11，也就导致B端和S端连接在了一起，由于B端和S端不能分开，因此不能在B端和S端之间施加变化的偏压来测量S端和D端之间的输出阻抗。

而现有技术中如图2所示的四个直流焊盘20可以将MOS结构四个端(G端、S端、D端以及B端)分开并分别连接至不同的焊盘上，所述直流焊盘只用以输入直流信号。其中B端和S端虽然可分开连接，但是只能用于测试直流信号下的器件参数，没有高频交流信号的输入端，因此，该直流焊盘组成的测试结构也不能用于实现射频MOS结构在高频交流信号下的的输出阻抗的测试。

如图3所示，表示的是现有技术中的地-信号-地-信号-地(GSGSG)测试结构，该测试结构中的焊盘呈2行分布，每行中包含由2个信号焊盘与3个接地焊盘，其中每行中的接地焊盘30与信号焊盘31间隔排布。该GSGSG测试结构如果用来测试射频MOS结构的输出阻抗，则可以将MOS结构的四个端都连接于不同的信号焊盘，其中信号焊盘用来输入高频交流信号。该测试结构可以用来测试高频交流信号下的射频MOS结构的输出阻抗，然而现有技术中的GSGSG测试结构占用较大的版图面积，导致不能很好的利用晶圆面积而使得资源浪费的问题。

因此，为了克服现有技术中晶圆器件占用大面积而造成资源浪费，有必要提出一种新的测试结构来简单有效地实现高频交流信号下对射频MOS结构的输出阻抗的测试。

实用新型内容

鉴于以上所述现有技术的缺点，本实用新型的目的在于提供一种用于射频器件输出阻抗的测试结构，用于解决现有技术中利用GSGSG测试结构导致严重浪费晶圆面积的问题。为实现上述目的及其他相关目的，本实用新型提供一种测试结构，所述测试结构至少包括：分别包含信号焊盘和至少一个接地焊盘的第一、第二测试结构；所述接地焊盘彼此电连接；漏极和栅极分别电连接于所述第一、第二测试结构的信号焊盘的MOS结构；至少一个直流焊盘；所述测试结构包含一个所述直流焊盘时，所述MOS结构的基极电连接于该直流焊盘，其源极电连接于所述接地焊盘；所述测试结构包含两个所述直流焊盘时，所述MOS结构的基极和源极分别电连接于该两个直流焊盘或者其源极电连接于所述接地焊盘并且其基极和深N阱分别电连接于该两个直流焊盘；所述测试结构包含三个所述直流焊盘时，所述MOS结构的基极和深N阱分别电连接于其中两个所述直流焊盘，其源极电连接于另一所述直流焊盘。

作为本实用新型的测试结构的一种优选方案，所述第一、第二测试结构分别包括两个所述接地焊盘；所述第一、第二测试结构中的所有接地焊盘电连接并且分别组成所述第一、第二测试结构的接地焊盘、信号焊盘以及接地焊盘依次呈线性分布；所述第一测试结构中的焊盘与所述第二测试结构中的焊盘呈2×3矩阵分布。

作为本实用新型的测试结构的一种优选方案，所述测试结构中的直流焊盘为两个时，所述两个直流焊盘位于所述第一、第二测试结构的同一侧。

作为本实用新型的测试结构的一种优选方案，所述测试结构中的直流焊盘为两个时，所述两个直流焊盘分别位于所述第一、第二测试结构的两侧。

作为本实用新型的测试结构的一种优选方案，所述第一或第二测试结构包括两个所述接地焊盘。

作为本实用新型的测试结构的一种优选方案，所述第一或第二测试结构的接地焊盘与该第一或第二测试结构中的信号焊盘以及接地焊盘依次呈线性分布，并且该第一或第二测试结构中的接地焊盘彼此电连接。

作为本实用新型的测试结构的一种优选方案，当所述第二测试结构中包括两个所述接地焊盘时，所述测试结构的所述直流焊盘为一个，并且该直流焊盘与所述第一测试结构的信号焊盘以及接地焊盘依次呈线性分布。

作为本实用新型的测试结构的一种优选方案，所述MOS结构包括N型MOS管、P型MOS管以及射频MOS结构。

作为本实用新型的测试结构的一种优选方案，所述MOS结构的栅极端和漏极分别输入的信号为直流信号和高频交流信号。

如上所述，本实用新型的测试结构，具有以下有益效果：利用本实用新型的所述测试结构能根据对晶圆上面积的需求灵活设计测试结构中的焊盘的分布，节约晶圆面积的同时可有效地实现高频交流信号下对射频MOS结构的输出阻抗的测试。

附图说明

图1为现有技术中的GSG测试结构示意图。

图2为现有技术中的由直流焊盘组成的测试结构示意图。

图3为现有技术中的GSGSG测试结构示意图。

图4至图6为本实用新型中包含有一个直流焊盘的测试结构示意图。

图7至图9为本实用新型中包含有两个直流焊盘的测试结构示意图。

图8和图9分别为本实用新型中包含有一个直流焊盘且分别呈左右对称的测试结构示意图。

图10为本实用新型中包含有三个直流焊盘的测试结构示意图。

图11为采用本实用新型的测试结构与现有技术的GSGSG结构得到的MOS结构的输出阻抗实验数据图。

元件标号说明

10、31、401            信号焊盘

11、30、402、43        接地焊盘

20、40a                直流焊盘

41                     第一测试结构

42                     第二测试结构

具体实施方式

以下通过特定的具体实例说明本实用新型的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本实用新型的其他优点与功效。本实用新型还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本实用新型的精神下进行各种修饰或改变。

请参阅图4至图11。需要说明的是，本实施例中所提供的图示仅以示意方式说明本实用新型的基本构想，遂图式中仅显示与本实用新型中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

本实用新型提供一种测试结构，所述测试结构至少包括：第一测试结构41以及第二测试结构42，所述第一、第二测试结构中分别包含信号焊盘401和至少一个接地焊盘402，所述信号焊盘401与接地焊盘402各自独立分布彼此不连接。所述信号焊盘可用来输入交流信号，优选地，所述交流信号为高频交流信号。当所述第一和第二测试结构中的接地焊盘分别有一个时，所述信号焊盘和所述接地焊盘分别呈2×2矩阵分布。并且构成所述第一测试结构的信号焊盘和接地焊盘从左至右分布为一行；构成所述第二测试结构的信号焊盘和接地焊盘从左至右分布为一行，该两行中的信号焊盘和接地焊盘分别呈上下对齐分布，也就是说，该2×2矩阵中的第一行的第一个元素为第一测试结构的信号焊盘，第一行的第二个元素为第一测试结构的接地焊盘；第二行的第一个元素为第二测试结构的信号焊盘，第二行的第二个元素为第二测试结构的接地焊盘。所述接地焊盘接入零电位。所述第一、第二测试结构中的所述接地焊盘彼此电连接；也就相当于所述第一、第二测试结构中的所述接地焊盘的电位相等都为零电位。

所述测试结构可用于测试MOS结构在高频交流信号下的输出阻抗。为节约整个测试结构在版图中的占用面积，优选地，所述MOS结构位于所述第一、第二测试结构之间，也就是说待测装置(本实用新型中的MOS结构)置于所述矩阵的行与行之间。

本实用新型中，如图4所示，所述MOS结构的漏极(图中用D表示)和栅极(图中用G表示)，分别电连接于所述第一、第二测试结构的信号焊盘；所述电连接指的是电性连接。也就是说所述MOS结构的漏极(D端)电性连接于所述第一或第二测试结构的信号焊盘；所述栅极(G端)电性连接于所述第二或第一测试结构的信号焊盘；即D端和G端分别连接于其中一个信号焊盘，优选地，如图4所示，本实用新型中，所述MOS结构的D端电连接于所述第一测试结构的信号焊盘，所述G端电连接于所述第二测试结构的所述信号焊盘。

优选地，本实用新型的所述第一、第二测试结构分别包括两个所述接地焊盘；也就是说，所述第一、第二测试结构各自包含两个接地焊盘和一个信号焊盘；如图4所示，优选地，组成所述第一、第二测试结构的接地焊盘、信号焊盘以及接地焊盘依次呈线性分布，并且所述第一测试结构中的所有焊盘与所述第二测试结构中的所有焊盘呈2×3矩阵分布。如图4所示，所述第一测试结构中所有焊盘的线性分布从左至右依次为：接地焊盘、信号焊盘、接地焊盘；所述第二测试结构中所有焊盘的线性分布从左至右也依次为：接地焊盘、信号焊盘、接地焊盘。并且所述2×3矩阵的第一行第一列的接地焊盘与所述第二行第二列的接地焊盘上下对齐；同样，对于该矩阵的第一行第二列的信号焊盘与第二行第二列的信号焊盘上下对齐；该矩阵的第一行第三列的接地焊盘与第二行第三列的接地焊盘上下对齐分布。所述MOS结构置于该矩阵的两行之间，优选地，所述MOS结构与所述第一测试结构中的任何一个焊盘的距离等于其与所述第二测试结构中的任何一个对应焊盘之间的距离。由于所述接地焊盘所接电位为0电位，优选地，所述第一、第二测试结构中的所有接地焊盘彼此可以电性连接。

如图4所示，本实用新型的所述测试结构还包括至少一个直流焊盘40a，所述直流焊盘用以输入直流信号(图4中所述直流焊盘用DC表示)，也就是说至少用一个直流焊盘、MOS结构、所述第一以及第二测试结构(MOS结构的G端和D端分别电性连接于不同的信号焊盘、MOS结构的源极(S端)和基极(B端)都电性连接于不同的直流焊盘，或B端电连接于直流焊盘而S端电连接于接地焊盘，其中B端接入不同的直流电压，S端电位不变，G端输入直流信号而D端输入高频交流信号)即可实现本实用新型中高频交流信号下和不同B端直流电压下对射频MOS结构的输出阻抗的测试。

实施例一

本实用新型的所述测试结构可以包含至少一个直流焊盘，本实施例中的所述测试结构包含一个所述直流焊盘，如图4所示，本实施例中的所述第一、第二测试结构分别包括两个接地焊盘和一个信号焊盘；所述第一和第二测试结构中的接地焊盘、信号焊盘、接地焊盘依次呈线性分布；所有接地焊盘可以彼此连接；并且所述第一、第二测试结构中的所有焊盘呈2×3矩阵分布。也就是说，所述第一测试结构的所述三个焊盘分布于一行；该行中的所述焊盘从左至右依次为接地焊盘、信号焊盘、接地焊盘；所述第二测试结构中的三个焊盘也分布于一行，该行中的所述三个焊盘从左至右依次为接地焊盘、信号焊盘、接地焊盘；所述第一测试结构中的三个焊盘构成的行位于所述第二测试结构构成的行的上方，并且该两行首尾对齐。

如图4所示，所述MOS结构位于所述矩阵两行之间。优选地，所述MOS结构与所述第一和第二测试结构中的所述信号焊盘分别上下对齐，即如图4所示，优选地，所述MOS结构与所述第一测试结构的所述信号焊盘的距离等于所述MOS结构与所述第二测试结构的所述信号焊盘之间的距离。并且，优选地，所述MOS至所述第一测试结构的所述任何一个接地焊盘的距离等于所述MOS结构至所述第二测试结构的所述任何一个接地焊盘的距离。

本实施例中，所述MOS结构的漏极(D端)电性连接于所述第一测试结构的信号焊盘，该MOS结构的栅极(G端)电性连接于所述第二测试结构的信号焊盘；该MOS结构的源极(S端)电性连接于所述第一和第二测试结构的接地焊盘；该MOS结构的基极(B端)电性连接于所述直流焊盘40a。

实施例二

如图5所示，本实用新型中的所述第一测试结构包含一个信号焊盘和一个接地焊盘；所述第一测试结构中的一个信号焊盘与一个接地焊盘构成一行；所述第二测试结构包含两个接地焊盘和一个信号焊盘，所述第二测试结构中的三个焊盘的排列也构成一行，该三个焊盘从左至右的排列顺序依次为接地焊盘、信号焊盘、接地焊盘；所述第一测试结构的行位于该矩形的第一行，所述第二测试结构的行位于该矩阵的第二行；本实施例的所述测试结构还包含一个直流焊盘40a。

为了尽量减小整个测试结构在晶圆上占用的面积，优选地，本实施例中，所述直流焊盘与所述第一测试结构中的信号焊盘和接地焊盘依次形成线性排布，即所述直流焊盘与所述第一测试结构中的信号焊盘和接地焊盘位于同一行，如图5所示，第一行中，所述三个焊盘的顺序从左至右依次为：直流焊盘、信号焊盘、接地焊盘；同样所述直流焊盘的位置也可为位于如图6所示的顺序，即所述第一行中三个焊盘的顺序从左至右依次为：接地焊盘、信号焊盘、直流焊盘。

如图5所示，位于所述第一测试结构的行中最左边的所述直流焊盘与位于所述第二测试结构中最左边的接地焊盘呈上下对齐；所述第一测试结构中的信号焊盘与所述第二测试结构中的信号焊盘呈上下对齐；所述第一测试结构中的接地焊盘与位于所述第二测试结构的行中从左至右数第三个焊盘(接地焊盘)呈上下对齐。

本实施例中，所述MOS结构与所述第一测试结构的所述信号焊盘的距离等于所述MOS结构与所述第二测试结构的所述信号焊盘之间的距离。并且，优选地，所述MOS至所述第一测试结构的所述接地焊盘的距离等于所述MOS结构至所述第二测试结构的所述任何一个接地焊盘的距离。并且所述MOS结构至所述直流焊盘的距离等于该MOS结构至所述第一测试结构中的接地焊盘的距离。

如图5和图6所示，本实施例中所述MOS结构的B端电性连接于所述直流焊盘，其S端电性连接于所述接地焊盘；其D端和G端分别电性连接于所述第一测试结构的所述信号焊盘和第二测试结构的信号焊盘。因此，利用本实施例的所述测试结构可以在增加一个直流焊盘的情况下将待测MOS结构的B端和S端分离。

实施例三

本实施例中的所述测试结构中包含两个直流焊盘，如图7和图8所示，本实施例的所述第一和第二测试结构分别包含一个信号焊盘和两个接地焊盘；构成所述第一测试结构的信号焊盘和两个接地焊盘位于同一行；构成所述第一测试结构的信号焊盘位于构成所述第一测试结构的两个接地焊盘之间；构成所述第二测试结构的信号焊盘和两个接地焊盘位于同一行；构成所述第二测试结构的信号焊盘位于构成所述第二测试结构的两个接地焊盘之间；构成所述第一测试结构的三个焊盘的行位于构成所述第二测试结构的三个焊盘的行的上方，即如图7和图8所示，第一行为构成所述第一测试结构的三个焊盘的排布；第二行为构成所述第二测试结构的三个焊盘的排布，并且所述两行中的六个焊盘的分布构成2×3矩阵分布；也就是说构成所述第一测试结构从左至右数的第一个接地焊盘与构成所述第二测试结构中从左至右数的第一个接地焊盘呈上下对齐；构成所述第一测试结构的信号焊盘与构成所述第二测试结构的信号焊盘呈上下对齐分布；构成所述第一测试结构的从左至右数的第二个接地焊盘与构成所述第二测试结构的从左至右数的第二个接地焊盘呈上下对齐分布。

优选地，本实施中的MOS结构位于所述第一测试结构和第二测试结构之间；即所述MOS结构与所述第一测试结构中的信号焊盘的距离等于所述MOS结构与所述第二测试结构中的信号焊盘的距离；所述MOS结构与所述第一测试结构中任一接地焊盘的距离相等；所述MOS结构与所述第二测试结构中任一接地焊盘的距离相等，并且该距离等于所述MOS结构与第一测试结构中任一接地焊盘之间的距离。

本实施例的所述测试结构还包括两个所述直流焊盘，并且所述MOS结构的B端连接于其中一个直流焊盘，该MOS结构的S端连接于另一直流焊盘。所述MOS结构的D端和G端分别连接于所述第一和第二测试结构中的信号焊盘。

优选地，如图7所示，所述两个直流焊盘位于所述第一和第二测试结构的同一侧且呈上下分布关系；优选地，该两个直流焊盘上下对齐分布，并且位于上方的直流焊盘至所述第一测试结构中的最左边一个接地焊盘的距离等于位于下方的直流焊盘至所述第二测试结构中的最左边的一个接地焊盘的距离。另外，优选地，所述两个直流焊盘的位置关系也可如图8所示，图8中的所述两个直流焊盘分别位于所述第一和第二测试结构的两侧，并且位于左边的直流焊盘至所述第一和第二测试结构中的最左边的接地焊盘的距离相等；位于右边的直流焊盘至所述第一和第二测试结构中最右边的接地焊盘的距离相等；并且所述两个直流焊盘至所述MOS结构的距离相等。该两种测试结构中焊盘的排布不同，可以根据设计中对占用晶圆面积的不同需求而灵活选择。

实施例四

本实施例的所述第一和第二测试结构中分别包含一个信号焊盘和两个接地焊盘。本实施例中构成所述第一测试结构的所述三个焊盘的分布构成一行；所述第二测试结构的三个焊盘的分布构成一行；并且构成所述第一测试结构的三个焊盘从左至右的排列顺序依次为：接地焊盘、信号焊盘、接地焊盘；构成所述第二测试结构的三个焊盘从左至右的排列顺序依次为：接地焊盘、信号焊盘、接地焊盘；并且构成所述第一测试结构的三个焊盘与构成所述第二测试结构的三个焊盘的分布构成上下两行；如图9所示，构成所述第一测试结构中的三个焊盘位于第一行；构成所述第二测试结构的三个焊盘位于第二行；并且所述两行的上方和下方的接地焊盘分别呈现上下对齐，所述信号焊盘呈现上下对齐；也就是说，构成所述第一和第二测试结构的六个焊盘形成2×3矩阵分布；即本实施例中构成所述第一和第二测试结构的焊盘的排布与实施例三中构成所述第一和第二测试结构的焊盘的排布相同。

本实施例中的所述MOS结构在所述第一和第二测试结构中的位置与实施例三中所述MOS结构在所述第一和第二测试结构中的位置相同。位于所述第一和第二测试结构之间，并且所述MOS结构与每个信号焊盘的距离相等，同时，所述MOS结构与每个接地焊盘的距离相等。

本实施例的所述测试结构还包含两个所述直流焊盘，如图9所示，其中一个直流焊盘连接于所述MOS结构的深N阱构(图9中用DNW表示)，另一焊盘连接于所述MOS结构的B端，所述MOS结构的S端连接于所述接地焊盘；D端和G端分别连接于所述第一和第二测试结构中的所述信号焊盘。本实施例中的所述两个直流焊盘位于所述第一和第二测试结构的同一侧并且呈上下位置关系，并且所述两个直流焊盘呈上下对齐，即所述两个直流焊盘至所述第一和第二测试结构中最左边的所述接地焊盘的距离相等。

实施例五

本实施例中的所述第一和第二测试结构与所述实施例四中的所述第一和第二测试结构相同，即本实施例的测试结构中所述第一和第二测试结构的示意图如图10所示，图10中，所述第一和第二测试结构分别包含两个接地焊盘和一个信号焊盘，构成第一测试结构41的三个焊盘呈一行分布并且构成所述第一测试结构的三个焊盘中，所述信号焊盘位于构成所述第一测试结构的两个接地焊盘之间；同样，对于第二测试结构42来说，构成所述第二测试结构的三个焊盘呈一行分布，并且该三个焊盘中所述信号焊盘位于所述两个接地焊盘之间；本实施例的所述第一和第二测试结构分别包含两个接地焊盘和一个信号焊盘；该两行中，构成所述第一测试结构的三个焊盘的行位于构成所述第二测试结构的三个焊盘的行的上方，即如图10所示，构成所述第一和第二测试结构的六个焊盘呈2×3矩阵分布。

如图10所示，本实施例中包含三个直流焊盘，且本实施例中的所述MOS结构的S端连接于该三个直流焊盘中的其中一个直流焊盘。与实施例四相同的是所述MOS结构的深N阱和B端分别连接于另外两个直流焊盘，其G端和D端分别连接于所述第一和第二测试结构的信号焊盘。如图10所示，本实施例中连接MOS结构深N阱和B端的两个直流焊盘都位于所述第一和第二测试结构的同一侧，而连接所述MOS结构S端的所述直流焊盘位于所述第一和第二测试结构的另一侧。位于同一侧的所述两个直流焊盘呈上下对齐；即连接所述MOS结构深N阱的直流焊盘与连接所述MOS结构B端的直流焊盘分别至所述第一和第二测试结构中最左边的两个接地焊盘的距离相等。本实施例中，位于所述第一和第二测试结构的另一侧的所述直流焊盘(连接所述MOS结构的S端的所述直流焊盘)至所述第一和第二测试结构中最右边的所述接地焊盘的距离相等。

本实用新型的所述测试结构的测试原理为：不论所述测试结构包含一个或多个直流焊盘，本实用新型的目的在于将所述MOS结构中的基极(B端)与源极(S端)分开并电性连接在不同的焊盘上，即所述B端和S端不能发生短路。因为本实用新型在于测试所述MOS结构中源极(S端)和漏极(D端)的输出阻抗，因此需要固定S端的电位，并且给予B端不同的直流电压。即S端可以电性连接于所述接地焊盘，也可电性连接于所述直流焊盘，当S端连接接地焊盘时，视其电位为零电位，若电性连接所述直流焊盘时，则给予一个固定的电位。而B端则需要电连接于所述直流焊盘。例如实施例一和实施例二中将S端电性连接在所述接地焊盘，而B端则电性连接于一直流焊盘；给予B端不同的直流电压。或者例如实施例三中将S端和B端分别电性连接至不同的直流焊盘，在测试输出阻抗时，固定S端的电位，给B端不同的直流电压；在此前提下，所述MOS结构的漏极(D端)和栅极(G端)需分别电连接于所述第一和第二测试结构中的所述信号焊盘；在测试S端和D端的输出阻抗时，所述连接G端的信号焊盘用于输入直流信号，所述连接D端的信号焊盘用于输入高频交流信号。采用本实用新型的所述测试结构来测试高频信号下的MOS结构的输出阻抗可在实验中与采用现有技术中的GSGSG结构测试MOS结构的输出阻抗相互比较并得到验证。

如图11所示，表示的是采用本实用新型的实施例一中如图4所示的测试结构(即在现有的GSG结构中增加一直流焊盘)与采用现有技术的GSGSG测试结构得到的在两组偏压下(Vb表示固定S端电位，B端和D端之间的电压分别取0V和-1.2V)的MOS结构的D端和S端的输出阻抗(图11中的Y22)。其中，输出阻抗分为虚部和实部两部分(即图11中的real实部和image虚部)，其中标识A部分表示为本实用新型的实施例一中(如图4所示的测试结构)的输出阻抗；标识B部分表示为采用现有技术中如图3所示GSGSG的测试结构的输出阻抗的实验数据；经过对比可知采用本实用新型的所述测试结构与采用现有技术的GSGSG结构得到的MOS结构的输出阻抗拟合的十分理想。

同样若所述MOS结构中的深N阱连接于另一所述直流焊盘的情况，其测试原理与深N阱不连接时候的测试原理相同，只是与深N阱电性连接的直流焊盘需要接入高电位，所述高电位相对应S端的电位为高电位，即深N阱的电位要高于S端的电位，起到隔离的作用。

本实用新型中的所述测试结构不仅可以用来测试射频MOS结构的输出阻抗，还可以测试N型MOS结构以及P型MOS结构的输出阻抗。

综上所述，本实用新型的所述测试结构可以根据对晶圆上面积的需求灵活设计测试结构中的直流焊盘的数量和分布，节约晶圆面积的同时可有效地实现高频交流信号下对射频MOS结构的输出阻抗的测试。所以，本实用新型有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本实用新型的原理及其功效，而非用于限制本实用新型。任何熟悉此技术的人士皆可在不违背本实用新型的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本实用新型所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本实用新型的权利要求所涵盖。

Claims (9)

1.一种测试结构，其特征在于，所述测试结构至少包括：

分别包含信号焊盘和至少一个接地焊盘的第一、第二测试结构；所述接地焊盘彼此电连接；

漏极和栅极分别电连接于所述第一、第二测试结构的信号焊盘的MOS结构；

至少一个直流焊盘；

所述测试结构包含一个所述直流焊盘时，所述MOS结构的基极电连接于该直流焊盘，其源极电连接于所述接地焊盘；

所述测试结构包含两个所述直流焊盘时，所述MOS结构的基极和源极分别电连接于该两个直流焊盘或者其源极电连接于所述接地焊盘并且其基极和深N阱分别电连接于该两个直流焊盘；

所述测试结构包含三个所述直流焊盘时，所述MOS结构的基极和深N阱分别电连接于其中两个所述直流焊盘，其源极电连接于另一所述直流焊盘。

2.根据权利要求1所述的测试结构，其特征在于：所述第一、第二测试结构分别包括两个所述接地焊盘；所述第一、第二测试结构中的所有接地焊盘电连接并且分别组成所述第一、第二测试结构的接地焊盘、信号焊盘以及接地焊盘依次呈线性分布；所述第一测试结构中的所有焊盘与所述第二测试结构中的所有焊盘呈2×3矩阵分布。

3.根据权利要求2所述的测试结构，其特征在于：所述测试结构中的直流焊盘为两个时，所述两个直流焊盘位于所述第一、第二测试结构的同一侧。

4.根据权利要求2所述的测试结构，其特征在于：所述测试结构中的直流焊盘为两个时，所述两个直流焊盘分别位于所述第一、第二测试结构的两侧。

5.根据权利要求1所述的测试结构，其特征在于：所述第一或第二测试结构包括两个所述接地焊盘。

6.根据权利要求5所述的测试结构，其特征在于：所述第一或第二测试结构的接地焊盘与该第一或第二测试结构中的信号焊盘以及接地焊盘依次呈线性分布，并且该第一或第二测试结构中的接地焊盘彼此电连接。

7.根据权利要求6所述的测试结构，其特征在于：当所述第二测试结构中包括两个所述接地焊盘时，所述测试结构的所述直流焊盘为一个，并且该直流焊盘与所述第一测试结构的信号焊盘以及接地焊盘依次呈线性分布。

8.根据权利要求1所述的测试结构，其特征在于：所述MOS结构包括N型MOS管、P型MOS管以及射频MOS结构。

9.根据权利要求8所述的测试结构，其特征在于：所述MOS结构的栅极端和漏极分别输入的信号为直流信号和高频交流信号。