CN110596616A - 电源阻抗测试方法及电路板 - Google Patents

电源阻抗测试方法及电路板 Download PDF

Info

Publication number
CN110596616A
CN110596616A CN201910980532.9A CN201910980532A CN110596616A CN 110596616 A CN110596616 A CN 110596616A CN 201910980532 A CN201910980532 A CN 201910980532A CN 110596616 A CN110596616 A CN 110596616A
Authority
CN
China
Prior art keywords
impedance
power supply
tested
area
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910980532.9A
Other languages
English (en)
Inventor
梁建
罗雄科
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Ze Feng Semiconductor Technology Co Ltd
Original Assignee
Shanghai Ze Feng Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Ze Feng Semiconductor Technology Co Ltd filed Critical Shanghai Ze Feng Semiconductor Technology Co Ltd
Priority to CN201910980532.9A priority Critical patent/CN110596616A/zh
Publication of CN110596616A publication Critical patent/CN110596616A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
    • G01R27/02—Measuring real or complex resistance, reactance, impedance, or other two-pole characteristics derived therefrom, e.g. time constant
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种电源阻抗测试方法及电路板，其中，电源阻抗测试方法中包括：将用于阻抗测试的接头接至电路板上预先设置的匹配接口；在电路板的BGA区域，待测电源的pin(引脚)端相互电连接形成阻抗测试区域，匹配接口设置于阻抗测试区域的边缘与其电连接；设定测试条件，使用交流阻抗测试方法对待测电源的阻抗进行测试。该电路板在进行电源阻抗测量时测试点距离芯片较近，测试位置上差异很小；测试时不需要移除待测电源的电容，保留电源本身的性能；测试数据精度很高，很好的反馈电源性能。

Description

电源阻抗测试方法及电路板
技术领域
本发明涉及电源测试技术领域，尤指一种电源阻抗测试方法及电路板。
背景技术
随着通信行业的迅猛发展，对大数据运算能力的要求越来越高，对板上电源性能的量测精度要求也越来越高。电源性能的量测主要分为两种类型：一种是基于纹波噪声的量测，其通过示波器进行电源纹波的抓取，属于时域量测；另一种是基于电源阻抗的量测，其通过网络分析仪抓取电源的AC(交流)阻抗，属于频域量测。
目前，电源AC阻抗量测一般使用双端口测试法，包括如下步骤：1)移除一颗距离用电芯片比较近的电容；2)将同轴电缆的铜芯及包地线焊接至电容的两个焊盘上；3)将同轴电缆连接至网分测试仪，量测数据。但是，这种测试方法存在诸多缺陷：1)测试点距离用电芯片较远，测试位置上存在不一致；2)引入同轴电缆，影响测试数据的可靠性；3)需要焊接同轴电缆，焊接引入人为不可控的因素；4)需要移除待测电源的电容，破坏电源本身的性能。
如图1所示为该方法下的测试值和理论推导值对比曲线图，其中，横坐标为频率，纵坐标为阻抗。图1(a)为一次实验测试值和理论推导值对比曲线图，在该图中点m2(频率freq＝19.8889MHz)处，测试值mag(N_AVSVDD)为0.44657，理论推导倒值mag(PowerSI..N_AVSVDD)＝0.01169，理论推导倒值mag(Slwave..N_AVSVDD)＝0.01076；图1(b)为另一次实验测试值和理论推导值对比曲线图，在该图中点m3(频率freq＝19.8889MHz)处，测试值mag(LVCC)为0.50998，理论推导倒值mag(PowerSI..LVCC)＝0.01346，理论推导倒值mag(Slwave..LVCC)＝0.011796；其中，横坐标为频率，纵坐标为幅值；mag表示振幅，即图1(a)和图1(b)中显示的是幅值数据；PowerSI/Slwave表示不同的理论推导工具；N_AVSVDD/LVCC表示自定义的电源名称。可以看出测试值偏离理论推导值很远，测试精度很差。
发明内容
本发明的目的是提供一种电源阻抗测试方法及电路板，解决现有PCB载流能力受限的技术问题。
本发明提供的技术方案如下：
一种电源阻抗测试方法，包括：
将用于阻抗测试的接头接至电路板上预先设置的匹配接口；在电路板的BGA(BallGrid Array，焊球阵列封装)区域，待测电源的pin(引脚)端相互电连接形成阻抗测试区域，所述匹配接口设置于所述阻抗测试区域的边缘与其电连接；
设定测试条件，使用交流阻抗测试方法对待测电源的阻抗进行测试。
进一步优选地，电路板上包括多个待测电源，在BGA区域，每个待测电源的pin端相互连接形成针对相应待测电源的阻抗测试区域，且在各阻抗测试区域的边缘分别配置匹配接口。
进一步优选地，在BGA区域表层，使用铜皮将待测电源的pin端相互连接形成阻抗测试区域。
进一步优选地，针对每个待测电源的阻抗测试区域配置2个匹配接口；
在将用于阻抗测试的接头接至电路板上预先设置的匹配接口中：将用于阻抗测试的2个接头分别接至电路板上预先设置于阻抗测试区域的2个匹配接口。
进一步优选地，所述接头为SMA接头，所述匹配接口为SMA接口；
在阻抗测试区域配置有与所述SMA接口上固定孔匹配的安装通孔，通过连接件贯穿所述固定孔和安装通孔的方式安装所述SMA接口。
本发明还提供了一种电路板，应用于使用交流阻抗测试方法测试待测电源的阻抗，所述电路板的BGA区域，待测电源的pin端相互电连接形成阻抗测试区域，且所述阻抗测试区域的边缘配置有与阻抗测试区域电连接的匹配接口。
进一步优选地，所述电路板上包括多个待测电源，在BGA区域，每个待测电源的pin端相互连接形成针对相应待测电源的阻抗测试区域，且在各阻抗测试区域的边缘分别配置匹配接口。
进一步优选地，针对每个待测电源的阻抗测试区域配置2个匹配接口。
进一步优选地，所述匹配接口为SMA接口，且在阻抗测试区域配置有与所述SMA接口上固定孔匹配的安装通孔。
进一步优选地，在BGA区域，待测电源的pin端表层设置有一层铜皮，将待测电源的pin端相互连接形成阻抗测试区域。
在本发明提供的电源阻抗测试方法及电路板中，在表层BGA区域将待测电源的电源pin端全部短接在一起形成阻抗测试区域，并在阻抗测试区域配置接口，以此，在阻抗测试时，使用接头与设置的接口连接进行测试。该测试方法：1)测试点距离芯片较近，测试位置上差异很小；2)不需要移除待测电源的电容，保留电源本身的性能；3)测试数据精度很高，很好的反馈电源性能。
另外，配置在电路板上的接口为SMA接口，接头为SMA接头，在测试时，不需引入同轴电缆，高速SMA的使用大大减少了对测试数据的影响，使测试数据更加可靠；且SMA接口采用机械组装的结构，不需要焊接，不存在焊锡多少、温度等人为因素的影响，进一步提高了测试精度。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对电源阻抗测试方法及电路板上述特性、技术特征、优点及其实现方式予以进一步说明。
图1为现有电源AC阻抗量测法测试值和理论推导值对比曲线图；
图2为本发明中电源阻抗测试方法流程示意图；
图3为本发明一实例中将电路板中的5个待测试电源的pin端分别连接形成5个阻抗测试区域结构示意图；
图4为本发明一实例中每个阻抗测试区域中配置两个接口结构示意图；
图5为本发明中SMA接口和SMA接头示意图；
图6为本发明中SMA接口安装示意图；
图7为本发明中电源AC阻抗量测法测试值和理论推导值对比曲线图。
附图标号说明：
1-阻抗测试区域，2-接口，21-固定孔，3-安装通孔。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
为使图面简洁，各图中的只示意性地表示出了与本发明相关的部分，它们并不代表其作为产品的实际结构。另外，以使图面简洁便于理解，在有些图中具有相同结构或功能的部件，仅示意性地绘示了其中的一个，或仅标出了其中的一个。在本文中，“一个”不仅表示“仅此一个”，也可以表示“多于一个”的情形。
在本文中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
如图2所示为本发明提供的电源阻抗测试方法的流程示意图，从图中可以看出，该电源阻抗测试方法中包括：
S10将用于阻抗测试的接头接至电路板上预先设置的匹配接口；在电路板的BGA区域，待测电源的pin端相互电连接形成阻抗测试区域，匹配接口设置于阻抗测试区域的边缘与其电连接；
S20设定测试条件，使用交流阻抗测试方法对待测电源的阻抗进行测试。
在测试之前，根据芯片正常工作的场景(芯片在焊接时，封装将待测电源的pin端全部短接在一起)对芯片进行处理，具体，在设计上，在表层BGA区域将待测电源的电源pin端连接在一起。进一步，当电路板(PCB)中包括多个待测电源时，将每个待测电源的pin端分别连接在一起形成各自的阻抗测试区域。在一实例中，如图3所示，电路板中包括5个电源，则形成5个阻抗测试区域1。
形成阻抗测试区域之后，在阻抗测试区域的边缘处(不影响芯片的正常工作)设计接口位置，便于接口的安装。在测试过程中，将带有相应接头的测试仪器与芯片中的接口连接、根据芯片设定相应的测试条件后，使用交流阻抗测试方法直接对待测试电源的性能进行测试。进一步，当电路板中包括多个待测电源时，在各待测电源形成的阻抗测试区域中分别配置与接头匹配的接口。该测试方法测试点距离芯片较近，测试位置上差异很小；且不需要移除待测电源的电容，保留电源本身的性能，能很好的反馈电源性能，大大提高了测试数据的精度。
对于BGA区域表层，将待测电源的pin端连接在一起的方法这里不做具体限定，能将待测电源的pin端连接在一起的方法都包括在本发明的内容中。在一实例中，使用铜皮将待测电源的pin端相互连接形成阻抗测试区域，在其他实例中，可以使用其他任意导电材料将待测电源的pin端连接。
此外，在实际应用中，针对电源阻抗的测试方法在阻抗测试区域配置相应数量的接口。在一实例中，采用测试精度更高的双端口测试法，则针对每个待测电源的阻抗测试区域配置2个匹配接口2，如图4所示。在测试时，将测试仪器的2个接头分别接至阻抗测试区域的2个匹配接口进行阻抗测试。在其他测试方法中，可以根据需求设置相应数量的接口，如安装1个接口、3个接口等。
对接头和接口的具体形式这里同样不做限定。在一实例中，接头为SMA接头，匹配接口为SMA接口，如图5所示，其中图5(a)为SMA接口示意图，图5(b)为SMA接头示意图。在阻抗测试区域配置有与SMA接口2上固定孔21匹配的安装通孔3，通过连接件(螺丝)贯穿固定孔和安装通孔的方式安装SMA接口，将SMA接口安装在电路板上，如图6所示，该SMA接口采用机械组装的结构，不需要焊接，不存在焊锡多少、温度等人为因素的影响，进一步提高了测试精度。
在一实例中，使用铜皮将待测试电源的pin端连接在一起形成阻抗测试区域，并如图4所示，在一个阻抗测试区域安装2个SMA接口。在测试时，使用网分测试仪两根测试线(采用双端口测试法)上的SMA接头直接与阻抗测试区域上的2个SMA接口连接，进行测试。测试结果如图7所示，其中，横坐标为频率，纵坐标为阻抗。图7(a)为一次实验条件下的测试值和理论推导值对比曲线图，在该图中点m2(频率freq＝20.0013MHz)处，测试值mag(N_AVSVDD)＝0.01413，理论推导倒值mag(PowerSI..N_AVSVDD)＝0.01200，理论推导倒值mag(Slwave..N_AVSVDD)＝0.01101；图7(b)为二次实验条件下的测试值和理论推导值对比曲线图，在该图中点m3(频率freq＝20.0013MHz)处，测试值mag(LVCC)＝0.01725，理论推导倒值mag(PowerSI..LVCC)＝0.01377，理论推导倒值mag(Slwave..LVCC)＝0.01206，其中，横坐标为频率，纵坐标为幅值；mag表示振幅，即图7(a)和图7(b)中显示的是幅值数据；PowerSI/Slwave表示不同的理论推导工具；N_AVSVDD/LVCC表示自定义的电源名称。可以看出，使用该测试方法，测试值和理论推导值的趋势基本一致，相对于如图1所示现有测试方法的测试结果，显然测试数值偏差较小，大大提高测试精度及测试效率，极大的降低了项目风险的可预测性；且使用了该测试方法，不再需要在电容区域焊接同轴电缆，大大降低了测试难度。
本发明还提供了一种电路板，应用于使用交流阻抗测试方法测试待测电源的阻抗，电路板的BGA区域，待测电源的pin端相互电连接形成阻抗测试区域，且阻抗测试区域的边缘配置有与阻抗测试区域电连接的匹配接口。
具体，在对待测电源进行阻抗测试之前，根据芯片正常工作的场景(芯片在焊接时，封装将待测电源的pin端全部短接在一起)对芯片进行处理，具体，在设计上，在表层BGA区域将待测电源的电源pin端连接在一起。进一步，当电路板(PCB)中包括多个待测电源时，将每个待测电源的pin端分别连接在一起形成各自的阻抗测试区域。在一实例中，如图3所示，电路板中包括5个电源，则形成5个阻抗测试区域1。
形成阻抗测试区域之后，在阻抗测试区域的边缘处(不影响芯片的正常工作)设计接口位置，便于接口的安装。在测试过程中，将带有相应接头的测试仪器与芯片中的接口连接、根据芯片设定相应的测试条件后，使用交流阻抗测试方法直接对待测试电源的性能进行测试。进一步，当电路板中包括多个待测电源时，在各待测电源形成的阻抗测试区域中分别配置与接头匹配的接口。该测试方法测试点距离芯片较近，测试位置上差异很小；且不需要移除待测电源的电容，保留电源本身的性能，能很好的反馈电源性能，大大提高了测试数据的精度。
对于BGA区域表层，将待测电源的pin端连接在一起的方法这里不做具体限定，能将待测电源的pin端连接在一起的方法都包括在本发明的内容中。在一实例中，使用铜皮将待测电源的pin端相互连接形成阻抗测试区域，在其他实例中，可以使用其他任意导电材料将待测电源的pin端连接。
此外，在实际应用中，针对电源阻抗的测试方法在阻抗测试区域配置相应数量的接口。在一实例中，采用测试精度更高的双端口测试法，则针对每个待测电源的阻抗测试区域配置2个匹配接口2，如图4所示。在测试时，将测试仪器的2个接头分别接至阻抗测试区域的2个匹配接口进行阻抗测试。
对接头和接口的具体形式这里同样不做限定。在一实例中，接头为SMA接头，匹配接口为SMA接口，如图5所示，其中图5(a)为SMA接口示意图，图5(b)为SMA接头示意图。在阻抗测试区域配置有与SMA接口2上固定孔21匹配的安装通孔3，通过连接件(螺丝)贯穿固定孔和安装通孔的方式安装SMA接口，将SMA接口安装在电路板上，如图6所示，该SMA接口采用机械组装的结构，不需要焊接，不存在焊锡多少、温度等人为因素的影响，进一步提高了测试精度。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种电源阻抗测试方法，包括：
将用于阻抗测试的接头接至电路板上预先设置的匹配接口；在电路板的BGA区域，待测电源的pin端相互电连接形成阻抗测试区域，所述匹配接口设置于所述阻抗测试区域的边缘与其电连接；
设定测试条件，使用交流阻抗测试方法对待测电源的阻抗进行测试。
2.如权利要求1所述的电源阻抗测试方法，其特征在于，电路板上包括多个待测电源，在BGA区域，每个待测电源的pin端相互连接形成针对相应待测电源的阻抗测试区域，且在各阻抗测试区域的边缘分别配置匹配接口。
3.如权利要求1或2所述的电源阻抗测试方法，其特征在于，在BGA区域表层，使用铜皮将待测电源的pin端相互连接形成阻抗测试区域。
4.如权利要求1或2所述的电源阻抗测试方法，其特征在于，针对每个待测电源的阻抗测试区域配置2个匹配接口；
在将用于阻抗测试的接头接至电路板上预先设置的匹配接口中：将用于阻抗测试的2个接头分别接至电路板上预先设置于阻抗测试区域的2个匹配接口。
5.如权利要求1或2所述的电源阻抗测试方法，其特征在于，所述接头为SMA接头，所述匹配接口为SMA接口；
在阻抗测试区域配置有与所述SMA接口上固定孔匹配的安装通孔，通过连接件贯穿所述固定孔和安装通孔的方式安装所述SMA接口。
6.一种电路板，其特征在于，在所述电路板的BGA区域，待测电源的pin端相互电连接形成阻抗测试区域，且所述阻抗测试区域的边缘配置有与阻抗测试区域电连接的匹配接口。
7.如权利要求6所述的电路板，其特征在于，所述电路板上包括多个待测电源，在BGA区域，每个待测电源的pin端相互连接形成针对相应待测电源的阻抗测试区域，且在各阻抗测试区域的边缘分别配置匹配接口。
8.如权利要求6或7所述的电路板，其特征在于，针对每个待测电源的阻抗测试区域配置2个匹配接口。
9.如权利要求6或7所述的电路板，其特征在于，所述匹配接口为SMA接口，且在阻抗测试区域配置有与所述SMA接口上固定孔匹配的安装通孔。
10.如权利要求6或7所述的电路板，其特征在于，在BGA区域，待测电源的pin端表层设置有一层铜皮，将待测电源的pin端相互连接形成阻抗测试区域。
CN201910980532.9A 2019-10-12 2019-10-12 电源阻抗测试方法及电路板 Pending CN110596616A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910980532.9A CN110596616A (zh) 2019-10-12 2019-10-12 电源阻抗测试方法及电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910980532.9A CN110596616A (zh) 2019-10-12 2019-10-12 电源阻抗测试方法及电路板

Publications (1)

Publication Number Publication Date
CN110596616A true CN110596616A (zh) 2019-12-20

Family

ID=68867524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910980532.9A Pending CN110596616A (zh) 2019-10-12 2019-10-12 电源阻抗测试方法及电路板

Country Status (1)

Country Link
CN (1) CN110596616A (zh)

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002286786A (ja) * 2001-03-27 2002-10-03 Matsushita Electric Works Ltd インピーダンス測定用回路パターン及びインピーダンス測定用回路板
US6546528B1 (en) * 1999-04-21 2003-04-08 Nec Corporation System and method for evaluation of electric characteristics of printed-circuit boards
JP2009085888A (ja) * 2007-10-02 2009-04-23 Hitachi-Lg Data Storage Inc 差動インピーダンス測定端子選択装置、差動インピーダンス測定方法、及び、光ディスク装置
CN102236069A (zh) * 2010-04-27 2011-11-09 中芯国际集成电路制造(上海)有限公司 测试系统及测试方法
CN102288826A (zh) * 2011-09-08 2011-12-21 南京工业职业技术学院 一种二合一特性阻抗探头
CN203909144U (zh) * 2014-06-27 2014-10-29 中芯国际集成电路制造(北京)有限公司 一种测试结构
CN204302384U (zh) * 2014-11-14 2015-04-29 神讯电脑(昆山)有限公司 外置接口接触阻抗的测试装置
CN104655931A (zh) * 2013-11-18 2015-05-27 李忠久 一种阻抗频谱测试系统
CN205809174U (zh) * 2016-06-29 2016-12-14 北京时代民芯科技有限公司 一种陶瓷封装管壳差分走线阻抗测试装置
CN106291333A (zh) * 2016-10-10 2017-01-04 京东方科技集团股份有限公司 一种电路板检测系统
CN106658947A (zh) * 2016-12-30 2017-05-10 上海天马有机发光显示技术有限公司 一种柔性电路板及显示面板
CN107703361A (zh) * 2017-09-21 2018-02-16 武汉华星光电技术有限公司 一种全部Bonding区域阻抗可测的FOF
CN108594018A (zh) * 2018-05-24 2018-09-28 郑州云海信息技术有限公司 一种测试板内usb信号线特性阻抗的方法和系统
CN108594017A (zh) * 2018-07-02 2018-09-28 京东方科技集团股份有限公司 一种邦定阻抗检测系统及方法
CN109669059A (zh) * 2017-10-17 2019-04-23 中华精测科技股份有限公司 调整电源信号阻抗之电路结构及其半导体测试接口系统
CN211236170U (zh) * 2019-10-12 2020-08-11 上海泽丰半导体科技有限公司 电路板

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6546528B1 (en) * 1999-04-21 2003-04-08 Nec Corporation System and method for evaluation of electric characteristics of printed-circuit boards
JP2002286786A (ja) * 2001-03-27 2002-10-03 Matsushita Electric Works Ltd インピーダンス測定用回路パターン及びインピーダンス測定用回路板
JP2009085888A (ja) * 2007-10-02 2009-04-23 Hitachi-Lg Data Storage Inc 差動インピーダンス測定端子選択装置、差動インピーダンス測定方法、及び、光ディスク装置
CN102236069A (zh) * 2010-04-27 2011-11-09 中芯国际集成电路制造(上海)有限公司 测试系统及测试方法
CN102288826A (zh) * 2011-09-08 2011-12-21 南京工业职业技术学院 一种二合一特性阻抗探头
CN104655931A (zh) * 2013-11-18 2015-05-27 李忠久 一种阻抗频谱测试系统
CN203909144U (zh) * 2014-06-27 2014-10-29 中芯国际集成电路制造(北京)有限公司 一种测试结构
CN204302384U (zh) * 2014-11-14 2015-04-29 神讯电脑(昆山)有限公司 外置接口接触阻抗的测试装置
CN205809174U (zh) * 2016-06-29 2016-12-14 北京时代民芯科技有限公司 一种陶瓷封装管壳差分走线阻抗测试装置
CN106291333A (zh) * 2016-10-10 2017-01-04 京东方科技集团股份有限公司 一种电路板检测系统
CN106658947A (zh) * 2016-12-30 2017-05-10 上海天马有机发光显示技术有限公司 一种柔性电路板及显示面板
CN107703361A (zh) * 2017-09-21 2018-02-16 武汉华星光电技术有限公司 一种全部Bonding区域阻抗可测的FOF
CN109669059A (zh) * 2017-10-17 2019-04-23 中华精测科技股份有限公司 调整电源信号阻抗之电路结构及其半导体测试接口系统
CN108594018A (zh) * 2018-05-24 2018-09-28 郑州云海信息技术有限公司 一种测试板内usb信号线特性阻抗的方法和系统
CN108594017A (zh) * 2018-07-02 2018-09-28 京东方科技集团股份有限公司 一种邦定阻抗检测系统及方法
CN211236170U (zh) * 2019-10-12 2020-08-11 上海泽丰半导体科技有限公司 电路板

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
刘文敏等: "PCB阻抗测试研究", 印制电路信息, no. 3, 10 March 2015 (2015-03-10) *
李刚等: "矩形电源板在 PMC 边界条件下的目标阻抗分析", 湖北文理学院学报, vol. 36, no. 5, 31 May 2015 (2015-05-31), pages 5 - 7 *
李勇等: "高速PCB 电源阻抗分析与抑制", 电子质量, no. 12, 31 December 2015 (2015-12-31), pages 93 - 96 *

Similar Documents

Publication Publication Date Title
US5471151A (en) Electrical interconnect using particle enhanced joining of metal surfaces
US5835359A (en) Electrical interconnect using particle enhanced joining of metal surfaces
CN106771987B (zh) 一种基于子母板的集成电路芯片老化测试装置及测试方法
CN102981129B (zh) 电源测试工具
CN211236170U (zh) 电路板
CN207896297U (zh) 一种免焊式测试微带电路的弹性连接器
CN108205081B (zh) 一种用于微尺度焊球回波损耗测量的装置
CN110108907A (zh) 一种bga封装产品射频性能测试夹具
CN203479845U (zh) 一种微波放大器测试座
CN103077913A (zh) 一种裸芯片老炼用引出装置及老炼方法
CN102121961A (zh) 耐高压测试装置及采用该装置的耐高压测试方法
KR101167509B1 (ko) 프로브 카드 및 이의 제조방법
CN110596616A (zh) 电源阻抗测试方法及电路板
CN105425139B (zh) 芯片失效分析的测试设备
CN1469130A (zh) 实现印刷电路板上电路改变的导电结构和方法
CN203909240U (zh) 一种基于pcb射频信号的检测装置
CN203825116U (zh) 声表面波器件调试测试架
CN216560878U (zh) 数字集成电路通用测试装置
JPH1010191A (ja) コネクタおよびそれを用いる半導体検査方法ならびに装置
CN213337905U (zh) 芯片试验装置及系统
JP2010043868A (ja) 電気検査ジグおよび電気検査装置
CN211718339U (zh) 一种薄膜微带滤波器的s参数测试夹具
KR101729068B1 (ko) 커넥터 지그
CN217820445U (zh) 一种测试电路板
CN211426775U (zh) 一种声表滤波器测试校正夹具

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination