CN101847642B - 像素单元及阵列基板 - Google Patents

像素单元及阵列基板 Download PDF

Info

Publication number
CN101847642B
CN101847642B CN 200910081015 CN200910081015A CN101847642B CN 101847642 B CN101847642 B CN 101847642B CN 200910081015 CN200910081015 CN 200910081015 CN 200910081015 A CN200910081015 A CN 200910081015A CN 101847642 B CN101847642 B CN 101847642B
Authority
CN
China
Prior art keywords
electrode
supporting film
film transistor
data wire
grid line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200910081015
Other languages
English (en)
Other versions
CN101847642A (zh
Inventor
林允植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Optoelectronics Technology Co Ltd
Original Assignee
Beijing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing BOE Optoelectronics Technology Co Ltd filed Critical Beijing BOE Optoelectronics Technology Co Ltd
Priority to CN 200910081015 priority Critical patent/CN101847642B/zh
Publication of CN101847642A publication Critical patent/CN101847642A/zh
Application granted granted Critical
Publication of CN101847642B publication Critical patent/CN101847642B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种像素单元及阵列基板，该像素单元包括：横向排列的栅线、竖向排列的数据线、位于所述栅线和所述数据线交叉的区域的薄膜晶体管和像素电极，在所述栅线上设有辅助薄膜晶体管，所述辅助薄膜晶体管的栅电极为所述栅线；所述辅助薄膜晶体管的源电极与所述数据线隔离；所述辅助薄膜晶体管的漏电极与所述像素电极隔离。本实施例发明的像素单元通过设置一个以栅线为栅电极的辅助薄膜晶体管的方式，能够在薄膜晶体管出现破损并无法使用时通过修复，使得数据线上的信号通过辅助TFT传送到像素电极并形成画面。本实施例发明的像素单元克服了在现有技术中形成辅助TFT时因在辅助TFT上形成电容导致的画面质量降低的缺陷。

Description

像素单元及阵列基板
技术领域
本发明属于液晶显示装置领域，特别涉及液晶显示装置的像素单元及阵列基板。
背景技术
液晶显示装置(Liquid Crystal Display，简称为LCD)是一种主要的平板显示装置(Flat Panel Display，简称为FPD)。
根据驱动液晶的电场方向，液晶显示装置分为垂直电场型液晶显示装置和水平电场型液晶显示装置。垂直电场型液晶显示装置包括：扭曲向列(TwistNematic，简称为TN)型液晶显示装置；水平电场型液晶显示装置包括：边界电场切换(Fringe Field Switching，简称为FFS)型液晶显示装置，共平面切换(In-Plane Switching，简称为IPS)型液晶显示装置。
图1为现有的像素单元示意图。如图1所示，现有的像素单元包括：像素电极11、栅电极、源电极33、漏电极32和数据线31。其中，栅线21、源电极33和漏电极32构成了薄膜晶体管；源电极33与数据线31一体相连；漏电极32与像素电极11通过过孔电连接，像素电极11通过薄膜晶体管接收数据线31的信号。
在制造液晶显示装置的时候，受到工艺条件的限制往往会出现各种不良，如薄膜晶体管破损等。因此在形成薄膜晶体管时，需要同时形成辅助薄膜晶体管，使得在薄膜晶体管破损时能够对像素单元进行修复。
为了能够在薄膜晶体管出现破损时能够对其进行修复，现有的像素单元形成与像素电极电连接的辅助薄膜晶体管或者形成与数据线电连接的薄膜晶体管。
其中，在辅助薄膜晶体管与像素电极电连接的技术方案中，会在漏电极部分形成电容；在辅助薄膜晶体管与数据线电连接的技术方案中，会在源电极部分形成电容，从而影响了画面质量。
发明内容
本发明的目的是提供一种像素单元及阵列基板，以克服现有技术中形成辅助薄膜晶体管时产生电容而导致的画面质量低下的缺陷。
为实现上述目的，本发明提供了一种像素单元，包括：横向排列的栅线、竖向排列的数据线、位于所述栅线和所述数据线交叉的区域的薄膜晶体管和像素电极，在所述栅线上设有辅助薄膜晶体管，所述辅助薄膜晶体管的栅电极为所述栅线；所述辅助薄膜晶体管的源电极与所述数据线隔离；所述辅助薄膜晶体管的漏电极与所述像素电极隔离。
其中，所述辅助薄膜晶体管的源电极与所述数据线之间设有第一连接桥，所述第一连接桥的一端位于所述辅助薄膜晶体管的源电极上方，并与所述辅助薄膜晶体管的源电极隔离；所述第一连接桥的另一端位于所述数据线上方，并与所述数据线隔离。
其中，所述辅助薄膜晶体管的漏电极与所述像素电极之间设有第二连接桥，所述第二连接桥的一端位于所述辅助薄膜晶体管的漏电极上方，并与所述辅助薄膜晶体管的漏电极隔离；所述第二连接桥的另一端位于所述像素电极上方，并与所述像素电极隔离。
其中，所述薄膜晶体管位于所述栅线上，所述薄膜晶体管的栅电极为所述栅线。
其中，所述像素电极通过钝化层过孔与所述薄膜晶体管的漏极一体相连。
为实现上述目的，本发明还提供了一种阵列基板，包括：多个像素单元，每个所述像素单元包括：横向排列的栅线、竖向排列的数据线、位于所述栅线和所述数据线交叉的区域的薄膜晶体管和像素电极，其特征在于，在所述栅线上设有辅助薄膜晶体管，所述辅助薄膜晶体管的栅电极为所述栅线；所述辅助薄膜晶体管的源电极与所述数据线隔离；所述辅助薄膜晶体管的漏电极与所述像素电极隔离。
其中，所述辅助薄膜晶体管的源电极与所述数据线之间设有第一连接桥，所述第一连接桥的一端位于所述辅助薄膜晶体管的源电极上方，并与所述辅助薄膜晶体管的源电极隔离；所述第一连接桥的另一端位于所述数据线上方，并与所述数据线隔离。
其中，所述辅助薄膜晶体管的漏电极与所述像素电极之间设有第二连接桥，所述第二连接桥的一端位于所述辅助薄膜晶体管的漏电极上方，并与所述辅助薄膜晶体管的漏电极隔离；所述第二连接桥的另一端位于所述像素电极上方，并与所述像素电极隔离。
其中，所述薄膜晶体管位于所述栅线上，所述薄膜晶体管的栅电极为所述栅线。
其中，所述像素电极通过钝化层过孔与所述薄膜晶体管的漏极一体相连。
本实施例发明的像素单元通过设置一个以栅线为栅电极的辅助薄膜晶体管的方式，能够在薄膜晶体管出现破损并无法使用时通过化学气相沉积法将辅助薄膜晶体管的漏电极与像素电极一体相连，同时将辅助薄膜晶体管的源电极与数据线一体相连，使得数据线上的信号通过辅助薄膜晶体管传送到像素电极并形成画面。本实施例发明的像素单元克服了在现有技术中形成辅助薄膜晶体管时因在辅助薄膜晶体管上形成电容导致的画面质量降低的缺陷。并且本发明的像素单元将辅助薄膜晶体管设置在栅线上方，因此对像素的开口率不影响的前提下使得对像素单元修复变为可能，从而提高了液晶显示装置的质量。
下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。
附图说明
图1为现有的像素单元示意图；
图2为本发明像素单元第一实施例的示意图；
图3为本发明像素单元第二实施例的示意图；
图4为本发明像素单元第三实施例的示意图；
图5为本发明像素单元第四实施例的示意图；
图6为本发明阵列基板第一实施例中一个像素单元的示意图。
附图标记说明
11-像素电极；    12-第一连接桥；    13-第二连接桥；
21-栅线；        31-数据线；        32-漏电极；
33-源电极。
具体实施方式
本发明像素单元第一实施例
图2为本发明像素单元第一实施例的示意图。如图2所示，本实施例的像素单元包括：横向排列的栅线21、竖向排列的数据线31、位于所述栅线21和所述数据线交叉的区域的薄膜晶体管和像素电极11。其中，栅线21位于像素电极11的下侧，数据线31位于像素电极11的右侧，薄膜晶体管位于栅线21和数据线31交叉处。另外，在所述栅线21上设有辅助薄膜晶体管，所述辅助薄膜晶体管的栅电极为所述栅线21；所述辅助薄膜晶体管的源电极33与所述数据线31隔离；所述辅助薄膜晶体管的漏电极32与所述像素电极11隔离。
本实施例的像素单元通过设置一个以栅线为栅电极的辅助薄膜晶体管的方式，能够在薄膜晶体管出现破损并无法使用时先将相应的部分露出然后通过化学气相沉积(Chemical Vapor Deposition，简称为：CVD)法在辅助薄膜晶体管的漏电极与像素电极之间沉积导电物质以将辅助薄膜晶体管的漏电极与像素电极电连接，同时采用相同的方法将辅助薄膜晶体管的源电极与数据线电连接，使得数据线上的信号通过辅助薄膜晶体管传送到像素电极并形成画面。本实施例的像素单元克服了在现有技术中形成辅助薄膜晶体管时因在辅助薄膜晶体管上形成电容导致的画面质量降低的缺陷。并且本实施例的像素单元将辅助薄膜晶体管设置在栅线上方，因此对像素的开口率不影响的前提下使得对像素单元修复变为可能，从而提高了液晶显示装置的质量。
在本实施例的像素单元中，还可以将薄膜晶体管设置在栅线上方，从而可以进一步提高像素单元的开口率。
在本实施例的像素单元中，像素电极通过钝化层过孔与薄膜晶体管的漏电极电连接。
本发明像素单元第二实施例
图3为本发明像素单元第二实施例的示意图。如图3所示，本实施例的像素单元包括：横向排列的栅线21、竖向排列的数据线31、位于所述栅线21和所述数据线31交叉的区域的薄膜晶体管和像素电极11。其中，栅线21位于像素电极11的下侧，数据线31位于像素电极11的右侧，薄膜晶体管位于栅线21和数据线31交叉处。另外，在所述栅线21上设有辅助薄膜晶体管，所述辅助薄膜晶体管的栅电极为所述栅线21；所述辅助薄膜晶体管的源电极33与所述数据线31隔离；所述辅助薄膜晶体管的漏电极32与所述像素电极11隔离。并且，所述辅助薄膜晶体管的源电极33与所述数据线31之间设有用于电连接所述辅助薄膜晶体管的源电极33和所述数据线31的第一连接桥12，所述第一连接桥12的一端位于所述辅助薄膜晶体管的源电极33上方，并与所述辅助薄膜晶体管的源电极33隔离；所述第一连接桥12的另一端位于所述数据线31上方，并与所述数据线31隔离。
本实施例的像素单元通过设置一个以栅线为栅电极的辅助薄膜晶体管的方式，能够在薄膜晶体管出现破损并无法使用时先将相应的部分露出然后通过化学气相沉积法在薄膜晶体管的漏电极与像素电极之间沉积导电物质以将辅助薄膜晶体管的漏电极与像素电极电连接，同时通过激光熔接法将辅助薄膜晶体管的源电极与数据线电连接，使得数据线上的信号通过辅助薄膜晶体管传送到像素电极并形成画面。本实施例的像素单元克服了在现有技术中形成辅助薄膜晶体管时因在辅助薄膜晶体管上形成电容导致的画面质量降低的缺陷。并且本实施例的像素单元将辅助薄膜晶体管设置在栅线上方，因此对像素的开口率不影响的前提下使得对像素单元修复变为可能，从而提高了液晶显示装置的质量。
在本实施例的像素单元中，还可以将薄膜晶体管设置在栅线上方，从而可以进一步提高像素单元的开口率。
在本实施例的像素单元中，像素电极通过钝化层过孔与薄膜晶体管的漏电极电连接。
本发明像素单元第三实施例
图4为本发明像素单元第三实施例的示意图。如图4所示，本实施例的像素单元包括：横向排列的栅线21、竖向排列的数据线31、位于所述栅线21和所述数据线31交叉的区域的薄膜晶体管和像素电极11。其中，栅线21位于像素电极11的下侧，数据线31位于像素电极11的右侧，薄膜晶体管位于栅线21和数据线31交叉处。另外，在所述栅线21上设有辅助薄膜晶体管，所述辅助薄膜晶体管的栅电极为所述栅线21；所述辅助薄膜晶体管的源电极33与所述数据线31隔离；所述辅助薄膜晶体管的漏电极32与所述像素电极11隔离。并且，所述辅助薄膜晶体管的漏电极32与所述像素电极11之间设有用于电连接所述辅助薄膜晶体管的漏电极32和所述像素电极11的第二连接桥13，所述第二连接桥13的一端位于所述辅助薄膜晶体管的漏电极32上方，并与所述辅助薄膜晶体管的漏电极32隔离；所述第二连接桥13的另一端位于所述像素电极11上方，并与所述像素电极11隔离。
本实施例的像素单元通过设置一个以栅线为栅电极的辅助薄膜晶体管的方式，能够在薄膜晶体管出现破损并无法使用时先将相应的部分露出然后通过化学气相沉积法将辅助薄膜晶体管的源电极与数据线电连接，同时通过激光熔接法将辅助薄膜晶体管的漏电极与像素电极电连接，使得数据线上的信号通过辅助薄膜晶体管传送到像素电极并形成画面。本实施例的像素单元克服了在现有技术中形成辅助薄膜晶体管时因在辅助薄膜晶体管上形成电容导致的画面质量降低的缺陷。并且本实施例的像素单元将辅助薄膜晶体管设置在栅线上方，因此对像素的开口率不影响的前提下使得对像素单元修复变为可能，从而提高了液晶显示装置的质量。
在本实施例的像素单元中，还可以将薄膜晶体管设置在栅线上方，从而可以进一步提高像素单元的开口率。
在本实施例的像素单元中，像素电极通过钝化层过孔与薄膜晶体管的漏电极电连接。
本发明像素单元第四实施例
图5为本发明像素单元第四实施例的示意图。如图5所示，本实施例的像素单元包括：横向排列的栅线21、竖向排列的数据线31、位于所述栅线21和所述数据线31交叉的区域的薄膜晶体管和像素电极11。其中，栅线21位于像素电极11的下侧，数据线31位于像素电极11的右侧，薄膜晶体管位于栅线21和数据线31交叉处。另外，在所述栅线21上设有辅助薄膜晶体管，所述辅助薄膜晶体管的栅电极为所述栅线21；所述辅助薄膜晶体管的源电极33与所述数据线31隔离；所述辅助薄膜晶体管的漏电极32与所述像素电极11隔离。并且，所述辅助薄膜晶体管的源电极33与所述数据线31之间设有用于电连接所述辅助薄膜晶体管的源电极33和所述数据线31的第一连接桥12，所述第一连接桥12的一端位于所述辅助薄膜晶体管的源电极33上方，并与所述辅助薄膜晶体管的源电极33隔离，所述第一连接桥12的另一端位于所述数据线31上方，并与所述数据线31隔离；所述辅助薄膜晶体管的漏电极32与所述像素电极11之间设有用于电连接所述辅助薄膜晶体管的漏电极32和所述像素电极11的第二连接桥13，所述第二连接桥13的一端位于所述辅助薄膜晶体管的漏电极32上方，并与所述辅助薄膜晶体管的漏电极32隔离，所述第二连接桥13的另一端位于所述像素电极11上方，并与所述像素电极11隔离。
本实施例的像素单元通过设置一个以栅线为栅电极的辅助薄膜晶体管的方式，能够在薄膜晶体管出现破损并无法使用时通过激光熔接法将辅助薄膜晶体管的源电极与数据线电连接，同时将辅助薄膜晶体管的漏电极与像素电极电连接，使得数据线上的信号通过辅助薄膜晶体管传送到像素电极并形成画面。本实施例的像素单元克服了在现有技术中形成辅助薄膜晶体管时因在辅助薄膜晶体管上形成电容导致的画面质量降低的缺陷。并且本实施例的像素单元将辅助薄膜晶体管设置在栅线上方，因此对像素的开口率不影响的前提下使得对像素单元修复变为可能，从而提高了液晶显示装置的质量。
在本实施例的像素单元中，还可以将薄膜晶体管设置在栅线上方，从而可以进一步提高像素单元的开口率。
在本实施例的像素单元中，像素电极通过钝化层过孔与薄膜晶体管的漏电极电连接。
本发明阵列基板第一实施例
图6为本发明阵列基板第一实施例中一个像素单元的示意图。图6所述，本实施例的阵列基板，包括：多个像素单元，每个所述像素单元包括：横向排列的栅线21、竖向排列的数据线31、位于所述栅线21和所述数据线31交叉的区域的薄膜晶体管和像素电极11，在所述栅线21上设有辅助薄膜晶体管，所述辅助薄膜晶体管的栅电极为所述栅线21；所述辅助薄膜晶体管的源电极33与所述数据线31隔离；所述辅助薄膜晶体管的漏电极32与所述像素电极11隔离。
本实施例的阵列基板通过设置一个以栅线为栅电极的辅助薄膜晶体管的方式，能够在薄膜晶体管出现破损并无法使用时先将相应的部分露出然后通过化学气相沉积法在辅助薄膜晶体管的漏电极与像素电极之间沉积导电物质以将辅助薄膜晶体管的漏电极与像素电极电连接，同时采用相同的方法将辅助薄膜晶体管的源电极与数据线电连接，使得数据线上的信号通过辅助薄膜晶体管传送到像素电极并形成画面。本实施例的阵列基板克服了在现有技术中形成辅助薄膜晶体管时因在辅助薄膜晶体管上形成电容导致的画面质量降低的缺陷。并且本实施例的阵列基板将辅助薄膜晶体管设置在栅线上方，因此对像素的开口率不影响的前提下使得对像素单元修复变为可能，从而提高了液晶显示装置的质量。
在本实施例的阵列基板中，所述辅助薄膜晶体管的源电极与所述数据线之间设有用于电连接所述辅助薄膜晶体管的源电极和所述数据线的第一连接桥，所述第一连接桥的一端位于所述辅助薄膜晶体管的源电极上方，并与所述辅助薄膜晶体管的源电极隔离；所述第一连接桥的另一端位于所述数据线上方，并与所述数据线隔离。
在本实施例的阵列基板中，所述辅助薄膜晶体管的漏电极与所述像素电极之间设有用于电连接所述辅助薄膜晶体管的漏电极和所述像素电极的第二连接桥，所述第二连接桥的一端位于所述辅助薄膜晶体管的漏电极上方，并与所述辅助薄膜晶体管的漏电极隔离；所述第二连接桥的另一端位于所述像素电极上方，并与所述像素电极隔离。
在本实施例的阵列基板中，所述薄膜晶体管位于所述栅线上，所述薄膜晶体管的栅电极为所述栅线。
在本实施例的阵列基板中，所述像素电极通过钝化层过孔与所述薄膜晶体管的漏极电连接。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (6)

1.一种像素单元，包括：横向排列的栅线、竖向排列的数据线、位于所述栅线和所述数据线交叉的区域的薄膜晶体管和像素电极，
在所述栅线上设有辅助薄膜晶体管，其特征在于，
所述辅助薄膜晶体管的栅电极为所述栅线；
所述辅助薄膜晶体管的源电极与所述数据线隔离；
所述辅助薄膜晶体管的漏电极与所述像素电极隔离；
其中，
所述辅助薄膜晶体管的源电极与所述数据线之间设有第一连接桥，所述第一连接桥的一端位于所述辅助薄膜晶体管的源电极上方，并与所述辅助薄膜晶体管的源电极隔离；
所述第一连接桥的另一端位于所述数据线上方，并与所述数据线隔离；
其中，
所述辅助薄膜晶体管的漏电极与所述像素电极之间设有第二连接桥，所述第二连接桥的一端位于所述辅助薄膜晶体管的漏电极上方，并与所述辅助薄膜晶体管的漏电极隔离；
所述第二连接桥的另一端位于所述像素电极上方，并与所述像素电极隔离。
2.根据权利要求1所述的像素单元，其特征在于，所述薄膜晶体管位于所述栅线上，所述薄膜晶体管的栅电极为所述栅线。
3.根据权利要求1所述的像素单元，其特征在于，所述像素电极通过钝化层过孔与所述薄膜晶体管的漏极电连接。
4.一种阵列基板，其特征在于，包括：多个像素单元，每个所述像素单元包括：横向排列的栅线、竖向排列的数据线、位于所述栅线和所述数据线交叉的区域的薄膜晶体管和像素电极，
在所述栅线上设有辅助薄膜晶体管，其特征在于，
所述辅助薄膜晶体管的栅电极为所述栅线；
所述辅助薄膜晶体管的源电极与所述数据线隔离；
所述辅助薄膜晶体管的漏电极与所述像素电极隔离；
其中，
所述辅助薄膜晶体管的源电极与所述数据线之间设有用于电连接所述辅助薄膜晶体管的源电极和所述数据线的第一连接桥，所述第一连接桥的一端位于所述辅助薄膜晶体管的源电极上方，并与所述辅助薄膜晶体管的源电极隔离；
所述第一连接桥的另一端位于所述数据线上方，并与所述数据线隔离；
其中，
所述辅助薄膜晶体管的漏电极与所述像素电极之间设有第二连接桥，所述第二连接桥的一端位于所述辅助薄膜晶体管的漏电极上方，并与所述辅助薄膜晶体管的漏电极隔离；
所述第二连接桥的另一端位于所述像素电极上方，并与所述像素电极隔离。
5.根据权利要求4所述的阵列基板，其特征在于，所述薄膜晶体管位于所述栅线上，所述薄膜晶体管的栅电极为所述栅线。
6.根据权利要求4所述的阵列基板，其特征在于，所述像素电极通过钝化层过孔与所述薄膜晶体管的漏极电连接。
CN 200910081015 2009-03-27 2009-03-27 像素单元及阵列基板 Active CN101847642B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200910081015 CN101847642B (zh) 2009-03-27 2009-03-27 像素单元及阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200910081015 CN101847642B (zh) 2009-03-27 2009-03-27 像素单元及阵列基板

Publications (2)

Publication Number Publication Date
CN101847642A CN101847642A (zh) 2010-09-29
CN101847642B true CN101847642B (zh) 2013-03-13

Family

ID=42772179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200910081015 Active CN101847642B (zh) 2009-03-27 2009-03-27 像素单元及阵列基板

Country Status (1)

Country Link
CN (1) CN101847642B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103345093B (zh) 2013-06-28 2015-12-02 京东方科技集团股份有限公司 像素单元、阵列基板及其制造、修复方法和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990877A (en) * 1996-03-04 1999-11-23 Lg Electronics Inc. Driving circuit of an active matrix liquid crystal display
US20060274012A1 (en) * 2005-05-23 2006-12-07 Samsung Electronics Co., Ltd. Thin film transistor substrate and display apparatus having the same
US20070194699A1 (en) * 2006-02-20 2007-08-23 Samsung Electronics Co., Ltd. Display apparatus and method of manufacturing the same

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08328035A (ja) * 1995-05-30 1996-12-13 Advanced Display:Kk 液晶表示装置およびその製法ならびに点欠陥の修復方法
JP2007047576A (ja) * 2005-08-11 2007-02-22 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置とその画素部
CN100555051C (zh) * 2007-12-28 2009-10-28 昆山龙腾光电有限公司 液晶显示装置阵列基板及其缺陷修补方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5990877A (en) * 1996-03-04 1999-11-23 Lg Electronics Inc. Driving circuit of an active matrix liquid crystal display
US20060274012A1 (en) * 2005-05-23 2006-12-07 Samsung Electronics Co., Ltd. Thin film transistor substrate and display apparatus having the same
US20070194699A1 (en) * 2006-02-20 2007-08-23 Samsung Electronics Co., Ltd. Display apparatus and method of manufacturing the same

Also Published As

Publication number Publication date
CN101847642A (zh) 2010-09-29

Similar Documents

Publication Publication Date Title
JP3634138B2 (ja) 液晶表示装置
CN101706637B (zh) 高显示质量的画素电极结构
WO2016169080A1 (zh) 经亮点修复后的液晶面板及其亮点修复方法
CN101776808A (zh) 一种液晶显示器阵列基板及其修补方法
CN104851404B (zh) 阵列基板及其修复方法、测试方法、制作方法、显示装置
CN109031723B (zh) 阵列基板、液晶模组及液晶显示设备
JP2004212931A (ja) 表示装置用基板及びその製造方法
CN101846854B (zh) 液晶显示面板
CN101452123A (zh) 基板测试电路
CN104298035A (zh) 阵列基板、阵列基板的数据线断线的修复方法、显示装置
CN107123384A (zh) 一种显示基板的测试方法及应用于显示设备的基板
CN101581856A (zh) 阵列基板的修复方法
CN104898342A (zh) 阵列基板母板及其制作方法
CN105301809A (zh) 阵列基板结构及阵列基板的数据线断线修复方法
CN108873529B (zh) 一种阵列基板及其修复方法、显示面板
CN101847642B (zh) 像素单元及阵列基板
CN109884829A (zh) Goa显示面板修复线配置方法、显示面板及显示装置
CN102629062B (zh) 显示面板及其讯号线的修复方法
CN108594553A (zh) 一种阵列基板、其修复方法及显示装置
CN101826488B (zh) 阵列基板及制造方法和液晶面板及制造方法
CN203733797U (zh) 阵列基板和显示装置
KR101174156B1 (ko) 평판 표시장치
CN101424794B (zh) 液晶显示装置及其修复方法
CN105572989B (zh) Tft阵列基板、液晶显示面板及其修复方法
CN109856878B (zh) 一种显示面板、显示面板的修复方法以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: JINGDONGFANG SCIENCE AND TECHNOLOGY GROUP CO., LTD

Free format text: FORMER OWNER: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY CO., LTD.

Effective date: 20150701

Owner name: BEIJING BOE PHOTOELECTRICITY SCIENCE + TECHNOLOGY

Effective date: 20150701

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20150701

Address after: 100015 Jiuxianqiao Road, Beijing, No. 10, No.

Patentee after: BOE Technology Group Co., Ltd.

Patentee after: Beijing BOE Photoelectricity Science & Technology Co., Ltd.

Address before: 100176 Beijing economic and Technological Development Zone, West Central Road, No. 8

Patentee before: Beijing BOE Photoelectricity Science & Technology Co., Ltd.