JP2007047576A - アクティブマトリクス型表示装置とその画素部 - Google Patents

Abstract

【課題】点欠を目立たない色で表示することによって擬似良点化し、視覚的バラつきを減らすことができるアクティブマトリクス表示装置を提供する。
【解決手段】画素配列領域内においてＴＦＴ異常が生じた場合、画素部は駆動トランジスタを切り離し、駆動トランジスタと並列接続された補助トランジスタを含む補助回路を電流が流れる。補助トランジスタは信号を受ける容量の電位によって駆動されるため、信号に対応した電流を有機発光素子に流すことができるように設計されている。
【選択図】図４

Description

この発明は、画素配列領域に表示素子を含む画素部が、マトリクス状に配置されているアクティブマトリクス型表示装置とその画素部の構造に関するもので、特に、ＴＦＴ(Thin Film Transistor 以下ＴＦＴと略す)不良画素部を擬似良点化できるようにしたものである。

近年、有機エレクトロ・ルミネセンス（Electro Luminescence 以下ＥＬと記す）を用いた有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置では、その画素部に有機発光素子が用いられ、液晶表示装置のように液晶を２枚のガラス基板の間に封止する必要がない。このために液晶表示装置に比べて、有機ＥＬ表示装置は全体パネルを比較的容易に屈曲できること、及び小型化、軽量化することが期待できる。

上記の有機発光素子は、駆動回路を構成する駆動トランジスタにより駆動されるもので、駆動トランジスタのゲート電極には、映像信号に対応したゲート電圧が与えられる。これにより、駆動トランジスタからは、映像信号に対応した安定した電流を出力することができる。この出力電流は発光素子に供給される。これにより、映像信号に応じた輝度で該発光素子が発光することになる。

しかしながら、この有機ＥＬ素子には、水分の影響により構成材料が変質し、ディスプレイ上にダークスポットと称される非発光領域（点欠）が生じたり、発光面積の低下により所定の品位の発光が維持できなくなってしまう、という欠点がある。

上記の様に画素に欠陥が生じた場合、ディスプレイにおいて選択されていないラインが発光したり、本来明るく表示されるべき部分が暗くなったりという明らかな欠陥が現れる。こうした欠陥部分は、有機ＥＬディスプレイを完成させ、実際に発光させて表示品質を評価するまでには発見が困難である。また、こうした不良画素から水分が浸透しやすく、非発光部分が拡大進行する、という事もある。

不良画素の修正方法として、レーザーリペアと呼ばれる方法が一般的に行われている。レーザーリペアは画素の配線やパーティクルをＹＡＧ（Yittrium Aluminium Garnet）レーザー等で焼き切り、ゴミを含めて有機層や電極を除去し、焼却部を形成するという方法である。ただし、有機ＥＬ構造体の表示面側にカラーフィルタ等が設置されているようなディスプレイでは、その部分でレーザー光が吸収ないし遮断されてしまい、うまく行なうことができない。

上記の問題を解決する方法として、封止板側からの光取り出しが可能で、レーザーリペアにより黒点化を効果的に行なわせることができ、尚且つ有機ＥＬ構造体外部に乾燥剤を設置した有機ＥＬ素子がある（特許文献１参照）。
特開２０００−２０８２５２

駆動回路において、駆動トランジスタのゲート電極には、画素トランジスタを介してゲート電圧が与えられている。有機ＥＬ素子には、駆動トランジスタからのドレイン電流が与えられている。

従来の技術であると、有機ＥＬディスプレイにおいて画素内のトランジスタ不良が起きた場合、不良箇所は点欠となってしまう。その場合、点欠は輝点もしくは減点として表示されたままとなる。

最近の市場では、ゼロ点欠製品（輝点も減点もゼロ）の要求が高まっている。しかし有機ＥＬ素子に流れる電流値は、駆動トランジスタのオン電流値に強い相関性がある為、細かな制御が困難である。画素が表示する色は、有機ＥＬ素子に流れる電流値による為、点欠を完全に良点化することは困難である。

そこでこの発明は、画素内のトランジスタ不良による点欠を視覚的に目立ちにくく表示することができる補助回路（若しくは補助素子）を画素部へ接続し、擬似良点化することができるアクティブマトリクス型表示装置を提供することを目的とする。

この発明は上記の問題を解決するために、行を成す複数の走査線と列を成す複数の信号線とが交差して形成された画素配列領域と、前記複数の走査線と複数の信号線との交差部近傍にそれぞれ形成された画素部と、画素配列領域の外の領域に、前記複数の走査線に接続されて前記複数の画素部に対して行方向へ順次走査信号を与えるように形成された走査線駆動回路と、前記画素配列領域の外の領域に、前記複数の信号線に接続され前記複数の画素部の各列へ信号を供給するように形成された信号線駆動回路とを有したアクティブマトリクス型表示装置において、前記画素部に、点欠を視覚的に目立ちにくく表示することができる補助回路を設けている。

上記した手段により、アクティブマトリクス型表示装置の画素部において、トランジスタの不良により生じていた点欠（減点、輝点）を、目立ちにくく擬似良点化表示できるようになった。

以下、この発明の実施の形態を、図面を参照して説明する。

図１はこの発明の表示装置において、素子アレイ基板上の各領域を簡略化して示している。１１０は、画素配列領域を示している。画素配列領域１１０内には画素部Ｐｘ（１，１）、Ｐｘ（２，１）…、Ｐｘ（１，２）……、Ｐｘ（n，m）がマトリクス上に配列されている。

素子アレイ基板上において、画素配列領域１１０の外側の領域の基板上には、走査線駆動回路１１１と、信号線駆動回路１１２が構成されている。走査線駆動回路１１１は、マトリクス状に配列された画素部Ｐｘ（１，１）、Ｐｘ（２，１）…、Ｐｘ（１，２）……、Ｐｘ（n，m）を行毎に操作し、各画素部Ｐｘ（１，１）、Ｐｘ（２，１）…、Ｐｘ（１，２）……、Ｐｘ（n，m）のデータ受け入れ状態、及びデータ保持状態を設定する。走査線Ｙｓｃ１は走査線駆動回路１１１に接続されている。信号線駆動回路１１２は、各画素部Ｐｘ（１，１）、Ｐｘ（２，１）…、Ｐｘ（１，２）……、Ｐｘ（n，m）が信号受け入れ状態となったときに、信号線Ｄａｔａ１、Ｄａｔａ２、…から書込み信号を出力する。

１１３はコントローラーであり、信号線駆動回路１１２及び走査線駆動回路１１１の動作を得るための各種（信号読込、信号出力など）タイミング信号、及びクロック信号を出力する。２０１は電源電圧Ｖｄｄが与えられる電源ラインである。

図２には、上記画素部画素部Ｐｘ（１，１）を取り出し示している。画素部Ｐｘ（１，１）、Ｐｘ（２，１）…、Ｐｘ（１，２）……、Ｐｘ（n，m）は同様な構成であるから、１つを代表として取り出し動作を説明する。電源ライン２０１に駆動トランジスタ２０２のソース電極が接続されている。駆動トランジスタ２０２のソース・ゲート電極間には容量２０３が接続されている。駆動トランジスタ２０２のゲート電極と信号線（Ｄａｔａ１）の間には画素トランジスタ２０４が接続されている。また、駆動トランジスタ２０２のドレイン電極は有機発光素子（ＯＬＥＤ１）のアノードに接続され、この有機発光素子（ＯＬＥＤ１）のカソードは低電源ライン（或いはアースライン）に接続される。

また、駆動トランジスタ２０２と補助トランジスタ２０５の電流路は並列に接続されている。したがって、電源ライン２０１に補助トランジスタ２０５のソース電極が接続されている。補助トランジスタ２０５のソース・ゲート電極間には容量２０３が接続されている。補助トランジスタ２０５のゲート電極と信号線（Ｄａｔａ１）の間には画素トランジスタ２０４が接続されている。また、補助トランジスタ２０５のドレイン電極は有機発光素子（ＯＬＥＤ１）のアノードに接続され、この有機発光素子（ＯＬＥＤ１）のカソードは低電源ライン（或いはアースライン）に接続される。これら駆動トランジスタ２０２、画素トランジスタ２０４、補助トランジスタ２０５は、ここではｐ−チャンネルＴＦＴにより構成される。

駆動トランジスタ２０２と補助トランジスタ２０５のソース・ゲート電極間の容量２０３は、駆動電圧を保持することができる。駆動トランジスタ２０２と容量２０３は発光素子へ電流を駆動する駆動部を構成している。また補助トランジスタ２０５と容量２０３は発光素子へ電流を流すのを補助する、補助回路を構成している。前記画素トランジスタ２０４のゲート電極には、走査線Ｙｓｃ１が接続されており、前記走査線駆動回路１１１により駆動される。画素トランジスタ２０４は、信号線（Ｄａｔａ１）より信号を供給する信号部を構成している。また、有機発光素子（ＯＬＥＤ１）は発光部を構成している。また、駆動部、補助回路、信号部、発光部が画素部を構成している。

以上画素部Ｐｘ（１，１）を代表して説明したが、他の画素部の構成も同様な構成である。そして各画素部が位置する列に応じて対応する信号線が接続される。また画素部が位置する行に応じて対応する電源ライン２０１及び対応する走査線Ｙｓｃ１が接続される。

図３には、上記の表示装置の動作を説明するためのタイミングチャートを示している。１Ｈ、２Ｈ、３Ｈ …は、それぞれ１水平期間に対応し、１Ｖが１垂直期間に対応する。Ｙｓｃ１は、例えば第１行の画素部Ｐｘ（１，１）〜Ｐｘ（ｎ，１）の走査線に与えられる走査信号である。また、Ｄａｔａ１は、例えば第一列の画素部Ｐｘ（１，１）〜Ｐｘ（１，ｍ）の信号線に与えられる画像信号である。また、２０２と２０５は、駆動トランジスタ２０２と補助トランジスタ２０５の動作をそれぞれ示している。また、ＯＬＥＤ１は、例えば第１行１列の画素部Ｐｘ（１，１）で有機発光素子の発光期間を示している。

図２の画素部Ｐｘ（１，１）を参照し動作を説明すると以下のようになる。走査線Ｙｓｃ１の操作信号がハイレベルからローレベルになると、画素トランジスタ２０４がオンする。このとき、画素部Ｐｘ（１，１）に対応する画像信号（Ｄａｔａ１）が信号駆動回路１１２から出力されると、この画像信号に対応した電圧が容量２０３に与えられる。そして走査線Ｙｓｃ１の操作信号がローレベルからハイレベルになると、画素トランジスタ２０４がオフし、容量２０３の電位が駆動トランジスタ２０２と補助トランジスタ２０５のソース・ゲート電極間に制御電圧として与えられる。この制御電圧によって、駆動トランジスタ２０２と補助トランジスタ２０５は駆動されドレイン電極より電流を流す。

駆動トランジスタ２０２と補助トランジスタ２０５から流れる電流が、有機発光素子ＯＬＥＤ１に流れ、この発光素子の発光が得られる。このときの発光の強度は、駆動トランジスタ２０２と補助トランジスタ２０５の電流の和に因る。その為、有機発光素子ＯＬＥＤ１に流れる電流量は、容量２０３の電位に依存する。つまり、画像信号にほぼ比例した電流が有機発光素子ＯＬＥＤ１に流れることになる。

図４はＴＦＴ不良時の上記画素部Ｐｘ（１，１）を示している。他の画素部も、ＴＦＴ不良時には同様の構成であるので、一つを取り出し動作を説明する。たとえば駆動トランジスタ２０２において異常が発見された場合、次の箇所の、配線の切断を行う。駆動トランジスタ２０２のソース電極と電源ラインの間、駆動トランジスタ２０２のゲート電極と信号線Ｄａｔａ１の間にて配線の切断を行う。図に×印を付した部分である。

すると、接続形態が以下のようになる。即ち、電源ライン２０１に補助トランジスタ２０５のソース電極が接続されている。また、補助トランジスタ２０５のソース・ゲート電極間に容量２０３が接続されている。補助トランジスタ２０５のゲート電極と信号線（Ｄａｔａ１）の間には画素トランジスタ２０４が接続されている。そして、補助トランジスタ２０５のドレイン電極は有機発光素子（ＯＬＥＤ１）のアノードに接続され、この有機発光素子（ＯＬＥＤ１）のカソードは低電源ライン（或いはアースライン）に接続される。補助トランジスタ２０５はここではｐ−チャンネルＴＦＴにより構成される。

この回路は図２の回路と比較して、並列に接続されている駆動トランジスタ２０２と補助トランジスタ２０５の内、駆動トランジスタ２０２だけが削除されたものである。有機発光素子ＯＬＥＤ１に流れる電流は駆動トランジスタ２０２と補助トランジスタ２０５のドレイン電流の和である。その為、有機発光素子ＯＬＥＤ１で得られる発光は減少する。しかし、補助トランジスタ２０５が駆動しているため、画素部が完全に点欠にはなることはない。

以上画素部Ｐｘ（１，１）を代表して説明したが、他の画素部の構成も同様な構成である。そして各画素部が位置する列に応じて対応する信号線が接続される。また画素部が位置する行に応じて対応する電源ライン２０１及び対応する走査線Ｙｓｃ１が接続される。

図５には、ＴＦＴ不良時の上記画素部Ｐｘ（１，１）の動作を説明するためのタイミングチャートを示している。１Ｈ、２Ｈ、３Ｈ …は、それぞれ１水平期間に対応し、１Ｖが１垂直期間に対応する。Ｙｓｃ１は、例えば第１行の画素部Ｐｘ（１，１）〜Ｐｘ（ｎ，１）の走査線に与えられる走査信号である。また、Ｄａｔａ１は、例えば第一列の画素部Ｐｘ（１，１）〜Ｐｘ（１，ｍ）の信号線に与えられる画像信号である。また、ＯＬＥＤ１は、例えば第１行１列の画素部Ｐｘ（１，１）での有機発光素子ＯＬＥＤ１より得られる出力である。

図４の画素部Ｐｘ（１，１）を参照し動作を説明すると以下のようになる。走査線Ｙｓｃ１がハイレベルからローレベルになると、画素トランジスタ２０４がオンする。このとき、画素部Ｐｘ（１，１）に対応する画像信号（Ｄａｔａ１）が信号駆動回路１１２から出力されると、この画像信号に対応した電圧が容量２０３に与えられる。そして走査線Ｙｓｃ１の操作信号がローレベルからハイレベルになると、画素トランジスタ２０４がオフし、容量２０３の電位が補助トランジスタ２０５のソース・ゲート電極間に制御電圧として与えられる。この制御電圧によって、補助トランジスタ２０５は駆動されドレイン電極より電流を流す。

補助トランジスタ２０５で駆動された電流が、有機発光素子ＯＬＥＤ１に流れ、この発光素子の発光が得られる。このときの発光の強度は、駆動トランジスタ２０２を欠いている為、補助トランジスタ２０５のドレイン電流のみによる。その為、正常動作時より発光強度は減少するが、画素部が完全に点欠になることはない。

上記した本発明の表示装置の構成によれば、画素部ＴＦＴ不良時に、駆動トランジスタを含む補助回路を接続することによって、不良画素部を視覚的に目立ちにくく表示し、点欠を防ぐ擬似良点化表示が可能である。

図６は、本発明による表示装置の効果を示した図である。１１はアクティブマトリクス表示装置である。１１０は画素配列領域である。１１４は時刻を設定するためのボタンである。１１５は画素部ＴＦＴ不良によっておきた点欠である。図６（Ａ）は従来の表示装置において、ＴＦＴ不良により点欠が生じた状態を示している。図６（Ｂ）は本発明が適用された表示装置において、ＴＦＴ不良により生じた点欠を擬似良点化している状態を示している。

上記擬似良点化により中間色表示することによって、黒点表示或いは輝点表示している状態と比べ、視覚上のバラつきが低減される。

上記説明では、白、黒画像を表示する装置を示した。しかし本発明はカラー画像を表示する装置に適用してもよい。

なお、この発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。

本発明に係るアクティブマトリクス型表示装置の素子アレイ基盤の概略図を示す構成を示す説明図である。 図１の、画素部の駆動回路の回路構成例を示す図である。 図２の動作を説明する為に示したタイミングチャートである。 ＴＦＴ異常時の、画素部の駆動回路の回路構成例を示す図である。 図４の動作を説明する為に示したタイミングチャートである。 この発明の表示装置の効果を説明する為の図である。

符号の説明

１１…アクティブマトリクス型表示装置、１１０…画素配列領域、１１１…走査線駆動回路、１１２…信号線駆動回路、１１３…コントローラー、１１４…時刻設定用ボタン、１１５…点欠、２０１…電源ライン、２０２…駆動トランジスタ、２０３…容量、２０４…画素トランジスタ、２０５…補助トランジスタ、ＯＬＥＤ１…有機発光素子、Ｙｓｃ１…走査線、ＧＮＤ…基準電位。

Claims (4)

1. 発光素子と、
   前記発光素子の電流経路に直列に接続された駆動トランジスタと、
   前記駆動トランジスタと並列に接続された補助トランジスタと、
   を有することを特徴とする画素部。
2. 前記駆動トランジスタの制御電極に信号線が接続され、この信号線が前記補助トランジスタにも接続されていることを特徴とする請求項１記載の画素部。
3. 前記駆動トランジスタのゲート・ドレイン電極間には容量が接続され、この容量が前記補助トランジスタのゲート・ドレイン電極間にも接続されていることを特徴とする請求項１記載の画素部。
4. 複数の走査線と複数の信号線とが交差して形成された画素配列領域と、
   前記複数の走査線と複数の信号線との交差部近辺にそれぞれ形成された画素部と、
   前記複数の走査線に接続されて前記複数の画素部に対して行方向へ順次走査信号を与えるように、画素配列領域の外の領域に形成された走査線駆動回路と、
   前記複数の信号線に接続され前記複数の画素部の各列へ信号を供給するように、画素配列領域の外の領域に形成された信号線駆動回路を有した表示装置において、
   前記画素部は、
   発光素子と、
   前記発光素子の電流経路に直列に接続された駆動トランジスタと、
   前記駆動トランジスタと並列に接続された補助トランジスタと、
   を有することを特徴とするアクティブマトリクス型表示装置。

Images