CN101833502B - Asic芯片验证方法和可编程门阵列 - Google Patents
Asic芯片验证方法和可编程门阵列 Download PDFInfo
- Publication number
- CN101833502B CN101833502B CN201010150082.XA CN201010150082A CN101833502B CN 101833502 B CN101833502 B CN 101833502B CN 201010150082 A CN201010150082 A CN 201010150082A CN 101833502 B CN101833502 B CN 101833502B
- Authority
- CN
- China
- Prior art keywords
- serial
- parallel
- under test
- conversion module
- design under
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本发明实施例提供一种ASIC芯片验证方法和可编程门阵列，旨在解决现有技术中FPGA片间连接方法占用I/O管脚资源多或需要降低待验证模块之间接口速率的问题。该方法包括：根据第一待验证模块接口的数量，第一复用/解复用模块将第一待验证模块接口上的接口信号打包成第一复用数据包后发送至第一并/串-串/并转换模块；第一并/串-串/并转换模块将第一复用数据包转换成串行数据后发送。与现有技术相比，减少了对FPGA中I/O管脚的占用，从而简化了FPGA验证平台的设计和PCB的布线等工作。此外，本发明实施例中FPGA的并/串-串/并模块接口(serdes)传输速率高，特别适合待验证模块之间接口速率较高的场景。
Description
技术领域
本发明涉及芯片设计领域，具体涉及一种ASIC芯片验证方法和可编程门阵列。
背景技术
专用集成电路(ASIC，ApplicationSpecificIntegratedCircuit)原型机验证是指ASIC开发过程中，利用现场可编程门阵列(FPGA，FieldProgrammableGateArray)进行网表级功能验证和部分系统验证。由于网表规模都比较大，所以一般采用数个FPGA以输入/输出(I/O，Input-Output)管脚进行互联，形成一个能够承载网表的FPGA阵列，进行网表内部逻辑和对外器件接口的代码级调试。由于网表规模越来越大，FPGA片间连接方案成为原型机验证的一个瓶颈。
现有的一种FPGA片间连接方法如图1所示，FPGA1和FPGA2之间所有的接口信号直接通过FPGA芯片的普通I/O管脚相连，一个待验证模块的接口信号占用一个I/O管脚。对于一些接口信号较多的待验证模块，例如高级可扩展接口(AXI，AdvancedeXtensibleInterface)模块有400个I/O管脚，而一块FPGA芯片可用I/O管脚数只有900个，按照上述连接方式，仅仅一个模块就占用了一块FPGA芯片一半的I/O管脚，管脚资源占用过多；另外，为了保证信号传输的正确性，同组信号的印制电路板(PCB，PrintedCircuitBoard)走线延时应基本相等，而大量的并行信号在PCB上做到等长走线(从而达到走线延时基本相等)难度非常大。
发明内容
本发明实施例提供一种ASIC芯片验证方法和一种可编程门阵列，旨在解决现有技术中FPGA片间连接方法占用I/O管脚资源多或需要降低待验证模块之间接口速率的问题。
一种ASIC芯片验证方法，包括：根据第一待验证模块接口的数量，第一复用/解复用模块将所述第一待验证模块接口上的接口信号打包成第一复用数据包后发送至第一并/串-串/并转换模块，所述第一复用数据包包含多个子数据包；所述第一并/串-串/并转换模块一次接收一个包含M比特所述接口信号的所述子数据包并将所述M比特的接口信号转换成串行数据后从串行数据口发送出去，所述M为所述第一并/串-串/并转换模块的数据位宽。
一种可编程门阵列，所述可编程门阵列包括复用/解复用模块和并/串-串/并转换模块；所述复用/解复用模块，用于根据待验证模块接口的数量，将所述待验证模块接口上的接口信号打包成复用数据包后发送至所述并/串-串/并转换模块，所述复用数据包包括多个子数据包；所述并/串-串/并转换模块，用于一次接收一个包含M比特所述接口信号的所述子数据包并将所述M比特的接口信号转换成串行数据后从串行数据口发送出去，所述M为所述并/串-串/并转换模块的数据位宽。
一种可编程门阵列，所述可编程门阵列包括复用/解复用模块和并/串-串/并转换模块；
所述并/串-串/并转换模块，用于按照每M比特为一个转换单位将串行数据转换成包含子数据包的复用数据包发送至所述复用/解复用模块，所述M为所述并/串-串/并转换模块的数据位宽；
所述复用/解复用模块，用于将所述复用数据包解包成待验证模块的接口信号后发送至所述待验证模块。
本发明实施例通过将待验证模块接口上的接口信号打包成包含若干子数据包的复用数据包后由并/串-串/并转换模块串行发送出去，在接收方，由并/串-串/并转换模块将接收到的串行数据转换为复用数据包后发送至复用/解复用模块，复用/解复用模块解包后发送至待验证模块的接口。与现有技术相比，减少了对I/O管脚的占用，从而可简化FPGA验证平台的设计和PCB的布线等工作。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术一种FPGA片间连接方法示意图；
图2是本发明实施例一提供的一种ASIC芯片验证方法基本流程示意图；
图3是本发明实施例提供的复用数据包结构示意图；
图4是本发明实施例二提供的一种ASIC芯片验证方法基本流程示意图；
图5是本发明实施例提供的可编程门阵列基本逻辑结构示意图；
图6是本发明实施例一的FPGA片间连接示意图；
图7是本发明实施例二的FPGA片间连接示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图2，本实施例一提供的一种ASIC芯片验证方法基本流程示意图，主要包括步骤：
S201，根据待验证模块接口的数量，复用/解复用模块将该待验证模块接口上的接口信号打包成复用数据包后发送至并/串-串/并转换模块。
在本实施例中，待验证模块是指ASIC原型机验证过程中待验证芯片包含的功能模块，其能够实现的功能可以以程序的形式写入FPGA中。ASIC原型机验证时，一个待验证的芯片往往包含数十个功能模块，在验证时可能需要将这些模块置入多块FPGA中。为了减少待验证模块的接口直接相连占用FPGA较多的I/O管脚，可以先将待验证模块接口上的接口信号打包成复用数据包。在本实施例中，复用数据包由多个子数据包组成，每一个子数据包包含待验证模块接口上的若干接口信号。
在本实施例中，可以将待验证模块接口上的接口信号打包成包含子数据包的复用数据包，如图3所示。假设待验证模块有n个接口，该n个接口上的接口信号依次为a0、a1、......、an-2、an-1。可以按照n的大小，将所有的接口信号打包成一个长度为N、包含子数据包SD1至SDN的复用数据包，此处N的大小为其中，M为并/串-串/并转换模块的数据位宽，可以取8、16或32等等。在本实施例中，可以取大于或等于n除以M的整数，例如，当n/M为整数时，取n/M；当n/M不为整数时，取n/M的整数部分加1。子数据包SD1、子数据包SD2、......、子数据包SDN包含的接口信号依次为{a0、a1、......、aM-1}、{aM、aM+1、......、a2M-1}、......、{a(N-1)M、a(N-1)M+1、......、an}。可以理解的是，若子数据包SDN不足M个接口信号，可将不足部分补充填0，即，子数据包SDN可以为{a(N-1)M、a(N-1)M+1、......、an、0、0、......、0}。
对于接口数量过多的待验证模块，为了减少打包的复杂程度和减小复用数据包的长度，在本实施例中，还可以根据待验证模块接口的数量，将接口信号打包成长度更小的复用数据包。例如，将接口信号打包成包含个子数据包的复用数据包，此处，n仍然为待验证模块接口的数量，M仍然为并/串-串/并转换模块的数据位宽，可以取8、16或32等，而Q为并/串-串/并转换模块的数量。在本实施例中，可以取大于或等于(n/M)/Q的整数，例如，当(n/M)/Q为整数时，取(n/M)/Q；当(n/M)/Q不为整数时，取(n/M)/Q的整数部分加1。这样，实际上将接口信号打包成Q个复用数据包，每个复用数据包包含个子数据包。
为了方便接收方接收数据和对复用数据包进行解包，在本实施例中，可以在每一个复用数据包的首位置写入一个同步标识，用于标识一个复用数据包的开始。与此同时，为了保证传输的正确性，同步标识必须具有独立性，即，无论数据包内容如何变化，同步标识不能与子数据包SD1、子数据包SD2、......、子数据包SDN的内容重复。在本实施例中，可以采用8bit/10bit进行编码，将8bit/10bit编码中的K码作为同步标识。
S202，并/串-串/并转换模块将复用数据包转换成串行数据后发送。
并/串-串/并转换模块一次接收一个子数据包，即，一次接收Mbit的接口信号并将这Mbit的接口信号转换成串行数据后从串行数据口发送出去。
由于是串行发送，因此，对于接口数量为n的待验证模块或者接口信号打包成长度为包含个子数据包的复用数据包，实际上只占用FPGA的一个I/O管脚，与现有技术相比，节省了FPGA的n-1个I/O管脚。
而对于接口信号打包成长度为包含个子数据包的复用数据包，每Mbit的接口信号也是被转换成串行数据后从串行数据口发送出去，由于一个这样的数据包只占用一个FPGA的一个I/O管脚，n个接口信号也只占用FPGA的Q个I/O管脚。
在接收端，接收端处的并/串-串/并转换模和复用/解复用模块则分别执行与发送端处的并/串-串/并转换模和复用/解复用模块相反的操作，即，接收端处的并/串-串/并转换模块接收发送端处的并/串-串/并转换模发送过来的串行数据，将这些串行数据转换成复用数据包后发送至接收端处的复用/解复用模块，接收端处的复用/解复用模块将这些复用数据包解包成接收端处的待验证模块的接口信号后发送至接收端处的待验证模块。
需要说明的是，在本实施例中，若接收端将待验证模块的接口信号发送出去，其复用/解复用模块和并/串-串/并转换模块执行的操作则分别与发送端处的复用/解复用模块和并/串-串/并转换模块执行的操作相同，即，分别执行与本实施例中步骤S201和步骤S202相同的动作，此处不再赘述。
请参阅图4，本实施例二提供的一种ASIC芯片验证方法基本流程示意图，主要包括步骤：
S401，并/串-串/并转换模块将串行数据转换成复用数据包后发送至复用/解复用模块。
并/串-串/并转换模块每接收到一个同步标识，即认为对端正在传送一个复用数据包，在本实施例中，复用数据包也是由若干子数据包组成。与本实施例一相应，并/串-串/并转换模块接收到同步标识(例如，8bit/10bit编码中的K码)后，按照每Mbit为一个转换单位，将串行数据转换成包含子数据包的复用数据包后发送至复用/解复用模块。
可以理解，若对端待验证模块的接口数量为n，并且是将n个接口信号打包成一个长度为包含个子数据包的复用数据包，则此时只需要一个复用/解复用模块和一个并/串-串/并转换模块，相应地，也只需要占用FPGA的一个I/O管脚；
若对端待验证模块的接口数量为n，并且是将n个接口信号打包成长度为包含个子数据包的复用数据包，则此时需要Q个复用/解复用模块和Q个并/串-串/并转换模块，相应地，也需要占用FPGA的Q个I/O管脚。
S402，复用/解复用模块将复用数据包解包成待验证模块的接口信号后发送至待验证模块。
复用/解复用模块将长度为包含个子数据包的复用数据包解包后，并行发送至待验证模块的接口；或者，Q个复用/解复用模块将长度为包含个子数据包的复用数据包解包后，并行发送至待验证模块的接口。
需要说明的是，在本实施例中，若步骤S401的并/串-串/并转换模块是接收端处的并/串-串/并转换模块，则发送端处的复用/解复用模块和并/串-串/并转换模块分别执行与接收端处的复用/解复用模块和并/串-串/并转换模块相反的操作，即，根据接收端处待验证模块接口的数量，接收端处的复用/解复用模块将该验证模块接口上的接口信号打包成复用数据包后发送至并/串-串/并转换模块，第二并/串-串/并转换模块将复用数据包转换成串行数据后发送。
从上述本实施例一和实施例二可以获知，假设并/串-串/并转换模块之间的接口速率为6.144Gbps，则一个并/串-串/并转换模块的管脚可以就可以传输256个频率为15.36Mhz的接口信号，与现有技术相比，减少了对FPGA中255个I/O管脚的占用，从而简化了FPGA验证平台的设计和PCB的布线等工作。此外，本发明也充分利用了FPGA的并/串-串/并模块接口(serdes)的高速传输特性，例如，假设并/串-串/并转换模块之间的接口速率为6.144Gbps，则一个频率为61.44Mhz、接口数量为400的待验证模块，采用FPGA的8个并/串-串/并模块接口接可以完成待验证模块之间接口信号的交互，因此，本发明特别适合待验证模块之间接口速率较高的场景。
请参阅图5，本实施例提供的可编程门阵列基本逻辑结构示意图。为了便于说明，仅仅示出了与本发明实施相关的部分。该可编程门阵列包括复用/解复用模块501和并/串-串/并转换模块502。
复用/解复用模块501，用于将待验证模块接口上的接口信号打包成包含子数据包的复用数据包后发送至并/串-串/并转换模块502，或者将并/串-串/并转换模块502接收的包含子数据包的复用数据包解包成待验证模块接口上的接口信号。例如，在发明实施例一提供的一种ASIC芯片验证方法中，复用/解复用模块501将接口信号打包成长度为包含或个子数据包的复用数据包；或者，在发明实施例二提供的一种ASIC芯片验证方法中，复用/解复用模块501将长度为包含或个子数据包的复用数据包解包后，并行发送至待验证模块的接口。在本实施例中，或的含义与本实施例一或实施例二提供的一种ASIC芯片验证方法中或的含义相同，此处不再赘述。
并/串-串/并转换模块502，用于将复用/解复用模块501打包成的复用数据包转换成串行数据后发送，或者将接收的串行数据转换成复用数据包后发送至复用/解复用模块。例如，在本实施例一提供的一种ASIC芯片验证方法中，并/串-串/并转换模块502将每一次接收的Mbit的接口信号转换成串行数据后从串行数据口发送出去，或者，在本实施例二提供的一种ASIC芯片验证方法中，并/串-串/并转换模块502每接收到一个同步标识，按照每Mbit为一个子数据包，将串行数据转换成复用数据包后发送至复用/解复用模块。
图6和图7分别示出了使用本实施例提供的一种ASIC芯片验证方法的FPGA片间连接图。在图6中，复用/解复用模块将待验证模块的所有接口信号打包成一个长度为包含n/M个子数据包的复用数据包，并/串-串/并转换模块之间采用一根数据线连接，即，只占用FPGA的一个I/O管脚；而在图7中，复用/解复用模块将待验证模块的所有接口信号打包成Q个长度为包含(n/M)/Q个子数据包的复用数据包，并/串-串/并转换模块之间采用Q根数据线连接，即，占用FPGA的Q个I/O管脚。对于图6或图7中的控制信号线，它独立于各个FPGA的数据线，主要用于在FPGA之间交互控制信号，例如，中断信号等等。
需要说明的是，上述实施例设备各模块/单元之间的信息交互、执行过程等内容，由于与本发明方法实施例基于同一构思，具体内容可参见本发明方法实施例中的叙述，此处不再赘述。
本领域普通技术人员可以理解上述实施例的各种方法中的全部或部分步骤是可以通过程序来指令相关的硬件来完成，该程序可以存储于一计算机可读存储介质中，存储介质可以包括：只读存储器(ROM，ReadOnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁盘或光盘等。
以上对本发明的实施例所提供的一种ASIC芯片验证方法和一种可编程门阵列进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。
Claims (13)
1.一种ASIC芯片验证方法，其特征在于，包括：
根据第一待验证模块接口的数量，第一复用/解复用模块将所述第一待验证模块接口上的接口信号打包成第一复用数据包后发送至第一并/串-串/并转换模块，所述第一复用数据包包含多个子数据包；
所述第一并/串-串/并转换模块一次接收一个包含M比特所述接口信号的所述子数据包并将所述M比特的接口信号转换成串行数据后从串行数据口发送出去，所述M为所述第一并/串-串/并转换模块的数据位宽。
2.根据权利要求1所述的方法，其特征在于，所述第一复用/解复用模块将所述第一待验证模块接口上的接口信号打包成第一复用数据包后发送至第一并/串-串/并转换模块包括：
将所述第一待验证模块接口上的接口信号打包成长度为包含个子数据包的第一复用数据包后发送至所述第一并/串-串/并转换模块，所述n为所述第一待验证模块接口的数量，所述表示取大于或等于n除以M的整数。
3.根据权利要求1所述的方法，其特征在于，所述第一复用/解复用模块将所述第一待验证模块接口上的接口信号打包成第一复用数据包后发送至第一并/串-串/并转换模块包括：
将所述第一待验证模块接口上的接口信号打包成长度为包含个子数据包的第一复用数据包后发送至所述第一并/串-串/并转换模块，所述n为所述第一待验证模块接口的数量，所述Q为所述第一并/串-串/并转换模块的数量，所述表示取大于或等于(n/M)/Q的整数。
4.根据权利要求1至3任意一项所述的方法，其特征在于，还包括：
在所述第一复用数据包的首位置写入同步标识。
5.根据权利要求1所述的方法，其特征在于，所述第一并/串-串/并转换模块一次接收一个包含M比特所述接口信号的所述子数据包并将所述M比特的接口信号转换成串行数据后从串行数据口发送出去的步骤之后，进一步包括：
第二并/串-串/并转换模块接收串行数据，按照每M比特为一个转换单位将所述串行数据转换成包含子数据包的第二复用数据包发送至第二复用/解复用模块；
所述第二复用/解复用模块将所述第二复用数据包解包成第二待验证模块的接口信号后发送至所述第二待验证模块。
6.一种可编程门阵列，其特征在于，所述可编程门阵列包括复用/解复用模块和并/串-串/并转换模块；
所述复用/解复用模块，用于根据待验证模块接口的数量，将所述待验证模块接口上的接口信号打包成复用数据包后发送至所述并/串-串/并转换模块，所述复用数据包包括多个子数据包；
所述并/串-串/并转换模块，用于一次接收一个包含M比特所述接口信号的所述子数据包并将所述M比特的接口信号转换成串行数据后从串行数据口发送出去，所述M为所述并/串-串/并转换模块的数据位宽。
7.根据权利要求6所述的可编程门阵列，其特征在于，所述复用/解复用模块，具体用于将所述待验证模块接口上的接口信号打包成长度为包含个子数据包的复用数据包后发送至所述并/串-串/并转换模块，所述n为所述待验证模块接口的数量，所述表示取大于或等于n除以M的整数。
8.根据权利要求6所述的可编程门阵列，其特征在于，所述复用/解复用模块，具体用于将所述待验证模块接口上的接口信号打包成长度为包含个子数据包的复用数据包后发送至所述并/串-串/并转换模块，所述n为所述待验证模块接口的数量，所述Q为所述并/串-串/并转换模块的数量，所述表示取大于或等于(n/M)/Q的整数。
9.根据权利要求6所述的可编程门阵列，其特征在于，所述并/串-串/并转换模块，还用于按照每M比特为一个转换单位将接收的串行数据转换成包含子数据包的复用数据包发送至所述复用/解复用模块；
所述复用/解复用模块，还用于将所述并/串-串/并转换模块转换所得的复用数据包解包成待验证模块的接口信号后发送至所述待验证模块。
10.一种可编程门阵列，其特征在于，所述可编程门阵列包括复用/解复用模块和并/串-串/并转换模块；
所述并/串-串/并转换模块，用于按照每M比特为一个转换单位将串行数据转换成包含子数据包的复用数据包发送至所述复用/解复用模块，所述M为所述并/串-串/并转换模块的数据位宽；
所述复用/解复用模块，用于将所述复用数据包解包成待验证模块的接口信号后发送至所述待验证模块。
11.根据权利要求10所述的可编程门阵列，其特征在于，所述复用/解复用模块还用于根据待验证模块接口的数量，将所述验证模块接口上的接口信号打包成第二复用数据包后发送至并/串-串/并转换模块，所述第二复用数据包包含多个第二子数据包；
所述并/串-串/并转换模块还用于一次接收一个包含M比特接口信号的所述第二子数据包并将所述复用/解复用模块打包成的第二复用数据包转换成串行数据后发送。
12.根据权利要求11所述的可编程门阵列，其特征在于，所述复用/解复用模块，具体用于将所述待验证模块接口上的接口信号打包成长度为包含个子数据包的复用数据包后发送至所述并/串-串/并转换模块，所述n为所述待验证模块接口的数量，所述表示取大于或等于n除以M的整数。
13.根据权利要求11所述的可编程门阵列，其特征在于，所述复用/解复用模块，具体用于将所述待验证模块接口上的接口信号打包成长度为包含个子数据包的复用数据包后发送至所述并/串-串/并转换模块，所述n为所述待验证模块接口的数量，所述Q为所述并/串-串/并转换模块的数量，所述表示取大于或等于(n/M)/Q的整数。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010150082.XA CN101833502B (zh) | 2010-04-15 | 2010-04-15 | Asic芯片验证方法和可编程门阵列 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201010150082.XA CN101833502B (zh) | 2010-04-15 | 2010-04-15 | Asic芯片验证方法和可编程门阵列 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101833502A CN101833502A (zh) | 2010-09-15 |
| CN101833502B true CN101833502B (zh) | 2016-03-02 |
Family
ID=42717578
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201010150082.XA Active CN101833502B (zh) | 2010-04-15 | 2010-04-15 | Asic芯片验证方法和可编程门阵列 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101833502B (zh) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102622191B (zh) * | 2012-02-24 | 2014-11-19 | 北京经纬恒润科技有限公司 | 一种高速海量存储板 |
| CN103973201B (zh) * | 2013-01-25 | 2016-05-25 | 立锜科技股份有限公司 | 具共享脚位的马达控制器与相关控制方法 |
| CN108333500A (zh) * | 2013-10-12 | 2018-07-27 | 深圳市爱德特科技有限公司 | 一种基于ddr的测试装置 |
| US10027600B2 (en) * | 2014-09-10 | 2018-07-17 | Artesyn Embedded Computing, Inc. | Time-division multiplexing data aggregation over high speed serializer/deserializer lane |
| CN104991883A (zh) * | 2015-06-04 | 2015-10-21 | 青岛海信信芯科技有限公司 | 片间互联的发送、接收装置及发送、接收方法及系统 |
| CN106209307A (zh) * | 2016-06-29 | 2016-12-07 | 醴陵恒茂电子科技有限公司 | 多颗fpga片间互联方法与系统 |
| CN107766599A (zh) * | 2016-08-22 | 2018-03-06 | 深圳市中兴微电子技术有限公司 | 集成电路芯片的原型验证装置 |
| WO2018039928A1 (zh) * | 2016-08-30 | 2018-03-08 | 华为技术有限公司 | 一种数据传输方法及装置 |
| CN106291338A (zh) * | 2016-08-31 | 2017-01-04 | 成都九洲迪飞科技有限责任公司 | 数字asic芯片测试系统及方法 |
| CN117632836A (zh) * | 2022-08-17 | 2024-03-01 | 上海合见工业软件集团有限公司 | 一种基于多fpga芯片的数据传输系统 |
| CN117632621B (zh) * | 2024-01-26 | 2024-05-07 | 深圳中微电科技有限公司 | 基于多fpga验证平台的可复用接口配置方法及装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978870A (en) * | 1996-10-31 | 1999-11-02 | Sgs-Thomson Microelectronics Limited | On-chip parallel-serial data packet converter to interconnect parallel bus of integrated circuit chip with external device |
| CN1625122A (zh) * | 2003-12-02 | 2005-06-08 | 四川南山之桥微电子有限公司 | 在vlsi soc asic 芯片验证中状态机动态转换判定的方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100501877C (zh) * | 2005-12-08 | 2009-06-17 | 上海华虹Nec电子有限公司 | 精简管脚的嵌入式闪存全面测试设计方法 |
-
2010
- 2010-04-15 CN CN201010150082.XA patent/CN101833502B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5978870A (en) * | 1996-10-31 | 1999-11-02 | Sgs-Thomson Microelectronics Limited | On-chip parallel-serial data packet converter to interconnect parallel bus of integrated circuit chip with external device |
| CN1625122A (zh) * | 2003-12-02 | 2005-06-08 | 四川南山之桥微电子有限公司 | 在vlsi soc asic 芯片验证中状态机动态转换判定的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101833502A (zh) | 2010-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101833502B (zh) | Asic芯片验证方法和可编程门阵列 | |
| US5784370A (en) | Method and apparatus for regenerating a control signal at an asynchronous transfer mode (ATM) layer or a physical (PHY) layer | |
| CN1210660C (zh) | Ieee1394总线与所控制设备间数据双向传送方法和装置 | |
| CN111131091B (zh) | 一种面向片上网络的片间互连方法和系统 | |
| US6452927B1 (en) | Method and apparatus for providing a serial interface between an asynchronous transfer mode (ATM) layer and a physical (PHY) layer | |
| CN100418335C (zh) | 数据传输控制装置及电子设备 | |
| CN109426636B (zh) | 一种fpga片间高位宽数据传输的方法及装置 | |
| CN109495519B (zh) | 物理编码电路及高速接口协议交换芯片 | |
| CN107786471B (zh) | 多fpga芯片间数据处理方法及转换装置 | |
| CN106598889A (zh) | 一种基于fpga夹层板的sata主控器 | |
| CN108462620B (zh) | 一种吉比特级SpaceWire总线系统 | |
| CN112003775B (zh) | 一种单电平单线全双工总线通信方法和系统 | |
| CN101729237A (zh) | 串行信号接收装置、串行发送系统、和串行发送方法 | |
| CN104572337A (zh) | 一种芯片间的数据传输方法 | |
| CN110838892B (zh) | 多路全双工串口的高可靠合并转发方法 | |
| CN101252415A (zh) | 整包数据的传输方法及传输系统 | |
| US5604739A (en) | Signal receiving and transmitting unit for converting a transmission rate of a received signal to a transmission rate of a transmittted signal | |
| CN102780598A (zh) | 一种总线通信方法、总线通信单元及系统 | |
| CN103034610A (zh) | 在分体模块间进行axi总线信号发送接收的方法及装置 | |
| CN101577598A (zh) | 多路信号复用、解复用的方法、装置和系统 | |
| CN116418866A (zh) | 一种fpga原型验证系统、数据传输方法、设备及存储介质 | |
| CN105406931A (zh) | 高速串行器/解串器通道上的时分复用数据聚合 | |
| CN111679998B (zh) | 多芯片系统及其数据传输方法 | |
| CN109660516B (zh) | Mipi c-phy信号发生方法、装置及系统 | |
| CN112732611A (zh) | 一种基于axi的芯片互联系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |