CN101814911B - 半导体元件和确定温度的方法 - Google Patents

半导体元件和确定温度的方法 Download PDF

Info

Publication number
CN101814911B
CN101814911B CN2009101593357A CN200910159335A CN101814911B CN 101814911 B CN101814911 B CN 101814911B CN 2009101593357 A CN2009101593357 A CN 2009101593357A CN 200910159335 A CN200910159335 A CN 200910159335A CN 101814911 B CN101814911 B CN 101814911B
Authority
CN
China
Prior art keywords
electrode district
semiconductor
control electrode
integrated
district
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009101593357A
Other languages
English (en)
Other versions
CN101814911A (zh
Inventor
P·巴金斯基
R·贝耶勒
H·鲁辛
D·多梅斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN101814911A publication Critical patent/CN101814911A/zh
Application granted granted Critical
Publication of CN101814911B publication Critical patent/CN101814911B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electronic Switches (AREA)
  • Power Conversion In General (AREA)

Abstract

一个实施例提供一种集成在半导体主体中的电路装置。提供至少一个功率半导体元件，其集成在半导体主体中并具有控制连接和负载连接。电阻元件热耦合到功率半导体元件并且同样集成在该功率半导体元件主体中并且配置在该功率半导体元件的控制连接和负载连接之间。该电阻元件具有温度依赖的电阻特征曲线。将驱动和评估单元设计成评估经过该电阻元件的电流或者在该电阻元件上的电压降并且提供依赖其上的温度信号。

Description

半导体元件和确定温度的方法
技术领域
本发明涉及半导体元件，其具有伴随集成到半导体元件的半导体主体中的元件，并且该元件的温度依赖特性从半导体元件外部进行评估。
背景技术
在半导体元件工作过程中，总是发生的功率损耗导致半导体元件发热。发热越严重，半导体元件中转换的功率就越多。功率晶体管就是其中一个例子。功率晶体管是可以产生大电流和高电压幅度的晶体管，因此适用于具有高功率消耗负载的直接操作。功率晶体管用于例如工业电子和汽车工程的输出级和开关级。
在这种情况下，半导体元件的温度表示该元件功能的基本要素。例如由于较高的周围环境温度或者诸如负载短路之类的故障，半导体元件产生了过热温度，这将导致半导体元件的损坏或毁坏或者甚至会导致负载的毁坏。例如，在硅基晶体管的情况下最大允许的结温大约在175到200摄氏度或者在锗基晶体管的情况下最大允许的结温大约在75到90摄氏度。超过了该温度范围会导致各半导体元件的毁坏。因此，必须可靠并及时地检测到半导体元件的可能过热温度以采取适当的措施，例如在达到临界温度值以前切断半导体元件或负载，也即在毁坏限度之前。
发明内容
本发明的一个例子涉及用于确定温度的装置，该装置包括至少一个功率半导体晶体管和至少一个具有两条连接线的元件，其中该元件伴随集成到具有功率半导体晶体管的集成半导体电路的半导体主体中，并且该元件热耦合到该功率半导体晶体管。进一步地，该元件通过一根连接线连接到功率半导体晶体管的控制电极，通过一根连接线连接到功率半导体晶体管的负载电极。该元件具有温度依赖的电阻，并且该电阻可以通过功率半导体晶体管的控制电极和负载电极评估。元件的温度依赖电阻表示功率半导体晶体管内部温度的评估量度。
本发明的另一个例子涉及用于制造集成半导体电路的方法，其中只有对在该功率半导体元件的控制电极和负载电极之间的功率半导体元件的阻断性能进行测试后才将元件的一根连接线连接到功率半导体晶体管的控制电极或者将元件的一根连接线连接到功率半导体晶体管的负载电极。
附图说明
所包含的附图为实施例提供了进一步的理解，并合并于此组成说明书的一部分。附图示出实施例并与说明书一起解释实施例的原理。通过参考以下详细说明会对其它实施例和实施例的许多期望优点有更好的理解。附图中的元件之间不需要互相成比例。同样的参考标记表示对应的相同部分。
图1是描述集成半导体晶体管电路的内部栅极电阻器的阻值的温度依赖的曲线图；
图2是描述集成半导体晶体管电路的内部栅级电阻器的温度依赖特征曲线组的曲线图；
图3示出在栅极和发射极之间具有集成元件的集成IGBT半导体晶体管电路装置的一个实施例的电路图；
图4示出具有集成栅极电阻器和连接该栅极电阻器下游的栅极下游的集成元件的集成IGBT半导体晶体管电路装置的一个实施例的电路图；
图5示出具有集成栅极电阻器和连接到该栅极电阻器的栅极上游的集成元件的集成IGBT半导体晶体管电路装置的电路图；
图6示出具有集成栅极电阻器和连接到该栅极电阻器的栅极下游的集成元件的集成MOSFET半导体晶体管电路装置的电路图，其中该元件的连接线与MOSFET源极之间的连接以分离的步骤实现；
图7示出具有集成栅极电阻器和连接到该栅极电阻器的栅极下游的集成元件的集成MOSFET半导体晶体管电路装置的电路图，其中该元件的连接线与MOSFET栅极之间的连接以分离的步骤实现；
图8示出具有集成栅极电阻器和连接到该栅极电阻器的栅极上游的集成元件的集成MOSFET半导体晶体管电路装置的电路图，其中该元件的连接线与MOSFET栅极之间的连接以分离的步骤实现；
图9示出具有集成栅极电阻器和连接到该栅极电阻器的栅极上游的集成元件的集成IGBT半导体晶体管电路装置的电路图，其中该元件的连接线与IGBT栅极之间的连接以伴随集成到该半导体电路的开关元件实现；
图10a-b示出具有集成栅极电阻器和连接到该栅极电阻器的栅极上游的集成元件的集成IGBT半导体晶体管电路装置的电路图以及用于驱动该半导体晶体管和评估该元件的温度依赖电阻的驱动和评估单元的示例性实施例；
图11示出具有集成栅极电阻器和连接到该栅极电阻器的栅极上游的集成元件的集成IGBT半导体晶体管电路装置的电路图以及另一个用于驱动该半导体晶体管和评估该元件的温度依赖电阻的驱动和评估单元的示例性实施例；
图12示出具有集成栅极电阻器和连接到该栅极电阻器的栅极上游的集成元件的集成IGBT半导体晶体管电路装置的电路图以及另一个用于驱动该半导体晶体管和评估该元件的温度依赖电阻的驱动和评估单元的示例性实施例；
图13a-c示出与图12类似的实施例的电路图；
图14示出具有集成栅极电阻器和连接到该栅极电阻器的栅极下游的集成元件的集成IGBT半导体晶体管电路装置的电路图以及另一个具有运算放大器的驱动和评估评估单元的示例性实施例；
图15在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、控制电极区、元件电极区、边缘末端区和绝缘电阻迹(resistance track)的装置的一个实施例；
图16在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、控制电极区、元件电极区、边缘末端区和绝缘电阻迹的装置的一个实施例；
图17在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、控制电极区、元件电极区、边缘末端区和元件的绝缘电阻迹的装置的一个实施例；
图18在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、控制电极区、元件电极区、边缘末端区和绝缘电阻迹的装置的一个实施例；
图19在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、控制电极区、元件电极区、边缘末端区、控制电极边缘区和绝缘电阻迹的装置的一个实施例；
图20在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、控制电极区、元件电极区、边缘末端区、控制电极边缘区和绝缘电阻迹的装置的一个实施例；
图21在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、控制电极区、元件电极区、边缘末端区、控制电极边缘区和绝缘电阻迹的装置的一个实施例；
图22在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、具有控制电极指的控制电极区、元件电极区、边缘末端区和绝缘电阻迹的装置的一个实施例；
图23在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、具有控制电极指的控制电极区、元件电极区、边缘末端区和绝缘电阻迹的装置的一个实施例；
图24在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、具有控制电极指的控制电极区、控制电极边缘区、边缘末端区、元件电极区和绝缘电阻迹的装置的一个实施例；
图25在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、具有控制电极指的控制电极区、控制电极边缘区、边缘末端区、元件电极区和绝缘电阻迹的装置的一个实施例；
图26在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、具有控制电极指的控制电极区、控制电极边缘区、边缘末端区、元件电极区和绝缘电阻迹的装置的一个实施例；以及
图27在一框图中示出了在集成半导体晶体管电路中的元件的负载电极区、具有控制电极指的控制电极区、元件电极区和绝缘电阻迹的装置的一个实施例。
具体实施方式
在以下的详细说明中，将参考组成本说明的一部分的附图，附图示出可以实施本发明的具体实施例。在这里，方向性的术语，例如“上部”、“下部”、“前面”、“后面”、“前沿(leading)”、“结尾(trailing)”等，参考图的方向使用。由于实施例的元件可以沿多种方向放置，因此使用方向性术语的目的在于阐述而不是限制。可以理解，在不脱离本发明的范围内可以采用其它实施例或者可以进行结构或逻辑的改变。因此，以下的详细说明不应作为限制，并且本发明的范围由所附的权利要求书定义。
可以理解，除非另外特别指明，这里所描述的各种示例性实施例的特征可以互相组合。
为了确定半导体元件(例如，半导体晶体管)的温度，已知可以在半导体元件的壳体或者半导体主体/芯片上安装温度传感器。这种情况的缺点是传感器和实际的半导体元件是两个独立的元件，使得传感器只检测到半导体元件外部的温度，其中外部温度可与来自半导体元件内部的温度有较大的偏离，并且进一步地，当半导体元件内部的温度快速改变时，外部温度具有不期望的迟钝(inertia)。但是，半导体主体内的温度的精确性关系到临界工作状态的确定。
为了确定半导体元件内部的温度，已知的是在相同的半导体主体中提供元件，其中该半导体元件集成到该半导体主体。这是利用了可以由评估单元检测的元件变量依赖温度的事实，因此半导体主体中的温度可以从该变量中推导出来。因此，在例如已知的功率半导体中，该功率半导体的耗尽层的温度通过一个或多个附加的二极管检测，其中二极管伴随地集成到功率半导体的半导体主体中并且以串联或并联的方式连接。
在这种情况下，一个或多个二极管的温度依赖的正向电压(forward voltage)可以作为相应的温度信号。这种情况下，正向电压可以由二极管中的外加恒定电流产生。该正向电压表示功率半导体的温度的量度。外加电流和正向电压的评估通常由安排在功率半导体集成电路外部的驱动和评估单元提供。
但是，功率元件的半导体主体中的一个或多个附加二极管结构的存在需要额外的基底面积。另外，这些额外集成到功率半导体中的结构需要为其提供附加的导向外部并且同样会占用额外的基底面积的连接线。因此增加了整个集成电路的复杂度，并且在集成电路的连接布局时必须考虑附加的连接线。
下面描述的实施例主要基于包含IGBT功率半导体晶体管的集成半导体电路的例子。其它的集成功率半导体电路的实施例例如包含MOSFET晶体管、双极型晶体管和晶闸管。在这种情况下，术语控制电极和负载电极用于本发明的通用描述。在IGBT功率半导体晶体管的情况下，控制电极是栅极并且负载电极是发射极；在MOSFET功率半导体晶体管的情况下，控制电极是栅极并且负载电极是源极；在双极型晶体管功率半导体晶体管的情况下，控制电极是基极并且负载电极是发射极；在晶闸管的情况下，控制电极是栅极并且负载电极是阴极。
在IGBT功率晶体管的内部栅极电阻器上的测量表明，这种功率晶体管的结温甚至可以不需要在该功率半导体表面的附加集成元件就可以被确定。这种情况下，评估元件的栅极和附加连接区之间的栅极电阻器的温度依赖的阻值。
图1在一框图中示出了作为以摄氏度为单位的结温Tj(横坐标)的函数的集成IGBT半导体晶体管电路的内部栅极电阻器RGint(纵坐标)的阻值的依赖性。从图1中可以看出，内部栅极电阻器RGint的测量的阻值从Tj＝30℃时的3.9欧姆增加到Tj＝150℃时的4.5欧姆。总体来看，在电阻器的情况下，温度和阻值成线性关系。这种内部栅极电阻器RGint相对较小的阻值(在几欧姆并且通常小于10欧姆的范围内)在特定的环境下可能产生问题。由于生产过程中的波动，因此只有以更为复杂的方式，才能例如为可靠温度评估的需要而制造具有相同值的内部栅电阻器。
图2在一框图中示出了作为集成IGBT半导体晶体管电路的结温Tj(纵坐标)的函数的集成IGBT半导体晶体管电路的内部栅极电阻器的电阻值(横坐标)，这些集成IGBT半导体晶体管电路来自18个不同制造批次(芯片1.1到芯片1.6，芯片2.1到芯片2.6，芯片3.1到芯片3.6)。在该情况下，内部栅电阻器RGint的预设的额定电阻值在温度Tj＝25℃时为5欧姆。但是，从图2中可以看出，在该温度下产生了专门由于制造问题导致的阻值的波动，在调查的批次中，波动范围在大约5欧姆到5.6欧姆。与图1一样，图2也很好地揭示了内部栅极电阻器RGint的阻值与温度Tj的线性关系。
但是，所确定的不同制造批次之间最大为0.6欧姆的相对较小的绝对电阻偏差与内部栅极电阻器RGint的小的绝对电阻值一起导致了确定相关温度的不期望的不准确性。另外，由于下列事实引起了不利的效应：为了从半导体元件外部评估内部栅极电阻器RGint的温度依赖的电阻值(例如利用相应的评估单元)，采用用于确定温度的栅极电阻器，这需要在集成半导体电路内有附加的连接区和附加的引向外部的连接线。
因此，根据本发明的一个例子，至少一个具有温度依赖电阻的附加元件被伴随地集成到可控功率半导体元件(例如，IGBT功率半导体晶体管)的集成半导体电路中。这种元件(例如，具有温度依赖阻值的电阻器)具有两条连接线，其中一条连接线连接到控制电极连接并且另一条连接线连接到功率半导体元件的负载电极连接。由于与集成到集成二极管结构相比，将电阻迹集成到集成半导体电路的半导体主体中需要的面积小了不少，并且制造过程也得到了极大的简化，因此例如用温度依赖电阻器来实现该温度依赖元件。
进一步，这样的电阻器被实施为具有高电阻并且例如采用与位于功率半导体的控制电极与控制电极连接之间的导线(lead)内的电阻器(见RGint)相同的制造方法，因此该元件的集成在该半导体元件的制造过程中不需要额外的方法过程。与内部栅极电阻器RGint相比，用于评估半导体元件结温的该电阻器的高电阻实施例是通过在半导体元件中配置对应的电阻迹来实现的。(见图15到图27)
图3在一个电路图中示出了将具有温度依赖电阻的电阻元件集成到可控功率半导体的集成半导体电路中的示例性实施例。图3在一电路图中示出以功率半导体晶体管T1和电阻元件RGE表示的IGBT。电阻元件RGE通过第一连接被连接到IGBT T1的栅极连接G(栅极触点(gate pad))和内部栅极Gint(控制电极)并且通过第二连接被连接到功率半导体的发射极E(负载电极)和发射极连接(发射极触点)。由于RGE被实施为具有高电阻，在施加到栅极连接G的栅极控制电压的稳定状态(即，处于IGBT的ON状态和OFF状态)下(即在对应开关操作的之前或之后)，有专门的相应的小电流经过电阻器RGE，因此评估单元不需要提供不期望的高功率来评估电阻器RGE的温度依赖变量。
按这种方法，给定恒定的栅极电压(例如，在ON状态下的+15V和在OFF状态下的-15V)，可以对单独经过电阻器RGE的电流进行测量。作为另一种选择，给定恒定的小电流，也可以评估电阻器RGE两端的电压。在这种情况下，电阻器RGE两端的电压或经过电阻器RGE的电流通常可以通过驱动和评估单元(例如，可以被安排在功率元件的外部)进行评估。这种情况下，电流和电压分别代表电阻器RGE的温度依赖阻值的量度，并且被用于确定该功率元件的内部结温。
因为IGBT的栅极连接G(即栅极触点)和发射极连接E(即发射极触点)可以被用于测量电阻器RGE两端的电压或经过电阻器RGE的电流，所以在IGBT的集成半导体电路中不需要实现到电阻器RGE的附加的导线。从而避免了其它导线的连接(焊接)和从半导体电路出来的线路的路由的额外花费。
另外，与现有方案相比，通过利用功率晶体管的集成半导体电路中的控制电极和负载电极间的电阻器RGE的适当配置，可以显著降低对电阻器RGE的半导体结构的面积要求，这点会在下面进行详细的解释，并可以从图15到图27中看出。
以这种方式集成电阻器RGE的另一个优点是在静电放电下获得保护，从而在以这种方式形成的集成半导体电路中就不需要在静电放电下有外部保护措施。
而且还有另外一个优点缘于下列事实：在未完全达到最大开关电压时，以这种方式形成的可控制功率半导体在导通工作期间保持在切断状态。在这种情况下，连接在IGBT的栅极和发射极之间的这样的电阻器RGE具有在1000欧姆到20兆欧姆范围内的合适的电阻值，例如电阻值在2千欧姆到15千欧姆的范围内。
图4在一电路图中示出具有集成内部栅极电阻器RGint和集成电阻元件RGE的集成IGBT半导体晶体管电路的装置的示例性实施例。在该例中，电阻元件RGE连接到IGBT T1的发射极连接E和内部栅极Gint。与图3例子的差异是，在栅极连接G(即栅极触点)和内部栅极Gint之间另外配置了(晶体管内的)栅极电阻器RGint。在功率晶体管中经常需要这样的栅极电阻器RGint。
图5在一电路图中示出具有集成内部栅极电阻器RGint和集成电阻元件RGE的集成IGBT半导体晶体管电路的装置的示例性实施例。在该例中，电阻器元件RGE再次连接到IGBT T1的发射极连接E。另外，该电阻元件RGE直接连接到IGBT T1的栅极连接G(即栅极触点)。栅极连接G再次通过栅极电阻器RGint连接到内部栅极Gint。
图6在一电路图中示出具有集成栅极电阻器RGint和用于确定温度的集成电阻元件RGE的集成MOSFET半导体晶体管电路的装置的典型实施例，其中如图3中例子所示的集成电阻元件RGE连接到栅极，其中例如通过使用引线连接10(焊接)使电阻器元件RGE的连接线和MOSFET源极连接S之间的连接以分离的步骤实现，其可以在制造过程后面的时间点实现，并且其在点1和点2之间建立起了到MOSFET源极连接S的连接。
在点1和点2之间采用开放式连接(open connection)使得在集成半导体电路的制造过程中可以阻断特性(blockingproperties)未受到电阻元件RGE破坏的情况下对功率半导体的阻断性能进行测试。在成功地对功率半导体进行测试之后，在后继的制造步骤中实现电阻元件RGE的连接线的点1和点2之间的连接。
在该例中，可以通过例如安排在半导体电路点1和点2处的两个连接区域的过焊接(overbonding)实现点1和点2之间的焊接连接10。在另一个例子中，电阻器元件RGE和MOSFET源极连接S之间的连接可以通过电阻器RGE的连接线实现，其中该连接线将以任意的方式安装到电阻器RGE，并且将连接到首先在单独处理步骤中产生的源极。
图7在一电路图中示出具有集成栅极电阻器RGint和用于确定温度的集成电阻元件RGE的集成MOSFET半导体晶体管电路的装置的示例性实施例。电阻元件RGE通过连接线连接到源极连接S，其中电阻器RGE的另一条连接线和MOSFET T2的内部栅极Gint之间的焊接连接10以分离的步骤实现。这与图6所示的例子类似，通过使用引线连接(焊接)完成，该引线连接可以在制造过程后面的时间点实现并且将电阻器RGE电连接到MOSFET T2的栅极Gint。根据图6，使得在制造过程(context)中可以测试以MOSFET实施的功率半导体的阻断特性，测试不受电阻器RGE的影响。
图8在一电路图中示出具有集成栅极电阻器RGint和用于确定温度的集成电阻器RGE的集成MOSFET半导体晶体管电路的装置的示例性实施例，该电阻器RGE连接到栅极电阻器RGint的连接G(栅极触点)上游，其中电阻器RGE和MOSFET T2的栅极连接G之间的焊接连接10与图6或7中所示的例子一样，以分离的步骤实施。
用于温度测量的温度依赖电阻器RGE的连接线到内部栅极电阻器RGint的功率半导体上游的控制电极连接的连接(亦如图5和7所示的)的效果是，内部栅极电阻器RG的温度依赖的影响(虽然由于电阻器而是小的，然而却是存在的)被完全消除。由于在静止阶段(恒定的正或负栅极电压)在栅极连接G会出现双极栅极控制电压(即，对应的开关操作之前或之后)，因此有专门的电流经过电阻器RGE。
图9在电路图中示出根据图8的集成IGBT半导体晶体管电路的装置，其中，与图8的例子相反，元件RGE的连接线和IGBT的栅极连接G之间的连接通过伴随集成到半导体电路中的开关元件MS实现。在根据图8的示例性实施例中，该开关元件以MOSFET来实现，其中MOSFET的漏极连接到内部栅极电阻器的IGBT上游的栅极连接G，并且它的源极被连接到电阻器RGE。在一个实施例中，可以将MOSFET MS直接连接到内部栅极Gint以代替将其连接到栅极连接G。
进一步，MOSFET晶体管的栅极被连接到IGBT功率半导体晶体管的栅极连接。按照这种方式，MOSFET晶体管由功率半导体栅电压驱动并且当在IGBT的栅极出现对应的栅极电压时，在栅极线和电阻器RGE之间形成连接，使得后者处于导通的状态。这确保了在导致被集成半导体电路监控的升温的电流经过IGBT时，可以通过电阻器RGE评估IGBT的结温。作为根据图9的示例性实施例的另一种方案是，还可以使用非可控制开关元件(在特定的温度自动变得导电)来代替MOSFET晶体管。
这样的开关元件可以被实施为例如晶闸管，其在特定的温度(例如，50℃、70℃或100℃)下不需要额外的控制信号就可变成导电的状态并且因此导致温度依赖元件连接到该功率半导体的控制和/或负载电极。
图10a是根据图5的例子的电路装置的示例性实施例的电路图，该电路装置具有用于驱动半导体晶体管和用于评估元件RGE的温度依赖电阻的示例性的驱动和评估单元。根据图10，驱动和评估单元包括第一直流电压源V1、第二直流电压源V2、电阻器R5和两个电容器C1和C2。另外，驱动和评估单元包括电阻器R6和两个双极型晶体管Q1和Q2。在该例中，晶体管Q1被实施为npn晶体管并且晶体管Q2被实施为pnp晶体管。
根据图10a，直流电压源V1的正极输出连接到电容器C1的第一连接线和晶体管Q1的集电极。直流电压源V2的负极输出连接到电容器C2的第一连接线和晶体管Q2的集电极。直流电压源V1的负极输出和直流电压源V2的正极输出连接到电阻器R5的第一连接线，并且电容器C1的第二连接线和电容器C2的第二连接线互相连接并连接到电阻器R5的第二连接线。进一步，根据图10a，晶体管Q1和Q2的两个基极互相连接并且还连接到用于驱动信号的输入线。晶体管Q1和Q2的两个发射极互相连接并且还连接到电阻器R6的第一连接线，电阻器R6的第二连接线通过栅极电阻器RG连接到IGBT的栅极和电阻器RGE的连接线。
如果例如通过使用矩形波形式的驱动信号使两个晶体管Q1或Q2其中之一进入导通状态，那么电容器C1和C2分别提供用于将功率半导体元件(这里为IGBT)接通和切断的电流峰值。在半导体功率元件的控制极呈现恒定电压的时间阶段中(也就是在功率半导体完全接通或切断的时间范围内)，直流电压源V1和V2分别通过电阻器R5对电容器C1和C2再次充电。一旦电容器C1和C2完全充电完毕，那么只有经过电阻器RGE的电流(Q1或Q2基极-发射极二极管导通)才经过驱动和评估单元的电阻器R5。
这就导致了电阻器R5两端的电压降，该电压降表示经过集成在集成半导体电路中的电阻器RGE的电流的量度并且因此表示功率半导体元件内部温度的量度。因此，可以采用电阻器RGE两端呈现的电压，例如在发生超过功率半导体元件的预定义的结温情况(导致在电阻器R5两端的对应的电压降)时，促成功率半导体元件的保护性关断。
电阻器R5两端呈现的电压还可以被转送到连接在下游的电子评估和控制单元(未明确示出)，在其中对结温进行评估并对功率半导体元件的温度作出相应的反应。在该例中，电阻器R5以适当的大小设计，从而在电阻器R5的两端出现的只是来自电压源V1和V2的所需电压(用于操作功率半导体元件的驱动)的小部分(例如，1伏特)。
图10b所示的电路图与图10a的电路图的区别仅在于还有两个二极管D1和D2与电阻器R5并联。在该例中，二极管D1和D2互相背靠背连接并用于在IGBT T1的内部栅极Gint充电或放电时限制电阻器R5两端的电压。二极管还可以由控制开关代替(例如，MOS晶体管或双极型晶体管)，以在内部栅极Gint充电和放电过程中，进一步减少在电阻器R5两端的电压降。
图11在电路图中示出根据图10a或10b的集成IGBT半导体晶体管电路的装置，其具有用于驱动半导体晶体管和用于评估元件RGE的温度依赖电阻的驱动和评估单元的另一个示例性实施例。在该例中，根据图11的驱动和评估单元包括直流电压源V1、直流电压源V2、电阻器R6和电阻器R7。进一步，驱动和评估单元也包括两个双极型晶体管Q1和Q2。在该例中，晶体管Q1被实施为npn晶体管并且晶体管Q2被实施为pnp晶体管。
根据图11，直流电压源V1的正极输出连接到晶体管Q1的集电极。直流电压源V2的负极输出连接到晶体管Q2的集电极。进一步，根据图11，晶体管Q1和Q2的两个基极互相连接并且连接到电阻器R7的第一连接线，其中电阻器R7的第二连接线表示用于驱动信号的输入连接。晶体管Q1和Q2的两个发射极互相连接并且连接到电阻器R6的第一连接线，电阻器R6的第二连接线通过栅极电阻器RG连接到IGBT的栅极和电阻器RGE的连接线。
如果例如通过矩形波形式的驱动信号使两个晶体管Q1或Q2其中之一进入导通状态，那么用于导通和切断可控制的功率半导体元件(这里为IGBT)的电流峰值由分别通过电压源V1和V2的晶体管，分别通过晶体管Q1和Q2和IGBT的控制极的电阻器R6提供。在半导体功率元件的控制电极呈现恒定电压的时间阶段中(也就是在功率半导体完全导通或切断的时间范围内)，表示流过电阻器RGE的电流的量度的电流(在Q1或Q2基极-发射极二极管导通时)经过驱动和评估单元的电阻器R7。在该例中，需要考虑晶体管Q1和Q2的各自的电流增益系数。流经电阻器R7的电流在电阻器R7的两端产生表示功率半导体元件的内部温度量度的电压UT。
图12是具有(例如参考图10或11)集成IGBT半导体晶体管电路的电路装置的电路图，其具有用于驱动半导体晶体管和用于评估元件RGE的温度依赖电阻的驱动和评估单元的进一步的示例性实施例。在该例中，根据图12的驱动和评估单元包括直流电压源V3、电流源I1、电阻器R8和包括两个双极型晶体管Q3和Q4的驱动级。
根据图12，电压源V3的正极输出连接到晶体管Q3的集电极。直流电压源V3的负极输出连接到晶体管Q4的集电极。另外，根据图12，晶体管Q3和Q4的两个基极互相连接并且连接到用于驱动信号的输入连接。晶体管Q3和Q4的两个发射极互相连接并且连接到电阻器R8的第一连接线，电阻器R8的第二连接线连接到IGBT T1的栅极连接(栅极触点)G。栅极连接G经过晶体管-内部栅极电阻器RGint连接到IGBT的栅极、电阻器RGE的第一连接线和电流源I1的第一连接线。电流源I1的第二连接线连接到电阻器RGE的第二连接线、晶体管Q4的集电极和直流电压源V3的负极输出。
如果将例如矩形波形式的驱动信号施加于根据图12的驱动和评估电路的控制输入连接，那么晶体管Q3和Q4其中之一就处于导通状态，从而经过电阻器R8，提供电压源的正电位或负电位作为IGBT的控制极的导通或切断信号。
在IGBT的切断状态下，由于与图10和图11中的示例性实施例相反，该电路只有一个电压源V3，因此在该例中，根据图12的驱动和评估电路提供了0伏特的栅极电压。但是，在IGBT的切断状态下，电流源I1在集成功率半导体的温度依赖电阻器RGE两端产生电压UT。该电压UT可以用作在该开关状态下的功率半导体的内部温度的量度。电压UT可以在驱动和评估电路和功率半导体之间的栅极连接上分接并且随后进行评估(见关于图10a的说明)。
图13a、13b和13c中的示例性实施例的工作方式与图12中的例子类似。图13a的电路装置区别于图12的例子的根本原因在于一个开关SW1代替了电阻器R8连接在驱动级(Q3，Q4)的输出和栅极连接G(栅极触点)之间。另外一个就电路功能而言非重要的区别是，在该例子中，电阻器RGE不是连接在功率晶体管T1的发射极连接E和栅极连接G之间，而是直接连接在发射极连接E和内部栅极Gint之间。
功率晶体管电路(T1、RGint、RGE)可以通过开关SW1从驱动级断开。温度测量在在IGBT T1的切断状态下进行。在测量操作开始时，开关S1断开(opened)，并且然后驱动电路从测量电路(RGint、RGE)解耦。流经电流源的电流I1现在只流经电阻器RGint和RGE(处于经过考虑的准静态模式)。电流源的电流I1在内部栅极电阻器RGint和电阻器RGE形成的串联电路上产生电压降UT。由于电阻器RGE和栅极电阻器RGint是温度依赖的，所以电压降UT当然也是温度依赖的，并且可以在栅极连接G(栅极触点)和发射极连接E(发射极触点)之间分接用于温度测量。关于测量电流I1的方向没有限制。但是，电流I1允许选择最大幅度，使得即使在最高温度下电压UT不会超出功率晶体管T1的阀值电压，从而避免了不期望的晶体管T1的接通。
图13b的例子与图13a的例子十分相似。唯一的区别是，开关不是连接在驱动级(Q3，Q4)的驱动器输出的下游，而是连接在驱动级输入的上游。在该例中，SW2表示开关。图13b中的电路功能与图13a中的电路的功能实质上一致。在测量操作开始时，开关SW2断开，并且因此驱动级从提供驱动信号CTRL的信号源分离。因此驱动级处于高阻抗(即，输出电阻高)并且整个驱动级(Q3，Q4)实际上从测量电路(RGint，RGE)解耦。评估按照与图13a的例子所示相同的方式进行温度测量。
图13c的例子与图13b的例子十分相似，区别是在驱动级(Q3，Q4)中用MOSFET代替了双极型晶体管。开关SW2连接驱动晶体管的栅极连接和源极连接。在测量操作开始时，开关SW2闭合，并且驱动器晶体管Q3和Q4因此关断。评估驱动级为温度测量处于高阻抗(跟前述的例子一样)，并且因此实际上从测量电路解耦。评估按照与图13a或图13b的例子所示相同的方式进行温度测量评估。由于在MOSFET驱动级的例子中不可避免的体二极管(body diodes)DQ3和DQ4，所以电流I1被允许选择的最大幅度使电阻器RGint和RGE两端的电压降UT不会超过二极管DQ2的正向电压，因为否则测量结果可能遭到破坏。
与图13a-c中的例子相反，图14的示例性实施例允许在功率晶体管T1接通或切断状态下进行温度测量。与图10的示例性实施例的方式相似，通过采用包含晶体管Q1和Q2的驱动级以双极方式驱动功率晶体管装置(T1，RGint，RGE)的栅极连接G。在稳定状态下，内部栅极Gint相对于发射极E的电位进行正向或负向充电并且栅极电流作为测量电流只流经电阻器RGint和RGE。电流大小依赖于栅极连接G和发射极连接E之间的电压VBE(由驱动级(Q1，Q2)预先确定)和功率晶体管T1的结温Tj。
除了测量操作期间以外，发射极连接E通过闭合的开关SW3连接到恒定电位(例如接地GND)。在测量操作开始时，开关SW3断开并且测量电流经过电流电压转换器，该转换器可以包含例如具有反馈电阻器RFB的运算放大器OA。在该例中，运算放大器提供的输出电压UT可以通过下式计算：
UT＝RFB＊VBE/(RGint+RGE)
随着温度增加，电阻器RGE的电阻值增加，并且输出电压根据结温Tj相应地减少。
图3到图14示出的典型实施例示出具有温度依赖电阻特征曲线的附加元件被集成到可控功率半导体的集成半导体电路的方式，通过以这种方式集成，使得可以通过功率半导体的控制电极和负载电极评估该元件的电阻而不需要为此目的实现附加的连接线并将该附加的连接线导向集成半导体外部。
以下附图示出了示例性实施例，其中作为本发明另外的本质优点，示出了集成半导体电路的示例性实施例，其中作为本发明的另一个根本优点，即大大减少或甚至避免了在集成半导体电路中的附加的温度依赖元件所占的额外需要的区域部分。为达到这个目的，连接在可控功率半导体的控制电极和负载电极之间的温度依赖元件以作为温度依赖电阻器的电绝缘电阻迹的形式来实现。
根据图15到图27的以下所有的示例性实施例均基于IGBT功率半导体的实例进行描述。在该例中，在所有典型实施例中，例如用多晶硅来实现绝缘电阻迹WI，其中实施的多晶硅与内部栅极电阻器RGint的多晶硅相比具有增加的电阻系数。
图15在示意图中示出在集成半导体晶体管电路的半导体主体中的装置的示例性实施例。图15具有负载电极区(发射极触点EP)、控制电极区(栅极触点GP)、元件电极区(传感器触点SP)、边缘末端区域RA和绝缘电阻迹WI。控制电极区GP和元件电极区SP例如可以在焊接线10的辅助下，作为焊接区，例如以产生例如图8中例子所示的在电阻元件RGE和控制连接G(参考电路节点1和2)之间的连接。
根据图15，负载电极区EP覆盖了集成半导体晶体管电路的半导体主体的矩形区域的最大区域并且结束于边缘末端区域RA。控制电极区GP安排在半导体主体的一个角，并且临近后者，元件电极区SP以相同的大小实施。在元件电极区SP和半导体主体的另一个角之间，绝缘电阻迹WI沿着边缘末端区域RA平行延伸。
绝缘电阻迹WI在一边电连接到元件电极区SP并且在另一边电连接到负载电极区EP。在图15中，绝缘电阻迹WI和元件电极区SP之间的电接触由一个菱形标识并且绝缘电阻迹WI和负载电极区EP之间的电接触由一个圆形标识。
在该例中，控制电极区GP和元件电极区SP还可以可选地首先在单独的制造过程中互相电连接，以便对半导体晶体管的阻断性能进行先前测试，该测试不受电阻迹WI的影响。另外一种选择(之前已经描述过但是这里没有明确描述)是，还可以以分离的制造步骤在绝缘电阻迹WI和负载电极区EP之间形成电连接。相同的选择还可以应用于下面所有根据图16到图26所示的示例性实施例，其中，为清楚起见，集成栅极电阻器没有示出。
图16在示意图中示出集成半导体晶体管电路的装置的另外一个示例性实施例，其包括如图15所示典型实施例的相同的元件和这些元件之间的相同的互连。但是，与图15相反，在该例中，元件电极区SP被安排在控制电极区GP上并且从绝缘电阻迹WI，沿着边缘末端区域RA的方向从元件电极区SP延伸并沿着边缘末端区域RA平行延伸直到半导体主体的另一个角。
图17在示意图中示出集成半导体晶体管电路装置的另一个典型实施例，其具有与根据图16的示例性实施例相同的元件和元件间相同的互连。与图16相反，绝缘电阻迹WI首先类似地从元件电极区SP沿着边缘末端区域RA方向延伸并从那里开始进一步沿着边缘末端区域RA平行延长，但是在离开控制电极区GP之后，以曲折的形式沿着控制电极区GP的边缘实现。在该情况中，绝缘电阻迹WI和负载电极区EP之间的电接触在控制电极GP的附近并且在相对于边缘末端区域RA的边缘实现。
电阻迹的阻值和耦合到集成半导体电路的特定区域的热量可以由不同的关于电阻迹的长度和形状的电阻迹WI示例性实施例定义，这些电阻迹WI在图15到图17以及之后的附图中示出。
图18在一示意图中示出具有与根据图16和图17的典型实施例相同的元件和相同的元件间互连的集成半导体晶体管电路装置的另一个示例性实施例。根据图18，电阻迹WI再次形成为延长的电阻迹，电阻迹WI首先类似地从元件电极区SP，沿着边缘末端区域RA方向延伸并从那里开始进一步沿着缘末端区域RA平行延长，但是在离开控制电极区GP之后，进一步沿着面向负载电极区EP的控制电极区GP的两边延长至边缘域RA。
图19在示意图中示出在集成半导体晶体管电路中的负载电极区EP、控制电极区GP、元件电极区SP、边缘末端区域RA和元件的绝缘电阻迹WI的装置的一个示例性实施例。与图16相反，在该例中，出自控制电极区GP的控制电极边缘域GR额外地延伸到边缘末端区域RA和负载电极区EP之间。在该例中，绝缘电阻迹WI从元件电极区SP，沿着控制电极边缘域GR方向延伸并从那里开始进一步沿着控制电极边缘域GR平行延长直到集成电路的半导体主体的另一个角。
图20在示意图中示出具有与根据图19的示例性实施例相同的元件和相同的元件间互连的集成半导体晶体管电路装置的另一个示例性实施例。绝缘电阻迹WI首先从平行于边缘末端区域RA的元件电极区SP，沿着负载电极区EP的方向经过控制电极区GP延伸，并且在离开控制电极区GP之后，在负载电极区EP上，沿着控制电极区GP的边缘以曲折的方式实施。在该例中，绝缘电阻迹WI和负载电极区EP之间的电接触形成在控制电极GP的附近并且位于相对于控制电极边缘域GR的边缘。
图21在示意图中示出具有与根据图19和图20的示例性实施例相同的元件和相同的元件间互连的集成半导体晶体管电路装置的另一个示例性实施例。根据图21，绝缘电阻迹WI首先从元件电极区SP经过控制电极区GP延伸到边缘末端区域RA并且从那里沿着控制电极边缘区域GR的方向平行于边缘区域RA延伸。在离开控制电极区GP之后，行进在控制电极边缘区域GR下的电阻迹WI沿着沿着负载电极区EP的三条边缘延伸直到电阻迹WI被引回到负载电极区EP以与后者形成接触。
图22在示意图中示出在集成半导体晶体管电路中的负载电极区EP、具有4个控制电极指GF的控制电极区GP、元件电极区SP、边缘末端区域RA和绝缘电阻迹WI的配置的一个示例性实施例。根据图22，控制电极区GP被安排在负载电极区EP的中心区域并且元件电极区SP被安排在控制电极区GP的中心区域。在每种情况下，4个控制电极指GF从控制电极区GP的每个边的中间沿着边缘末端区域RA的方向延伸。电阻迹WI从元件电极区SP的边缘的中间经过控制电极区GP到达其中一个控制电极指GF并且从那里沿着控制电极区GP的四个边平行延伸，穿过控制电极指GF和负载电极区EP。绝缘电阻迹再次到达第一个控制电极指的地方，就是实现与负载电极区EP接触的地方。
在负载电极区EP上的元件电极区SP、控制电极区GP和电阻迹WI的中心配置会导致电阻迹WI与在半导体电路的中部内的控制电极区GP与负载电极区EP之间的区域的热耦合。这就确保了在热量最大评估位置确定半导体温度或半导体的结温。通常，集成半导体电路内产生的热量会朝元件的边散发并在此路径上减少，因此不是安排在中间的电阻迹WI不能显示所产生的最大温度。
图23在示意图中示出具有与根据图20的示例性实施例相同的元件和相同的元件间互连的集成半导体晶体管电路装置的示例性实施例。与图20相反，绝缘电阻迹WI从元件电极区SP的边缘的中间经过控制电极区GP延伸到其中一个控制电极指GF，并且从那里沿着控制电极指GF的中央和之下延伸直到电接触，其在靠近边缘末端区域RA的负载电极区EP上制作。根据图23，由于元件电极区SP被安排在控制电极区GP的中央并且绝缘电阻迹WI在控制电极指GF之下形成，所以将电阻迹WI集成到半导体元件中不会造成额外的面积要求。
图24在示意图中示出在集成半导体晶体管电路中具有负载电极区EP、控制电极区GP、3个控制电极指GF、控制电极边缘区域GR、元件电极区SP、边缘末端区域RA和绝缘电阻迹WI的配置的一个示例性实施例。根据图24，出自安排在负载电极区EP的边缘区的中间的控制电极区GP，在该例中，控制电极边缘区域GR在边缘末端区域RA和负载电极区EP之间沿周边延伸。进一步，两个出自相同边缘区的分别在控制电极区GP各边的控制电极指GF，沿着相对的控制电极边缘区域GR的方向，几乎在负载电极区EP的整个区上方延伸。
出自面向半导体主体中间的控制电极区GP的边缘的第三控制电极指GF沿着相对的控制电极边缘域GR的方向，几乎在负载电极区EP的整个区上方延伸。在该例中，绝缘电阻迹WI从元件电极区SP的边缘的中间，沿着相对的控制电极边缘区域GR的方向延伸，并且沿着第三控制电极指GF的中央和之下延伸。
按照这种方式，电阻迹热耦合到集成半导体的区域，该区域在负载电极区EP的中央，从半导体主体的一边向另一边延伸。在该例中，延长的电阻迹WI的热量对应于其延伸经过集成半导体电路的装置的中心的温度曲线(temperature profile)的平均值。根据图24，元件电极区SP被安排在控制电极区GP的中间并且绝缘电阻迹WI在控制电极指GF之下形成，将电阻迹WI集成到半导体元件中不会造成额外的面积要求。
图25在示意图中示出具有与根据图24的示例性实施例相同的元件和相同的元件间互连的集成半导体晶体管电路装置的另一个示例性实施例。与图24相反，电阻迹WI没有沿着第三控制电极指GF的整个长度延伸，而是在负载电极区EP的区域中央形成曲折的结构，该结构在它的末端电连接到该负载电极区EP。按照这种方式，电阻迹WI的最大部分依次经历了到负载电极区EP的区域中央的热耦合，在功率半导体的工作期间通常最高温度主要在此处。
图26在示意图中示出具有与根据图24和图25的示例性实施例相同的元件和相同的元件间互连的集成半导体晶体管电路装置的另一个示例性实施例。与图24和图25相反，绝缘电阻迹WI从元件电极区SP的边缘的中间，穿过控制电极区GP，沿着安排最近的控制电极边缘区域GR的方向延伸，然后沿着后者之下的控制电极边缘区域GR的整个四周延伸。在控制电极边缘域GR快要再次碰到控制电极区GP时，该绝缘电阻迹WI由相应的接触连接电连接到负载电极区EP。根据图26，由于元件电极区SP被安排在控制电极区GP的中间并且电阻迹WI在控制电极边缘域GR之下形成，所以将电阻迹WI集成到半导体元件中不会造成额外的面积要求。
图27以详细的示意图示出基于IGBT功率半导体晶体管的在集成半导体晶体管电路中具有发射极电极区EP、具有栅极指GF的栅极区GP、元件电极区SP和绝缘电阻迹WI的装置的一个示例性实施例。该装置进一步包括发射极金属(具有安排在发射极金属片之上的栅极多晶硅)和多个电接触连接和与该元件结构关联的元件多晶硅。根据图27，包括栅极区GP、栅极指GF、元件电极区SP和绝缘电阻迹WI的半导体结构被安排在大面积发射极区EP(并没有完全示出)的中央。在该例中，元件电极区SP再一次被安排在栅极区GP的中间并且由接触连接电连接到元件多晶硅。
根据图27，栅极区GP通过4个接触连接点电连接到栅极多晶硅。栅极指GF  栅极区GP的边缘中间延伸并通过6个接触连接电连接到栅极多晶硅。绝缘电阻迹WI以相同的方向在栅极指GF之下和中间延伸，并且就电阻迹的长度而言，电阻迹的形成超出了栅极指GF的末端。在该末端处，电阻迹WI的多晶硅通过接触连接电连接到发射极区EP。按照这种方式，连接在IGBT的栅极和发射极之间的电阻迹沿着在栅极的半导体结构和发射极的半导体结构之间的中央延伸，并由此获得到功率半导体的结点区域的最佳热耦合。进一步，该电阻迹WI的这种安排使得功率半导体的半导体主体中的温度依赖元件的额外面积要求也没有必要。
图15到图27所示的示例性实施例在每个例子中都具有元件电极区SP和控制电极区GP。电阻迹WI在一端到元件电极区SP和在电阻迹WI另一端到负载电极区的电接触连接在该情况下例如在制造过程中的第一步骤中实现。该例子中，元件电极区SP和控制电极区GP之间的电接触连接可以在制造过程的第二过程实现以使得能对功率半导体的电学特性进行先前测试，在不受连接到电阻迹WI的功率半导体的影响下执行该测试。如果不需要这样的功率半导体的先前测试，电阻迹WI的一端也可以在单个生产步骤中直接连接到控制电极区GP，由此可以额外避免单独实施的元件电极区SP。
尽管本文示出和说明了具体实施例，本领域普通技术人员会理解到，在不脱离本发明的范围下，各种替代和/或等价实施例可以替换这些具体实施例。本发明目的在于覆盖本文所讨论的具体实施例的任何改变和变化。因此，本发明仅受权利要求书及其等价的限制。

Claims (25)

1.一种集成在半导体主体中的电路装置，包括：
至少一个功率半导体元件，集成在该半导体主体中，并具有控制连接和负载连接；
电阻元件，热耦合到该功率半导体元件并且集成在该半导体主体中，并且配置在该功率半导体元件的控制连接和负载连接之间，其中该电阻元件具有温度依赖的电阻特征曲线；以及
驱动和评估单元，配置成评估经过该电阻元件的电流或者在该电阻元件上的电压降并且提供依赖于其的温度信号。
2.如权利要求1的电路装置，其中该功率半导体元件具有内部控制电极以及集成电阻器安排在该控制连接和该内部控制电极之间。
3.如权利要求2的电路装置，其中该电阻元件连接到焊接触点，该焊接触点可以通过焊接连接电连接到该内部控制电极。
4.如权利要求2的电路装置，其中该电阻元件连接到焊接触点，该焊接触点可以通过焊接连接电连接到负载连接或控制连接或内部控制电极。
5.如权利要求2的电路装置，进一步包括开关元件，配置成将电阻元件连接到功率半导体元件的负载连接或控制连接或内部控制电极。
6.如权利要求5的电路装置，其中该开关元件是集成在半导体主体中的MOS晶体管。
7.如权利要求5的电路装置，其中该开关元件是晶闸管，当功率半导体元件的特定温度被超过时，该晶闸管变得导通。
8.如权利要求1的电路装置，其中该电阻元件具有的电阻值在100欧姆到20兆欧姆的范围内。
9.如权利要求8的电路装置，其中该电阻元件具有的电阻值在2千欧姆到15千欧姆的范围内。
10.如权利要求1的电路装置，其中该电阻元件配置成精密电阻器。
11.如权利要求2的电路装置，其中该驱动和评估单元电连接到该内部控制电极并且设计成向该内部控制电极提供用于开关功率半导体元件的电流。
12.如权利要求11的电路装置，其中该驱动和评估单元包括并联连接到该电阻元件的电流源，该电流源在功率半导体元件处于切断的状态下在该电阻元件处产生温度依赖的电压，该电压可以在控制电极被分接。
13.一种半导体芯片，包括：
半导体主体；以及
集成在其中的功率半导体元件，其中该功率半导体元件包括：
负载电极区，配置在该半导体主体的第一表面上；
控制电极区，配置在该第一表面上，该控制电极区与该负载电极区电绝缘；以及
电阻迹，配置在该负载电极区和控制电极区上，该电阻迹确保负载电极区和控制电极区之间的电连接。
14.如权利要求13的半导体芯片，进一步包括：
元件电极区，配置在第一表面上，该元件电极区与负载电极区和控制电极区电绝缘；以及
焊接连接，将控制电极区连接到元件电极区或者将负载电极区连接到元件电极区，其中电阻迹将元件电极区连接到负载电极区或者将元件电极区连接到控制电极区。
15.如权利要求13的半导体芯片，进一步包括：
元件电极区，配置在第一表面上，该元件电极区与负载电极区和控制电极区电绝缘；以及
金属化层，将控制电极区连接到元件电极区或者将负载电极区连接到元件电极区，其中电阻迹将元件电极区连接到负载电极区或者将元件电极区连接到控制电极区。
16.如权利要求14的半导体芯片，进一步包括：
围绕电极区的边缘末端，其中电阻迹沿着边缘末端配置。
17.如权利要求14的半导体芯片，其中电阻迹以曲折的方式形成。
18.如权利要求13的半导体芯片，进一步包括至少一个连接到控制电极区的控制电极指。
19.如权利要求14的半导体芯片，其中控制电极区围绕元件电极区；
控制电极指至少部分地配置在负载电极区上；以及
电阻迹至少部分地配置在负载电极区和控制电极指之间。
20.如权利要求13的半导体芯片，其中电阻迹沿着负载电极区或者控制电极区的至少一个边缘平行延伸。
21.一种用于制造具有至少一个功率半导体元件和至少一个电阻元件的集成半导体电路的方法，该方法包括：
制造功率半导体晶体管；
制造具有温度依赖的电阻特征曲线的电阻元件；
对功率半导体元件进行功能测试；以及
将电阻元件连接到该功率半导体元件的控制电极或者负载电极。
22.如权利要求21的方法，其中连接电阻元件的步骤包括：
在连接到该电阻元件的元件电极区和控制电极之间产生焊接连接。
23.如权利要求21的方法，其中连接电阻元件的步骤包括：
在连接到该电阻元件的元件电极区和负载电极之间产生焊接连接。
24.如权利要求21的方法，进一步包括：
校准电阻元件的电阻值。
25.一种半导体装置，包括：
功率半导体元件，集成在该半导体装置的半导体主体中；
电阻元件，热耦合到功率半导体元件，被集成到该半导体主体中并且配置在该功率半导体元件的控制连接和负载连接之间；以及
装置，用于评估经过该电阻元件的电流或者在该电阻元件上的电压降并且用于提供依赖于其的温度信号。
CN2009101593357A 2008-07-07 2009-07-07 半导体元件和确定温度的方法 Active CN101814911B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/168,369 2008-07-07
US12/168,369 US8155916B2 (en) 2008-07-07 2008-07-07 Semiconductor component and method of determining temperature
US12/168369 2008-07-07

Publications (2)

Publication Number Publication Date
CN101814911A CN101814911A (zh) 2010-08-25
CN101814911B true CN101814911B (zh) 2013-12-04

Family

ID=41413012

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009101593357A Active CN101814911B (zh) 2008-07-07 2009-07-07 半导体元件和确定温度的方法

Country Status (3)

Country Link
US (2) US8155916B2 (zh)
CN (1) CN101814911B (zh)
DE (2) DE102009027487B4 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7988354B2 (en) * 2007-12-26 2011-08-02 Infineon Technologies Ag Temperature detection for a semiconductor component
US8155916B2 (en) 2008-07-07 2012-04-10 Infineon Technologies Ag Semiconductor component and method of determining temperature
FR2947973B1 (fr) * 2009-07-07 2011-06-17 Schneider Toshiba Inverter Dispositif de commande d'un transistor de puissance
DE102010029147B4 (de) * 2010-05-20 2012-04-12 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Ermittlung der Temperatur eines Leistungshalbleiters
US20130214804A1 (en) * 2010-07-01 2013-08-22 Continental Teves Ag & Co. Ohg Current sensor
DE102011003213A1 (de) * 2011-01-26 2012-07-26 Siemens Aktiengesellschaft Halbleiterbauelement mit einer Vielzahl von FET-Zellen
US8674651B2 (en) * 2011-02-28 2014-03-18 General Electric Company System and methods for improving power handling of an electronic device
DE102011001185A1 (de) * 2011-03-10 2012-09-13 Zf Lenksysteme Gmbh Strommessung ohne Shunt-Widerstände
US9041120B2 (en) * 2013-07-25 2015-05-26 Infineon Technologies Ag Power MOS transistor with integrated gate-resistor
DE102013219373A1 (de) * 2013-09-26 2015-03-26 Siemens Aktiengesellschaft Verfahren zum Erfassen der Temperatur eines Bauteils, Schaltung mit Erfassung der Temperatur eines Bauteils und Vorrichtung
JP6345930B2 (ja) * 2013-12-26 2018-06-20 ローム株式会社 半導体装置およびその設計方法
CN104596658B (zh) * 2014-12-19 2017-05-24 广东美的制冷设备有限公司 功率器件和智能功率模块
JP2017005153A (ja) * 2015-06-11 2017-01-05 ルネサスエレクトロニクス株式会社 半導体装置
GB2549934A (en) 2016-04-28 2017-11-08 Reinhausen Maschf Scheubeck Junction temperature and current sensing
DE102017130135A1 (de) * 2017-12-15 2019-06-19 Endress + Hauser Wetzer Gmbh + Co. Kg Zustandsüberwachung eines Temperatursensors
CN110323273A (zh) * 2018-03-30 2019-10-11 富士电机株式会社 半导体装置、半导体封装、半导体模块及半导体电路装置
EP3598505B1 (en) * 2018-07-19 2023-02-15 Mitsubishi Electric R&D Centre Europe B.V. Temperature estimation of a power semiconductor device
EP3608644B1 (de) * 2018-08-09 2021-03-24 Infineon Technologies AG Verfahren zum bestimmen eines vorzeichens eines laststroms in einer brückenschaltung mit mindestenes einer leistungshalbleiterschaltung
US10948359B2 (en) 2018-10-30 2021-03-16 Analog Devices International Unlimited Company Techniques for junction temperature determination of power switches
JP7099546B2 (ja) * 2018-12-19 2022-07-12 富士電機株式会社 半導体装置
JP7175374B2 (ja) * 2019-02-22 2022-11-18 三菱電機株式会社 電力変換装置
CN110095703B (zh) * 2019-04-12 2020-05-29 北京大学 一种自热效应测试结构及方法
US11378614B2 (en) 2020-09-01 2022-07-05 Infineon Technologies Ag Temperature detection of power switch using modulation of driver output impedance
US10972088B1 (en) 2020-09-01 2021-04-06 Infineon Technologies Ag Temperature detection of a power switch based on paired measurements of current and voltage
DE102020123149A1 (de) 2020-09-04 2022-03-10 Infineon Technologies Ag Ansteuerschaltung für elektronischen schalter
DE102020212212A1 (de) 2020-09-28 2022-03-31 Robert Bosch Gesellschaft mit beschränkter Haftung Vorrichtung und Verfahren zur Bestimmung einer Temperaturänderung eines Leistungshalbleiterbauelements
EP4213607A1 (en) 2022-01-13 2023-07-19 Hitachi Energy Switzerland AG Semiconductor device and method for operating a semiconductor device
US20240035898A1 (en) * 2022-07-27 2024-02-01 Globalfoundries U.S. Inc. Built-in temperature sensors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628491B1 (en) * 1998-07-20 2003-09-30 Siemens Aktiengesellschaft Semiconductor component with a circuit for driving an electrical load
US6735065B2 (en) * 2001-05-09 2004-05-11 Infineon Technologies Ag Semiconductor module
CN1812097A (zh) * 2005-01-27 2006-08-02 杨越培 一种半导体器件

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3776836D1 (de) 1986-08-18 1992-04-02 Siliconix Ltd Temperaturfuehlvorrichtung.
DE8808805U1 (de) 1988-07-08 1988-09-01 Siemens AG, 1000 Berlin und 8000 München Leistungs-Mosfet mit Temperatursensor
DE19512799C2 (de) 1995-04-05 1998-11-12 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
DE10024516B4 (de) 2000-05-18 2006-03-09 eupec Europäische Gesellschaft für Leistungshalbleiter mbH & Co. KG Leistungshalbleitermodul
JP4620889B2 (ja) 2001-03-22 2011-01-26 三菱電機株式会社 電力用半導体装置
JP2003133925A (ja) * 2001-10-25 2003-05-09 Matsushita Electric Works Ltd 過熱保護機能付きスイッチング回路及びこれを備えた半導体リレー
US6906386B2 (en) * 2002-12-20 2005-06-14 Advanced Analogic Technologies, Inc. Testable electrostatic discharge protection circuits
DE10354443B4 (de) 2003-11-21 2008-07-31 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Defekterkennungsschaltung
JP2005175054A (ja) * 2003-12-09 2005-06-30 Mitsubishi Electric Corp 半導体装置及びその製造方法
DE10361714B4 (de) * 2003-12-30 2009-06-10 Infineon Technologies Ag Halbleiterbauelement
WO2006068082A1 (ja) 2004-12-22 2006-06-29 Mitsubishi Denki Kabushiki Kaisha 半導体装置
DE102006001874B4 (de) * 2006-01-13 2012-05-24 Infineon Technologies Ag Verfahren und Vorrichtung zur Strom- und Temperaturmessung in einer leistungselektronischen Schaltung
US7715160B2 (en) * 2007-10-29 2010-05-11 Infineon Technologies Ag Monitoring a load driven by a power semiconductor switch
US8155916B2 (en) 2008-07-07 2012-04-10 Infineon Technologies Ag Semiconductor component and method of determining temperature

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6628491B1 (en) * 1998-07-20 2003-09-30 Siemens Aktiengesellschaft Semiconductor component with a circuit for driving an electrical load
US6735065B2 (en) * 2001-05-09 2004-05-11 Infineon Technologies Ag Semiconductor module
CN1812097A (zh) * 2005-01-27 2006-08-02 杨越培 一种半导体器件

Also Published As

Publication number Publication date
DE102009027487B4 (de) 2020-02-27
US8478559B2 (en) 2013-07-02
US8155916B2 (en) 2012-04-10
US20100001785A1 (en) 2010-01-07
CN101814911A (zh) 2010-08-25
US20120175780A1 (en) 2012-07-12
DE102009027487A1 (de) 2010-01-14
DE102009061841B3 (de) 2021-02-04

Similar Documents

Publication Publication Date Title
CN101814911B (zh) 半导体元件和确定温度的方法
CN104011551B (zh) 电流检测电路以及半导体集成电路装置
JP4705495B2 (ja) 漏電検出回路およびバッテリ電子制御装置
US8742825B2 (en) MOSFET with temperature sense facility
JP3599575B2 (ja) 電圧駆動型半導体装置の温度検出回路とそれを用いる駆動装置及び電圧駆動型半導体装置
US6948847B2 (en) Temperature sensor for a MOS circuit configuration
JP2015035578A (ja) 半導体装置
JP2000353778A (ja) パワー半導体モジュール
US8947842B2 (en) Temperature evaluation circuit
JP5720775B2 (ja) パワースイッチのウェハ試験方法
US8970246B2 (en) Assembly and circuit structure for measuring current through an integrated circuit module device
US9880229B2 (en) Measurement of bonding resistances
US20110051302A1 (en) Integrated power device and method
US10153766B2 (en) Switch device
JP2019144004A (ja) 半導体装置
US7843006B2 (en) Semiconductor component arrangement having a power transistor and a temperature measuring arrangement
JP6824271B2 (ja) 第１温度測定素子を備える半導体デバイスおよび半導体デバイスを流れる電流を決定する方法
CN111868537B (zh) 半导体装置以及半导体装置的识别方法
JP6548757B2 (ja) 半導体装置
CN221224021U (zh) 功率模块的温度检测电路、逆变器、电机、压缩机及车辆
WO2022168156A1 (ja) 半導体装置
US20220115512A1 (en) Semiconductor device
JPH02136563A (ja) 半導体スイッチング回路
CN116230713A (zh) 一种带有温度检测的功率器件
JPH05235253A (ja) 半導体素子

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant