CN101809541A - 快闪存储器中的错误扫描 - Google Patents

快闪存储器中的错误扫描 Download PDF

Info

Publication number
CN101809541A
CN101809541A CN200880109070A CN200880109070A CN101809541A CN 101809541 A CN101809541 A CN 101809541A CN 200880109070 A CN200880109070 A CN 200880109070A CN 200880109070 A CN200880109070 A CN 200880109070A CN 101809541 A CN101809541 A CN 101809541A
Authority
CN
China
Prior art keywords
information
storage arrangement
unit
mistake
scanning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200880109070A
Other languages
English (en)
Inventor
威廉·H·拉德克
彼得·S·菲利
西亚马克·内马齐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN101809541A publication Critical patent/CN101809541A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/006—Identification
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G06F11/106—Correcting systematically all correctable errors, i.e. scrubbing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

各种实施例包括用以在满足用于扫描的条件时扫描存储器装置的至少一部分的方法、设备和系统。所述条件可取决于读取操作的数目、写入操作的数目、时间等中的一者或一者以上。揭示包括额外方法、设备和系统的其它实施例。

Description

快闪存储器中的错误扫描
相关申请案
本申请案主张2007年8月22日申请的第11/843,466号美国申请案的优先权益，所述申请案以引用的方式并入本文中。
技术领域
本发明的实施例涉及非易失性存储器装置，包括管理快闪存储器装置中的信息。
背景技术
例如快闪存储器装置的非易失性存储器装置用以存储数据或信息。快闪存储器装置驻留在许多计算机和电子装置中，例如，蜂窝式电话、数码相机、数字音频播放器和数字记录器。快闪存储器装置还可用作便携式存储装置，例如便携式通用串行总线(USB)快闪驱动器或“拇指”驱动器。在一些情况下，快闪存储器装置可替代计算机和其它电子装置或系统中的常规磁性硬盘驱动器。
快闪存储器装置将信息存储于通常形成于半导体芯片中的许多存储器单元中。快闪存储器装置通常具有用以将信息存储于单元中的编程或写入操作，用以从单元读取信息的读取操作，以及用以从单元擦除或删除信息的擦除操作。
在一些情况下，潜在错误可出现在存储于快闪存储器装置中的信息中。如果潜在错误未被检测到，则信息可变得不可用。因此，需要用以检测快闪存储器装置中的信息中的潜在错误的方法、设备和系统。
附图说明
图1展示根据本发明的一实施例的包括存储器装置的系统的框图。
图2展示根据本发明的一实施例的存储器装置的框图。
图3为根据本发明的一实施例的针对错误进行扫描的方法的流程图。
图4为展示图2的存储器装置的错误率与读取操作的数目之间的关系的图表。
图5展示根据本发明的一实施例的网络系统的框图。
具体实施方式
图1展示根据本发明的一实施例的系统100的框图。系统100可驻留在例如计算机、蜂窝式电话或数码相机等电子系统中。如图1所示，系统100可包括具有带存储器单元104的存储器阵列102的存储器装置101以存储信息。所述信息可包括来自用户的数据和由系统100产生的控制数据中的至少一者。系统100还可包括存储器控制器103来控制存储器装置101与处理器106之间经由一个或一个以上接口或总线105和总线107的通信。
系统100可进一步包括管理组件119，其可参与针对存储于存储器装置101中的信息中的潜在错误而扫描存储器装置101并校正所述错误。如上所述，未检测到的潜在错误可变得不可用。在系统100中，在信息变得不可用之前针对潜在错误而扫描存储器装置101且接着校正所述错误可减小总错误率，或避免不可用的信息，或此两者。
管理组件119可包括监视单元131，其用以通过监视总线105、107或两者上的信号来追踪去往存储器阵列和来自存储器阵列的存取的数目。举例来说，监视单元131可包括至少一个计数器151，以对存储器装置101中的读取操作或写入操作的数目进行计数。管理组件119还可包括存储单元132，以存储可用于系统100的错误扫描活动中的一个或一个以上值。存储单元132可包括存储电路元件，例如只读存储器(ROM)存储元件、电可擦除可编程ROM(EEPROM)和寄存器电路。管理组件119还可包括计时器133，其可包括用以跟踪时间的实时时钟。管理组件119还可包括错误校正单元134，以校正可能在存储于存储器装置101中的信息中发现的错误。错误校正单元134可包括用以基于与所述存储信息相关联的错误校正码(ECC)数据而校正错误的错误校正电路。可基于例如汉明码(Hamming code)、里德-所罗门码(Reed-Solomon code)和BCH码(博斯-雷查德胡里-霍昆格姆码(Bose，Ray-Chaudhuri，Hocquenghem code))的码而产生ECC数据。
在图1中，箭头141、142和143指示：整个管理组件119可驻留在存储器装置101、存储器控制器103和处理器106中的仅一者中，或管理组件119的若干部分可分散于存储器装置101、存储器控制器103和处理器106中的至少两者中。管理组件119可包括软件程序指令、固件、硬件或其组合。管理组件119中的固件的一实例包括基本输入输出系统(BIOS)电路或类似于电子系统的BIOS电路的电路。管理组件119中的硬件的一实例包括电路元件，例如触发器电路、寄存器电路、状态机电路和其它电路元件。
图1的存储器装置101可包括非易失性存储器装置，例如快闪存储器装置。处理器106可包括通用处理器(例如，用于计算机中的处理器)或专用集成电路或ASIC(例如，用于蜂窝式电话或数码相机中的处理器)。存储器装置101和存储器控制器103可由同一半导体裸片形成且封闭在同一半导体封装或芯片中。存储器装置101和存储器控制器103还可由单独的半导体裸片形成且封闭在单独的半导体封装或单独的芯片中。在一些实施例中，可省略存储器控制器103，且存储器装置101和处理器106可经由总线105和107中的一者或两者那个此通信。在一些实施例中，存储器装置101可包括图2的存储器装置。
图2展示根据本发明的一实施例的存储器装置201的框图。存储器装置201可包括具有布置在行和列中的单元204的存储器阵列202。行解码器206和列解码器208可响应于地址寄存器213且基于线路或端子240上的行地址和列地址信号来存取单元204。存取单元204可包括将信息写入到单元204或从单元204读取信息。数据输入/输出电路214可在单元204与端子240之间传递信息。存储器装置201的端子240和端子241可耦合到接口或总线，例如图1的总线105和107。端子240和241可包括存储器装置101的外部端子(例如，位于含有存储器装置101的芯片或半导体封装外的端子)。可基于端子241上所提供的读取命令(或指示读取操作的信号)执行读取操作。可基于端子241上所提供的写入命令(或指示写入操作的信号)执行写入操作。通过监视端子240和241上的活动(例如信号的传递)，存储器装置201可追踪或确定对整个存储器阵列202或在个别块中执行的读取操作和写入操作的数目。
控制电路216可基于端子240和241上的信号来控制存储器装置201的操作。存储器装置201的操作可包括用以将信息写入或编程到单元204中的写入操作，用以从单元204读取信息的读取操作，和用以从单元204擦除信息的擦除操作。可结合存储器装置201中的各种活动(例如，针对存储于单元204中的信息中的错误进行扫描)而执行存储器装置201的写入操作、读取操作和擦除操作。
控制电路216可包括管理组件219，其可包括图1的管理组件119的一实施例。在一些实施例中，图2的管理组件219可包括比图1的管理组件119少的电路元件。举例来说，图2的管理组件219可省略错误校正单元，例如图1的错误校正单元134。在图2中，存储器装置201的管理组件219可参与针对潜在错误而扫描存储器阵列202中的单元204。管理组件219还可参与校正所述错误。
存储器阵列202可包括存储器块211和212，页(或单元行)221、222、223和224，和区段231、232、233、234、235、236、237和238。如图2所示，块211和212中的每一者可包括多个页，每一页可包括多个区段，且每一区段可包括多个单元。块211和212可被称为快闪存储器装置的擦除块。为了清楚起见，图2展示存储器阵列202中的两个块、每一块中的两个页、每一页中的两个区段和每一区段中的两个单元的一实例。在一些实施例中，存储器阵列202中的两个块的数目、每一块中的页的数目、每一页中的区段的数目和每一区段中的单元的数目可能改变。举例来说，块211和212中的每一者可包括64个页。在另一实例中，块211和212中的每一者中的页221、222、223和224中的每一者可包括四个区段。在另一实例中，块211和212中的每一者中的每一区段可包括4096个单元，以存储512字节的信息。
在图2中，存储器装置201可包括非易失性存储器装置。在一些实施例中，存储器装置201可包括NAND快闪存储器装置，其中单元204可包括布置在NAND快闪存储器布置中的快闪单元。在其它实施例中，存储器装置201可包括存储器装置，例如NOR快闪存储器装置、聚合物存储器装置、铁电随机存取存储器(FeRAM)装置、相变存储器(PCM)装置，例如，双向通用存储器(OUM)装置、氮化物只读存储器(NROM)装置或磁阻随机存取存储器(MRAM)装置。
所属领域的技术人员将容易认识到，存储器装置201可包括其它组件，可从图2省略所述组件以关注于本文中所描述的各种实施例。
针对存储于存储器装置201中的信息中的错误的扫描可以基于装置的扫描、基于块的扫描、基于块的随机页扫描、基于时间的扫描或其组合来执行。举例来说，在基于装置的扫描中，在读取存储器阵列202中一定数目的区段后或对存储器装置201执行一定数目的读取操作后，可扫描整个存储器阵列202。在基于块的扫描中，在读取所述块中一定数目的区段后或对那个块执行一定数目的读取操作后，仅可扫描块211或212。在基于块的扫描中，在所述块中一定数目的区段被写入后或对那个块执行一定数目的写入操作后，还是仅可扫描块211或212。在基于块的随机页扫描中，可基于块211和212中的选定一者中的页的读取操作而随机地扫描同一选定块中的另一页。在基于时间的扫描中，可在每一时间间隔后(例如，每隔一些天)扫描存储器阵列202。
在一些实施例中，存储器装置201中的操作和活动(包括针对存储于存储器装置201中的信息中的错误的扫描)可包括图3中的活动的一实施例。
图3为根据本发明的一实施例的针对错误进行扫描的方法300的流程图。方法300可用于例如图1的系统100等系统中，或用于例如图2的存储器装置201等存储器装置中。因此，方法300中的存储器装置可包括图1的存储器装置101或图2的存储器装置201。
图3的活动310可设定针对存储于存储器装置中的信息中的错误进行扫描的条件。控制器或处理器(例如，图1的存储器控制器103或处理器106)中的电路或例如图2的存储器装置201的控制电路216等电路可设定所述条件。设定所述条件可包括将选定值中的至少一者存储于存储单元中。存储单元(例如图1的存储单元132)可存储通过活动310设定的选定值。
在活动310中设定条件可包括存储第一选定值，以使得当存储器装置中的读取操作的数目超过或至少等于所述第一选定值时，可执行针对错误的扫描。举例来说，当将所述第一选定值设定为M(其中M为一整数)时，在存储器装置中的读取操作的数目超过或至少等于M时，可执行针对错误的扫描。
在活动310中设定条件还可包括存储第二选定值，以使得当存储器装置的一块中的读取操作的数目超过或至少等于所述第二选定值时，可执行针对错误的扫描。举例来说，当将所述第二选定值设定为B(其中B为一整数)时，在所述块中的读取操作的数目超过或至少等于B时，可执行针对错误的扫描。
在活动310中设定条件还可包括存储第三选定值，以使得当存储器装置的一块中的读取操作的数目超过或至少等于所述第三选定值时，可在存储器装置的一块中的随机位置处执行针对错误的扫描。举例来说，当将所述第三选定值设定为R(其中R为一整数)时，在所述块中的读取操作的数目超过或至少等于R时，可在所述随机位置处执行针对错误的扫描。
在活动310中设定条件还可包括存储第四选定值，以使得当存储器装置的一块中的写入操作的数目超过或至少等于所述第四选定值时，可在那个块中执行针对错误的扫描。举例来说，当将所述第四选定值设定为W(其中W为一整数)时，在所述块中的写入操作的数目超过或至少等于W时，可对所述块执行针对错误的扫描。
在活动310中设定条件还可包括存储第五选定值，以使得可每隔由所述第五值指示的时间间隔执行针对错误的扫描。举例来说，当将所述第五选定值设定为T(其可表示一时间间隔，例如数天)时，可每隔由T指示的时间间隔执行针对错误的扫描。
在活动310中，可以任何组合存储所述第一、第二、第三、第四和第五选定值。举例来说，可存储所述第一、第二、第三、第四和第五选定值中的仅一者。因此，针对存储器装置中的信息中的错误进行扫描的条件可取决于通过活动310而存储的所述第一、第二、第三、第四和第五选定值中的仅一者。在另一实例中，可存储所述第一、第二、第三、第四和第五选定值中的至少两者。因此，针对存储器装置中的信息中的错误进行扫描的条件可取决于所述第一、第二、第三、第四和第五选定值中的至少两者。
活动320可存取所述存储器装置。存取所述存储器装置可包括执行写入操作以将信息存储或写入到存储器装置，以及执行读取操作以从所述存储器装置读取信息。
活动330可追踪存取的数目。存取的数目可包括去往所述存储器装置和来自所述存储器装置的存取的数目。在一些实施例中，活动330可通过对存取的数目进行计数来追踪存取的数目。计数器(例如图1的计数器151)可对活动330中的存取的数目进行计数。计数器或存储单元(例如图1的存储单元132)可在对存取计数后存储存取的数目。
存取的数目可包括存储器装置中的读取操作的数目。读取操作的数目可包括对存储器装置的一个以上块的区段执行的读取操作的总数。存取的数目还可包括存储器装置的一块中的读取操作的数目。存取的数目还可包括存储器装置的一块中的写入操作的数目。
活动340确定是否满足针对错误进行扫描的条件。在活动340中，可比较活动330中的存取的数目与通过活动310设定的对应选定值。比较的结果可确定是否满足条件。
举例来说，当存储器装置中的读取操作的数目超过或至少等于选定值(例如，上述的值B)时，满足活动340中的条件，所述选定值可通过活动310而存储于存储装置中。
在另一实例中，当存储器装置的一块中的读取操作的数目超过或至少等于选定值(例如，上述的值B)时，满足活动340中的条件，所述选定值可通过活动310而存储于存储装置中。
在另一实例中，当存储器装置的一块中的读取操作的数目超过或至少等于选定值(例如，上述的值R)时，满足活动340中的条件，所述选定值可通过活动310而存储于存储装置中。
在另一实例中，当存储器装置的一块中的写入操作的数目超过或至少等于选定值(例如，上述的值W)时，满足活动340中的条件，所述选定值可通过活动310而存储于存储装置中。
在另一实例中，当在将信息存储于存储器装置中后已经过一时间量且所述时间量超过或至少等于由可在活动310中设定的选定值所指示的时间量时，满足活动340中的条件。
如图3所示，当未满足方法300的活动340中的条件(通过“否”指示)时，方法300可重复活动330。当满足所述条件(通过“是”指示)时，方法300可继续进行活动350。
活动350可针对错误进行扫描。活动350中的扫描可包括扫描存储器装置的仅一部分或扫描整个存储器装置。活动350中的扫描可包括基于装置的扫描、基于块的扫描、基于块的随机位置扫描和基于时间的扫描中的至少一者。
当存储器装置中的读取操作的数目超过或至少等于选定值(例如，上述的值M)时，活动350可执行基于装置的扫描。在基于装置的扫描中，活动350可读取已存储信息的单元且跳过读取未存储信息的单元。具有所存储信息的单元可驻留在存储器装置的一个或一个以上块中。在一些实施例中，在基于装置的扫描中，活动350中的扫描可读取具有所存储信息的单元和不具有所存储信息的单元两者。
当一块中的读取操作的数目超过或至少等于选定值(例如，上述的值B)时，活动350可执行基于块的扫描。在基于块的扫描中，当选定块中的读取操作的数目超过或至少等于通过活动310存储的第二选定值时，活动350可读取仅所述选定块中的单元。
当一块中的读取操作的数目超过或至少等于选定值(例如，上述的值R)时，活动350可执行基于块的随机位置扫描。在基于块的随机位置扫描中，活动350可读取一块中的随机位置处的单元以针对错误进行扫描。活动350可读取随机位置处的单元的速率可基于例如值R的选定值。在一些实施例中，随机位置的地址可随在正常存储器读取操作(而非针对错误进行扫描的读取操作)期间提供给存储器装置的偏移值和地址而变。举例来说，如果选定值(例如R)为12且偏移值为16，则在每对一块执行12次正常存储器读取操作后，可执行一额外读取操作(例如，第13次读取操作)以读取随机位置处的单元来针对错误进行扫描。在此实例中，可基于第12次读取操作中的位置的地址和偏移值(在此实例中为16)来确定所述额外读取操作(第13次读取操作)中的随机位置的地址。举例来说，可由第12次读取操作中的位置的地址加上(或减去)偏移值来确定第13次读取操作中的随机位置的地址。可选择偏移值并将其存储于存储单元(例如用于活动310中的存储单元)中。在基于块的随机位置扫描中，可通过存取可能存储有偏移值的存储单元来获得偏移值。
在一些实施例中，随机位置可包括一块的一页的位置。因此，在一些实施例中，可基于一块中的页的数目来选择偏移值。举例来说，当一块具有从0到63编号的64个页时，偏移值可为1到62。在此实例中，随机页(将针对错误被扫描)的地址可为在正常读取操作中读取的页(64个页中的一者)的地址加上(或减去)偏移值，以使得随机页的地址可在所述块内。
当一块中的写入操作的数目超过或至少等于选定值(例如，上述的值W)时，活动350中的扫描还可执行基于块的扫描，可通过活动310存储所述选定值。举例来说，活动350可在将信息写入到位于一块的一位置处的单元后读取位于同一块中的另一位置处的单元，以针对错误进行扫描。
如图2中所描述，一块可包括多个页。可以不同写入操作并以连续次序(例如，以第一页、中间页和最后一页的连续次序)逐页对块进行写入。由于可逐页对块进行写入，所以操作的数目可对应于已被写入的页的数目。在图3中，活动350可在将信息写入到新页后读取已被写入的页的单元。举例来说，如果选定值为14(例如，W＝14)且如果已对一块执行的写入操作的数目为14(例如，14个页已被写入)，则在第15次写入操作中对所述块进行写入后，活动350可读取先前被写入的单元(例如，从第一页到第14页的单元)以针对错误进行扫描。在一些实施例中，使用本文中的相同实例，活动350可在第15次写入操作后，读取来自整个块的单元(包括在第15次写入操作中写入的单元)以针对错误进行扫描。
在一些实施例中，可选择所述选定值，以使得每当来自一块的一页的单元被写入后，活动350可读取来自所述块的每一页的单元以针对错误进行扫描。举例来说，可将选定值设定为一(例如，W＝1)。在其它实施例中，为了针对错误进行扫描，可选择所述选定值，使得仅在块的至少一半数目的页被写入后，活动350可读取来自一块的页的单元。举例来说，可将选定值设定为块的页的数目的一半(例如，W＝(1/2)P，其中P为块的页的数目)。
活动350可以时间间隔执行基于时间的扫描以针对错误进行扫描。在基于时间的扫描中，活动350可读取具有所存储信息的单元以针对错误进行扫描。举例来说，如果选定值为30天(例如，T对应于30天的值)，则每隔30天，活动350可读取具有所存储信息的单元以针对错误进行扫描。
如上文在活动350中所描述，可从存储器装置的单元读取信息以基于所满足的一个或一个以上条件针对错误进行扫描。可执行校正操作以基于从活动350获得的扫描而校正所述信息中的任何错误。
在一些实施例中，在活动350中针对错误进行扫描可包括从装置的存储器单元读取信息以及当从所述单元读取信息时确定与所述信息相关联的ECC数据(例如，新检查位)。接着，可将所述ECC数据(例如，新检查位)与当将信息写入到存储器单元中时与所述信息相关联的ECC数据(例如，旧检查位)进行比较。两个ECC数据(例如，旧检查位与新检查位)之间的失配可指示信息中的错误的出现。
在其它实施例中，在活动350中针对错误进行扫描可包括存取存储器装置中的专用硬件以确定信息中的错误是否可能出现。举例来说，在活动350中针对错误进行扫描可包括存取装置的参考单元以确定表示参考单元中的信息的电压电平值是否保持在一极限内。在此实例中，如果电压电平值在所述极限外(例如，电压电平值降到所述极限以下或超过所述极限)，则信息中的错误可能出现。在一些实施例中，所述参考单元可为存储器阵列的单元(例如，图2的存储器阵列102的单元104)的一部分。在一些实施例中，例如图1的存储器控制器103或处理器106的控制器或处理器(而不是例如图1的错误校正单元134的错误校正)可存取存储器装置中的专用硬件(例如，参考单元)以确定信息中的错误是否出现。
活动360可在发现错误的情况下校正所述错误。举例来说，活动360可检查信息以在信息中的错误存在时确定位错误数量(可能出现的一个或一个以上错误位)。活动360可接着在所述位错误数量等于或大于选定值时校正所述错误。校正单元(例如图1的错误校正单元134)可执行所述校正。在一些实施例中，当位错误数量至少为一时，校正单元可校正错误。因此，在这些实施例中，可校正所发现的任何错误位。在其它实施例中，针对所扫描的每一数目的位，校正单元可仅在位错误数量超过某一值时校正错误。所扫描的位的数目可为区段中的位的数目。举例来说，针对所扫描区段中的每一数目的位，校正单元可仅在位错误数量超过三时校正错误。
活动370可更新追踪信息。举例来说，在执行活动350中针对错误的扫描后，可将在活动330中所追踪的一个或一个以上值重设为初始值。举例来说，在针对错误对一块进行扫描后，可将对那个块执行的读取操作的数目重设为所述初始值(例如，零)，使得当对那个块执行的读取操作的数目(重设后)至少等于选定值(例如，值B)时，可对所述块执行另一错误扫描。在执行基于其它值的针对错误的扫描后，可重设由活动330追踪的其它值。在活动370后，方法300可重复上述的一个或一个以上其它活动。举例来说，方法300可从活动320开始重复上述的其它活动。
方法300的个别活动可能不必以所示次序或任何特定次序来执行。一些活动可以重复，而其它活动可仅发生一次。各种实施例可具有比图3所示的活动多或少的活动。举例来说，当方法300执行基于时间的扫描时，方法300可省略活动320、330和370中的一者或一者以上。在一些实施例中，方法300可包括参看以上的图1到图2和下文的图4和图6所描述的活动或操作。
图4为展示图2的存储器装置201的错误率与读取操作的数目之间的关系的图表。在图4中，X和N可表示对存储器装置201执行的读取操作的一些特定数目。图4中的R1、R2和R3可表示与读取操作的数目有关的错误率。如图4所示，当读取操作的数目小于或等于X时，错误率可以线性方式从R1增加到R2。当读取操作的数目大于X时，错误率可以指数方式从R2增加到R3。因此，在图4中，当读取操作的数目至少为X时，错误率以相对较高的速率增加。因此，在存储器装置201中，在读取操作的数目至少为X时针对错误进行扫描可比在读取操作的数目小于X时针对错误进行扫描更经济，因为当读取操作的数目为X或更大时，发现错误的机会可能显著更多。
在一些实施例中，可在测试期间确定读取操作的数目(例如图4中的X)。举例来说，在测试期间，可对存储器装置201执行许多读取操作，接着可记录对应于所述读取操作的错误率(例如，R1、R2和R3)。可确定读取操作的数目(例如图4中的X)在一点处，此处错误率开始展示显著变化。举例来说，如图4所示，可确定X在对应于R2的点处，因为连接R1、R2和R3的曲线展示出R2与R3之间的斜率相对于R1与R2之间的斜率发生显著变化。在一些实施例中，读取操作的数目X为约1000。在一些实施例中，读取操作的数目X在约1000到约2000的范围内。因此，在一些实施例中，当读取操作的数目(例如，X)至少为1000时，可开始针对存储于存储器装置(例如存储器装置201)中的信息中的错误的扫描。
图5展示根据本发明的一实施例的网络500。网络500可包括经由连接563而彼此通信的系统561和562。连接563可包括有线或无线连接。在一些实施例中，连接563可包括因特网连接。
系统561可包括处理器510、图像传感器装置520、存储器装置525、存储器控制器530、图形控制器540、电路模块545、输入和输出(I/O)控制器550、显示器552、键盘554、指向装置556、周边装置558和用以在系统561的组件之间传递信息的总线560。系统561还可包括用以无线地传输和接收信息的天线570。系统561还可包括电路板502，系统561的一些组件可位于所述电路板502上。在一些实施例中，系统561的组件的数目可改变。举例来说，在一些实施例中，系统561可省略显示器552、图像传感器装置520、存储器装置525和电路模块545中的一者或一者以上。系统561可包括图1的系统100的一实施例。
处理器510可包括通用处理器，例如，用于计算机中的处理器。处理器510可包括专用集成电路(ASIC)，例如，用于蜂窝式电话或数码相机或摄像机中的处理器。处理器510可包括单核处理器或多核处理器。处理器510可执行一个或一个以上编程命令以处理信息并产生经处理信息。由处理器510处理的信息可包括由系统561的其它组件(例如由图像传感器装置520或存储器装置525)提供的数字输出信息。
图像传感器装置520可包括具有互补金属氧化物半导体(CMOS)像素阵列的CMOS图像传感器或具有电荷耦合装置(CCD)像素阵列的CCD图像传感器。
存储器装置525可包括易失性存储器装置、非易失性存储器装置或两者的组合。举例来说，存储器装置525可包括动态随机存取存储器(DRAM)装置、静态随机存取存储器(SRAM)装置、快闪存储器装置(例如NAND或NOR快闪存储器装置)，或DRAM、SRAM与快闪存储器装置的组合。在一些实施例中，存储器装置525可包括上文参看图1到图4所描述的存储器装置101或201的一个或一个以上实施例。
显示器552可包括模拟显示器或数字显示器。显示器552可包括液晶显示器(LCD)或等离子体显示器。显示器552可从其它组件接收信息。举例来说，显示器552可接收由图像传感器装置520、存储器装置525、图形控制器540和处理器510中的一者或一者以上处理的信息，以显示包括文本和图像的信息。
电路模块545可包括交通工具的电路模块。电路模块545可从其它组件接收信息以启动交通工具的一个或一个以上子系统。举例来说，电路模块545可接收由图像传感器装置520、存储器装置525和处理器510中的一者或一者以上处理的信息，以启动交通工具的气囊系统、交通工具安全警报和交通工具中的障碍物警告系统中的一者或一者以上。
如图500所示，系统561可包括机器可读媒体571。系统562可包括机器可读媒体572。机器可读媒体571和572中的每一者可包括存储器(例如，可装卸存储媒体)和包括电、光学或电磁导体的任何存储器。
机器可读媒体571和572中的每一者可在其上含有关联信息(例如，计算机或软件程序指令和/或数据)，其在执行时导致机器(例如，系统561的组件)执行本文中参看图1到图5所描述的活动中的一者或一者以上。
在阅读并理解了本发明的内容后，所属领域的技术人员将理解借以从基于计算机的系统中的计算机可读媒体启动软件程序以执行软件程序中所界定的功能的方式。所属领域的技术人员将进一步理解可用以产生经设计以实施且执行包括本文中所描述的活动的方法的一个或一个以上软件程序的各种编程语言。可使用面向对象的语言(例如Java或C++)以面向对象的格式将所述程序结构化。或者，可使用程序语言(例如汇编语言或C语言)以面向程序的格式将所述程序结构化。所述软件组件可使用所属领域的技术人员众所周知的许多机制中的任一者(例如，应用编程接口或过程间通信技术，包括远程程序调用)进行通信。各种实施例的教示不限于任何特定编程语言或环境。
对本文中的系统和设备(例如系统100、561与562和存储器装置201与525)的说明意在提供对各种实施例的结构的大体理解，且并非作为可利用本文中所描述的结构的设备和系统的所有元件和特征的完整描述。
各种实施例的新颖设备、系统和方法可包括高速计算机、通信和信号处理电路、单一或多个处理器模块、单一或多个嵌入式处理器、多核处理器、数据交换器和专用模块(包括多层、多芯片模块)中所使用的电子电路，可包括于其中或可用于其中。可进一步包括所述设备和系统作为多种电子系统内的子组件，所述电子系统例如为电视、蜂窝式电话、个人计算机(例如，膝上型计算机、台式计算机、手持式计算机、平板计算机等)、工作站、无线电、视频播放器、音频播放器(例如，MP3(运动图片专家组音频层3)播放器)、交通工具、医学装置(例如，心脏监视器、血压监视器等)、机顶盒和其它电子系统。
以上描述和图式说明本发明的一些实施例以使得所属领域的技术人员能够实践本发明的实施例。其它实施例可并入结构、逻辑、电、过程和其它变化。在图式中，相同特征或相同标号在所有若干视图中描述大体上类似的特征。实例仅代表可能的变化。一些实施例的部分和特征可包括于其它实施例的部分和特征中或将其取代。所属领域的技术人员在阅读和理解了以上描述后将明白许多其它实施例。因此，由附加的权利要求书以及赋予所述权利要求书权利的等效物的整个范围确定本发明的各种实施例的范围。
提供摘要以遵守37C.F.R.§1.72(b)，从而要求摘要允许阅读者快速确定本发明的性质和要点。以所述摘要将不用以解释或限制权利要求书的范围或意义的理解提出所述摘要。

Claims (50)

1.一种方法，其包含：
在满足用于扫描的条件时，针对存储于快闪存储器装置中的信息中的错误进行扫描，其中所述用于扫描的条件是基于对所述存储器装置的单元的存取数目和在将所述信息存储于所述存储器装置中后经过的时间量中的至少一者。
2.根据权利要求1所述的方法，其中在对所述存储器装置的单元的所述存取数目超过选定值时满足所述条件。
3.根据权利要求2所述的方法，其中所述存取数目包含读取操作数目。
4.根据权利要求2所述的方法，其中所述存取数目包含写入操作数目。
5.根据权利要求1所述的方法，其中在所述时间量为至少一天时满足所述用于扫描的条件。
6.根据权利要求1所述的方法，其中扫描包含：
从所述存储器装置的单元读取所述信息；以及
比较在读取所述信息时与所述信息相关联的错误校正码(ECC)数据和在将所述信息写入到所述单元中时与所述信息相关联的ECC数据。
7.根据权利要求1所述的方法，其中扫描包含：
从所述存储器装置的参考单元读取参考信息；以及
确定所述参考信息的值相对于极限是否变化。
8.根据权利要求1所述的方法，其包含：
确定存储于所述存储器装置中的信息的位错误数量。
9.根据权利要求8所述的方法，其包含：
当所述位错误数量至少等于一时，校正所述信息中的至少一个错误位。
10.根据权利要求8所述的方法，其包含：
当一块的一区段中的所述位错误数量为至少四时，校正所述信息中的错误位。
11.根据权利要求1所述的方法，其中扫描包含仅读取所述存储器装置的单元的一部分。
12.根据权利要求1所述的方法，其中扫描包含读取所述存储器装置的整个存储器阵列中的单元。
13.根据权利要求1所述的方法，其中扫描包含读取存储器装置的一块中的第一单元，且其中在写入到所述块中的第二单元后执行读取所述第一单元。
14.根据权利要求3所述的方法，其中所述读取操作数目仅包含对所述存储器装置的多个块中的选定块执行的读取操作数目，且其中扫描包含读取所述选定块的单元。
15.根据权利要求3所述的方法，其中所述读取操作数目包含对所述存储器装置的多个块中的诸多个块执行的读取操作数目，且其中扫描包含读取所述诸多个块的单元。
16.根据权利要求15所述的方法，其中在对所述诸多个块中的至少一者执行的读取操作数目为至少1000时执行扫描。
17.一种方法，其包含：
读取在存储器装置的多个块的一块中的第一位置中的单元；以及
当所述第一位置中的读取操作数目超过选定选定值时，针对存储于所述块中的第二位置中的信息中的错误，扫描所述第二位置，其中所述第二位置是随机选择的。
18.根据权利要求17所述的方法，其中扫描所述第二位置包含读取所述块中的额外单元。
19.根据权利要求17所述的方法，其中响应于在所述存储器装置的端子处接收到的读取命令而执行读取。
20.根据权利要求17所述的方法，其中在所述存储器装置的端子处提供所述第一位置的地址，且其中所述第二位置的地址随所述第一位置的所述地址和偏移值而变。
21.根据权利要求20所述的方法，其包含：
存取存储单元以获得所述偏移值。
22.根据权利要求19所述的方法，其中所述第一位置包含所述块的至少一个页。
23.根据权利要求22所述的方法，其中所述第二位置包含所述块的至少一个页。
24.一种方法，其包含：
将信息写入到存储器装置的一块；以及
基于对所述块执行的写入操作数目，针对存储于所述块中的信息中的错误，扫描所述块的至少一部分。
25.根据权利要求24所述的方法，其中将所述信息写入到所述块的第一单元中，且其中扫描包含读取所述块的第二单元。
26.根据权利要求24所述的方法，其中将所述信息写入到所述块的第一单元中，且其中扫描包含读取所述块的第一单元和第二单元。
27.根据权利要求24所述的方法，其中以从所述块的第一页到所述块的最后一页的次序执行写入，且其中仅在所述块的所述最后一页被写入时执行扫描。
28.根据权利要求24所述的方法，其中在所述块的多个页的每一页被写入后执行扫描。
29.根据权利要求24所述的方法，其中仅在块的至少一半数目的页被写入时执行扫描。
30.根据权利要求24所述的方法，其包含：
确定存储于所述块中的信息中的错误的位错误数量。
31.根据权利要求30所述的方法，其包含：
当所述位错误数量至少等于一时，校正所述信息的至少一个错误位。
32.一种设备，其包含：
用以设定针对存储于快闪存储器装置的存储器阵列中的信息中的错误进行扫描的至少一个条件的电路，其中所述扫描的条件是基于对所述存储器装置的单元的存取数目和在将所述信息存储于所述存储器装置中后经过的时间量中的至少一者；以及
用以在满足所述条件时，针对所述信息中的错误进行扫描的组件。
33.根据权利要求32所述的设备，其中所述组件包含用以存储选定值的存储单元，其中当对所述存储器阵列执行的读取操作数目超过所述选定值时，满足所述条件。
34.根据权利要求33所述的设备，其中所述组件包含用以对所述读取操作数目进行计数的计数器。
35.根据权利要求32所述的设备，其中所述组件包含用以存储选定值的存储单元，其中当对所述存储器阵列的一块执行的读取操作数目超过所述选定值时，满足所述条件。
36.根据权利要求35所述的设备，其中所述组件包含用以对所述读取操作数目进行计数的计数器。
37.根据权利要求32所述的设备，其中所述组件包含用以存储选定值的存储单元，其中当对所述存储器阵列的一块执行的写入操作数目超过所述选定值时，满足所述条件。
38.根据权利要求37所述的设备，其中所述组件包含用以对所述写入操作数目进行计数的计数器。
39.根据权利要求32所述的设备，其中所述组件包含用以存储偏移值的存储单元，其中所述组件将针对具有基于所述偏移值的地址的位置处的错误进行扫描。
40.根据权利要求32所述的设备，其中所述组件包含用以确定针对错误进行扫描的时间间隔的计时器。
41.根据权利要求40所述的设备，其中所述计时器包含实时时钟。
42.一种设备，其包含：
存储器阵列，其用以存储信息；以及
组件，其用以至少基于对所述存储器阵列执行的读取操作数目而针对所述信息中的错误进行扫描。
43.根据权利要求42所述的设备，其中所述组件将在所述存储器阵列中的所述读取操作数目为约1000到约2000时针对错误进行扫描。
44.根据权利要求42所述的设备，其中所述存储器阵列包含多个块，且其中所述组件将在所述多个块的一块中的读取操作数目超过选定值时，针对错误进行扫描。
45.根据权利要求44所述的设备，其中所述组件将存储具有约1000到约2000的值的所述选定值。
46.根据权利要求42所述的设备，其中所述存储器装置包含多个块，且其中所述组件将在每次所述组件将从所述多个块中的选定块处的第二位置读取信息时，针对所述选定块中的第一位置处的错误进行扫描。
47.根据权利要求46所述的设备，其中所述组件将每隔选定时间间隔针对错误进行扫描。
48.一种系统，其包含：
快闪存储器装置，其包含用以设定针对存储于所述快闪存储器装置中的信息中的错误进行扫描的条件的电路，和用以在满足所述条件时，针对存储于所述快闪存储器装置中的所述信息中的错误进行扫描的组件，其中所述扫描的条件是基于对所述存储器装置的单元的存取数目和在将所述信息存储于所述存储器装置中后经过的时间量中的至少一者而设定；以及
处理器，其用以处理存储于所述快闪存储器装置中的信息。
49.根据权利要求48所述的系统，其包含：
天线，其耦合到所述快闪存储器装置。
50.根据权利要求48所述的系统，其包含：
像素阵列，其耦合到所述快闪存储器阵列。
CN200880109070A 2007-08-22 2008-08-22 快闪存储器中的错误扫描 Pending CN101809541A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/843,466 US7770079B2 (en) 2007-08-22 2007-08-22 Error scanning in flash memory
US11/843,466 2007-08-22
PCT/US2008/010005 WO2009025857A1 (en) 2007-08-22 2008-08-22 Error scanning in flash memory

Publications (1)

Publication Number Publication Date
CN101809541A true CN101809541A (zh) 2010-08-18

Family

ID=40076845

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880109070A Pending CN101809541A (zh) 2007-08-22 2008-08-22 快闪存储器中的错误扫描

Country Status (7)

Country Link
US (4) US7770079B2 (zh)
EP (1) EP2198368B1 (zh)
JP (2) JP2010537314A (zh)
KR (2) KR20160065222A (zh)
CN (1) CN101809541A (zh)
TW (1) TWI397078B (zh)
WO (1) WO2009025857A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467976A (zh) * 2010-11-18 2012-05-23 格兰迪斯股份有限公司 存储器写入错误校正电路
CN104919434A (zh) * 2012-12-07 2015-09-16 西部数据技术公司 用于在固态驱动器中进行较低页数据恢复的系统和方法
CN110211624A (zh) * 2018-02-28 2019-09-06 东芝存储器株式会社 用于估计nand快闪存储器的位错误率的快闪存储器系统和方法
WO2022133787A1 (en) * 2020-12-23 2022-06-30 Micron Technology, Inc. Dynamic read disturb management algorithm for flash-based memory

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8281221B2 (en) * 2005-10-18 2012-10-02 Nec Corporation Operation method of MRAM including correcting data for single-bit error and multi-bit error
JP4905866B2 (ja) * 2007-04-17 2012-03-28 日本電気株式会社 半導体記憶装置及びその動作方法
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory
US20090327581A1 (en) * 2008-06-30 2009-12-31 Coulson Richard L Nand memory
US8171332B2 (en) * 2009-05-12 2012-05-01 Himax Technologies Limited Integrated circuit with reduced electromagnetic interference induced by memory access and method for the same
US9170879B2 (en) * 2009-06-24 2015-10-27 Headway Technologies, Inc. Method and apparatus for scrubbing accumulated data errors from a memory system
US8775865B2 (en) 2009-06-24 2014-07-08 Headway Technologies, Inc. Method and apparatus for scrubbing accumulated disturb data errors in an array of SMT MRAM memory cells including rewriting reference bits
CN101794622B (zh) * 2010-02-10 2012-12-12 华为数字技术（成都）有限公司 存储设备的数据扫描方法和装置
US8320185B2 (en) * 2010-03-31 2012-11-27 Micron Technology, Inc. Lifetime markers for memory devices
US8429391B2 (en) 2010-04-16 2013-04-23 Micron Technology, Inc. Boot partitions in memory devices and systems
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8990538B2 (en) 2010-11-05 2015-03-24 Microsoft Corporation Managing memory with limited write cycles in heterogeneous memory systems
US8627176B2 (en) 2010-11-30 2014-01-07 Microsoft Corporation Systematic mitigation of memory errors
KR101826140B1 (ko) 2011-08-04 2018-03-22 삼성전자주식회사 메모리 컨트롤러의 동작 방법, 및 상기 메모리 컨트롤러를 포함하는 메모리 시스템
US9176800B2 (en) 2011-08-31 2015-11-03 Micron Technology, Inc. Memory refresh methods and apparatuses
US8862952B1 (en) * 2012-03-16 2014-10-14 Western Digital Technologies, Inc. Prioritized memory scanning for data storage systems
US8869009B2 (en) * 2013-02-11 2014-10-21 Apple Inc. Read commands specifying error performance
FR3003051B1 (fr) * 2013-03-08 2016-07-29 Peugeot Citroen Automobiles Sa Methode de verification de l'integrite des donnees d'un calculateur embarque
US9367391B2 (en) 2013-03-15 2016-06-14 Micron Technology, Inc. Error correction operations in a memory device
GB201322075D0 (en) 2013-12-13 2014-01-29 Ibm Device for selecting a level for at least one read voltage
KR102182368B1 (ko) 2013-12-19 2020-11-24 에스케이하이닉스 주식회사 어드레스 검출회로 및 이를 포함하는 메모리
US9558107B2 (en) 2013-12-24 2017-01-31 International Business Machines Corporation Extending useful life of a non-volatile memory by health grading
JP2015148859A (ja) * 2014-02-05 2015-08-20 コニカミノルタ株式会社 情報処理装置及び起動制御プログラム並びに起動制御方法
US9563373B2 (en) 2014-10-21 2017-02-07 International Business Machines Corporation Detecting error count deviations for non-volatile memory blocks for advanced non-volatile memory block management
US10365859B2 (en) 2014-10-21 2019-07-30 International Business Machines Corporation Storage array management employing a merged background management process
KR102264757B1 (ko) 2014-11-11 2021-06-16 에스케이하이닉스 주식회사 데이터 저장 장치 및 그것의 동작 방법
US9990279B2 (en) 2014-12-23 2018-06-05 International Business Machines Corporation Page-level health equalization
US10339048B2 (en) 2014-12-23 2019-07-02 International Business Machines Corporation Endurance enhancement scheme using memory re-evaluation
JP6515752B2 (ja) 2015-09-07 2019-05-22 富士通株式会社 ストレージ制御装置、制御方法、および制御プログラム
US10241856B2 (en) * 2016-09-09 2019-03-26 Oracle International Corporation Memory quarantine
US10545810B2 (en) * 2016-12-22 2020-01-28 Western Digital Technologies, Inc. Method and apparatus for monitoring non-volatile memory read errors using background media scan
KR102347184B1 (ko) 2017-05-23 2022-01-04 삼성전자주식회사 스토리지 장치 및 상기 스토리지 장치의 동작 방법
KR102499061B1 (ko) 2018-08-22 2023-02-13 삼성전자주식회사 상 변화 메모리 장치를 포함하는 반도체 메모리 장치 및 상 변화 메모리 장치를 액세스하는 방법
GB2577120B (en) * 2018-09-14 2022-06-01 Siemens Ind Software Inc Error detection within an integrated circuit chip
US11061754B2 (en) * 2019-08-06 2021-07-13 Alteryx, Inc. Error handling during asynchronous processing of sequential data blocks
CN112002369A (zh) * 2020-07-13 2020-11-27 珠海妙存科技有限公司 提升闪存数据安全性的扫描方法
US11923022B2 (en) 2021-10-27 2024-03-05 SK Hynix Inc. Storage device and operating method for controller

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5359569A (en) * 1991-10-29 1994-10-25 Hitachi Ltd. Semiconductor memory
JPH06131895A (ja) * 1992-10-14 1994-05-13 Toshiba Corp 半導体メモリチップ
KR970008188B1 (ko) * 1993-04-08 1997-05-21 가부시끼가이샤 히다찌세이사꾸쇼 플래시메모리의 제어방법 및 그것을 사용한 정보처리장치
JP2577120Y2 (ja) * 1993-04-15 1998-07-23 株式会社アドバンテスト 過剰パルス印加の禁止回路
JP3176019B2 (ja) * 1995-04-05 2001-06-11 株式会社東芝 不揮発性半導体記憶部を含む記憶システム
JP3234130B2 (ja) * 1995-05-30 2001-12-04 三菱電機株式会社 誤り訂正符号復号化方法およびこの方法を用いる回路
JPH09237162A (ja) * 1996-02-23 1997-09-09 Hewlett Packard Co <Hp> 走査型データ記憶システム、及びその針摩耗管理方法、媒体摩耗管理方法、並びに残存寿命表示装置
US5928370A (en) * 1997-02-05 1999-07-27 Lexar Media, Inc. Method and apparatus for verifying erasure of memory blocks within a non-volatile memory structure
JP2000045858A (ja) * 1998-07-28 2000-02-15 Denso Corp 電子制御装置及び不揮発性メモリの書換回数記憶方法
JP3242890B2 (ja) * 1998-12-16 2001-12-25 株式会社ハギワラシスコム 記憶装置
US7139196B2 (en) 1999-01-14 2006-11-21 Silicon Storage Technology, Inc. Sub-volt sensing for digital multilevel flash memory
JP3975245B2 (ja) * 1999-12-16 2007-09-12 株式会社ルネサステクノロジ 記録再生装置および半導体メモリ
JP3812933B2 (ja) * 2001-04-19 2006-08-23 シャープ株式会社 ファイルシステムおよびその制御方法
JP4064154B2 (ja) * 2001-05-31 2008-03-19 株式会社半導体エネルギー研究所 不揮発性メモリ及びそれを用いた電子機器
JP2003007093A (ja) * 2001-06-20 2003-01-10 Matsushita Electric Ind Co Ltd 半導体記憶装置の検査方法
JP4122750B2 (ja) * 2001-10-24 2008-07-23 沖電気工業株式会社 半導体記憶装置および半導体記憶装置のデータ書き込み方法
JP4073799B2 (ja) * 2003-02-07 2008-04-09 株式会社ルネサステクノロジ メモリシステム
US7173852B2 (en) 2003-10-03 2007-02-06 Sandisk Corporation Corrected data storage and handling methods
US7012835B2 (en) * 2003-10-03 2006-03-14 Sandisk Corporation Flash memory data correction and scrub techniques
JP4135680B2 (ja) * 2004-05-31 2008-08-20 ソニー株式会社 半導体記憶装置および信号処理システム
US7290185B2 (en) * 2005-04-28 2007-10-30 International Business Machines Corporation Methods and apparatus for reducing memory errors
WO2007010829A1 (ja) * 2005-07-15 2007-01-25 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶装置、メモリコントローラ及び不良領域検出方法
US7747907B2 (en) * 2005-09-20 2010-06-29 Seagate Technology Llc Preventive recovery from adjacent track interference
US20070089032A1 (en) * 2005-09-30 2007-04-19 Intel Corporation Memory system anti-aliasing scheme
JP2007193865A (ja) * 2006-01-17 2007-08-02 Toshiba Corp 情報記録装置及びその制御方法
WO2007083449A1 (ja) * 2006-01-20 2007-07-26 Matsushita Electric Industrial Co., Ltd. 不揮発性記憶装置、不揮発性記憶システム、及び不揮発性記憶装置の不良管理方法
US7707481B2 (en) * 2006-05-16 2010-04-27 Pitney Bowes Inc. System and method for efficient uncorrectable error detection in flash memory
JP4908083B2 (ja) * 2006-06-30 2012-04-04 株式会社東芝 メモリコントローラ
US20080092015A1 (en) * 2006-09-28 2008-04-17 Yigal Brandman Nonvolatile memory with adaptive operation
US7356442B1 (en) * 2006-10-05 2008-04-08 International Business Machines Corporation End of life prediction of flash memory
US8060798B2 (en) 2007-07-19 2011-11-15 Micron Technology, Inc. Refresh of non-volatile memory cells based on fatigue conditions
US7770079B2 (en) 2007-08-22 2010-08-03 Micron Technology Inc. Error scanning in flash memory

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102467976A (zh) * 2010-11-18 2012-05-23 格兰迪斯股份有限公司 存储器写入错误校正电路
CN102467976B (zh) * 2010-11-18 2017-08-04 三星半导体股份有限公司 存储器写入错误校正电路
CN104919434A (zh) * 2012-12-07 2015-09-16 西部数据技术公司 用于在固态驱动器中进行较低页数据恢复的系统和方法
US9952939B1 (en) 2012-12-07 2018-04-24 Western Digital Technologies, Inc. System and method for lower page data recovery in a solid state drive
CN104919434B (zh) * 2012-12-07 2018-11-06 西部数据技术公司 用于在固态驱动器中进行较低页数据恢复的系统和方法
CN110211624A (zh) * 2018-02-28 2019-09-06 东芝存储器株式会社 用于估计nand快闪存储器的位错误率的快闪存储器系统和方法
CN110211624B (zh) * 2018-02-28 2023-08-11 铠侠股份有限公司 用于估计nand快闪存储器的位错误率的快闪存储器系统和方法
WO2022133787A1 (en) * 2020-12-23 2022-06-30 Micron Technology, Inc. Dynamic read disturb management algorithm for flash-based memory

Also Published As

Publication number Publication date
US8095835B2 (en) 2012-01-10
US20100313077A1 (en) 2010-12-09
US7770079B2 (en) 2010-08-03
JP2010537314A (ja) 2010-12-02
US20120110399A1 (en) 2012-05-03
US20090055697A1 (en) 2009-02-26
US20130132805A1 (en) 2013-05-23
EP2198368A1 (en) 2010-06-23
US8356216B2 (en) 2013-01-15
KR20160065222A (ko) 2016-06-08
TW200917263A (en) 2009-04-16
US8713385B2 (en) 2014-04-29
TWI397078B (zh) 2013-05-21
KR20100046265A (ko) 2010-05-06
WO2009025857A1 (en) 2009-02-26
JP5719902B2 (ja) 2015-05-20
JP2014041644A (ja) 2014-03-06
EP2198368B1 (en) 2018-11-14
KR101660049B1 (ko) 2016-09-26

Similar Documents

Publication Publication Date Title
CN101809541A (zh) 快闪存储器中的错误扫描
JP4538034B2 (ja) 半導体記憶装置、及びその制御方法
CN101622603B (zh) 半导体存储器件及其控制方法
CN107133122B (zh) 存储器控制方法
CN105788648B (zh) 基于异构混合内存的nvm坏块识别处理及纠错方法和系统
US8006165B2 (en) Memory controller and semiconductor memory device
US8225175B2 (en) Two-plane error correction method for a memory device and the memory device thereof
JP2009211209A (ja) 半導体記憶装置、その制御方法、および誤り訂正システム
US7941733B2 (en) Semiconductor memory device
US20100138588A1 (en) Memory controller and a method of operating an electrically alterable non-volatile memory device
JP2009181425A (ja) メモリモジュール
CN113643746A (zh) 闪存数据的分析方法、装置、终端设备及存储介质
CN101395583A (zh) 具有存储着包含附加数据在内的页面的存储矩阵的电子电路
EP2945164B1 (en) Nonvolatile semiconductor storage device and method for testing same
US7423917B2 (en) Data readout circuit of memory cells, memory circuit and method of reading out data from memory cells
KR100377490B1 (ko) 비휘발성 반도체 기억 장치
JP4359327B2 (ja) 半導体集積回路装置、ｉｃカードおよび検査装置
JPH02146200A (ja) 電気的に消去可能なプログラマブルロム装置
CN111858135B (zh) 数据存储、校验方法、装置、终端设备及存储介质
JP2012230730A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20100818

RJ01 Rejection of invention patent application after publication