CN101807548A - 纳米晶分栅式闪存的制造过程 - Google Patents
纳米晶分栅式闪存的制造过程 Download PDFInfo
- Publication number
- CN101807548A CN101807548A CN201019063030A CN201019063030A CN101807548A CN 101807548 A CN101807548 A CN 101807548A CN 201019063030 A CN201019063030 A CN 201019063030A CN 201019063030 A CN201019063030 A CN 201019063030A CN 101807548 A CN101807548 A CN 101807548A
- Authority
- CN
- China
- Prior art keywords
- layer
- flash memory
- gate
- type flash
- nanocrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种纳米晶分栅式闪存的制造方法，包括如下步骤：提供一单晶硅衬底，形成凸字形结构，在所述凸字形结构的表面上均匀生成一层隧穿介质层，再生成一层纳米晶浮栅层；在所述纳米晶浮栅层的表面均匀淀积高温氧化层；接着，在所述高温氧化层表面均匀生长第一多晶硅层；依次刻蚀掉部分所述第一多晶硅层、所述高温氧化层，所述纳米晶浮栅层以及所述隧穿介质层，暴露出所述源极线和所述氧化物侧墙。所述纳米晶分栅式闪存的制造过程采用所述纳米晶材料可有效提高分栅式闪存的性能，缩小体积、提高循环使用的次数并缩短擦写时间，同时，所述纳米晶分栅式闪存的制造方法简单，集成度高，易于在工厂大规模流水线生产。
Description
技术领域
本发明涉及一种存储器的制造过程，尤其是纳米晶分栅式闪存的制造过程。
背景技术
存储器用于存储大量的数字信息，最近据调查显示，在世界范围内，存储器芯片大约占半导体交易的30％，多年来，工艺技术的进步和市场需求催生越来越多高密度的各种类型存储器，如RAM(随机存储器)、DRAM(动态随机存储器)、ROM(只读存储器)、EPROM(可擦除存储器可编程存储器)、FLASH(闪存)和FRAM(铁电存储器)等，其中，闪存即FLASH已成为非易失性半导体存储技术的主流，在各种各样的闪存器件中，基本分为两种类型：叠栅式(stacked gate)和分栅式(split gate)，制造叠栅式的方法比制造分栅式简单，且所占面积较小，然而叠栅时存在过擦除问题，该问题通常需要在擦除循环后进行验证以将单元的阈值电压保持在一个电压范围内解决，增加了电路设计的复杂性。分栅式的电路设计相对简单，而且相比叠栅式可以有效解决堆叠式的过擦除问题，同时分栅式结构利用源端热电子注入进行编程，具有更高的编程效率，因而被广泛应用在各类诸如智能卡、SIM卡、微控制器、手机等电子产品中。
随着科技的发展，分栅式闪存的性能向着体积减小、功耗降低、读取速度加快和稳定性增强的方向发展，因此满足上述性能并且易于工厂大规模流水线生产的分栅式闪存成为主要的研究课题。
发明内容
本发明的解决的技术问题为，提供一种体积小、能耗低、编程效率高、擦写速度快、并且易于工厂大规模流水线生产的分栅式闪存的制造方法。
为解决上述问题，本发明提供一种分栅式闪存的制造方法，包括如下步骤：
提供一单晶硅衬底，在所述单晶硅衬底上形成有源极线，在紧挨所述源极线的两侧，由下至上的结构依次为氧化层、选择栅极和氧化物侧墙，形成凸字形结构，在所述凸字形结构的表面上均匀生成一层隧穿介质层；
在所述隧穿介质层表面上均匀生成纳米晶浮栅层；
在所述纳米晶浮栅层的表面上均匀淀积高温氧化层；
接着，在所述高温氧化层表面均匀生长第一多晶硅层；
采用干刻法依次刻蚀所述第一多晶硅层、所述高温氧化层，所述纳米晶浮栅层以及所述隧穿介质层，暴露出所述源极线和所述氧化物侧墙，在所述凸字形结构的肩部，保留的所述第一多晶硅层成为两个控制栅，所述控制栅与所述氧化物侧墙高度相等。进一步的，形成所述凸字形结构的步骤包括：
提供所述单晶硅衬底；
在所述单晶硅衬底表面上形成所述氧化层；
在所述氧化层表面上形成所述第二多晶硅层；
在所述第二多晶硅层表面上形成电介质层；
接着，刻蚀掉所述电介质层的中间部分，保留所述电介质层的两边；
在两个保留的所述电介质层内侧壁上对称形成两个所述氧化物侧墙；
依次刻蚀掉所述氧化物侧墙之间的所述第二多晶硅层和所述氧化层，直到暴露出所述单晶硅衬底表面；
在所述氧化物侧墙之间、单晶硅衬底表面上形成所述源极线，所述源极线的高度接近于所述两个氧化物侧墙；
依次刻蚀掉所述电介质层以及所述电介质层下方的所述第二多晶硅层和所述氧化层，保留的所述第二多晶硅层成为所述选择栅极。
进一步的，在形成所述控制栅后还包括：
在所述控制栅侧壁形成两个绝缘介质侧墙；
在所述绝缘介质侧墙外侧形成位线。
优选的，所述隧穿介质层的厚度为40埃-50埃。
优选的，所述隧穿介质层的材料为氧化硅或氮化硅。
优选的，所述纳米晶浮栅层的材料为纳米晶材料，所述纳米晶材料的颗粒尺寸为5nm-20nm。
优选的，所述纳米晶浮栅层采用化学气相沉积形成。
优选的，所述高温氧化层是采用高温氧化生长形成。
优选的，所述第一多晶硅层的厚度为1000埃-3000埃。
优选的所述第一多晶硅层采用化学气相沉积形成。
在所述纳米晶分栅式闪存的制造过程中，采用所述纳米晶材料作为浮栅层可有效提高分栅式闪存的性能。与传统的分栅式闪存相比，采用所述纳米晶材料作为浮栅层在存储一位数据时所需的电子数少，绝缘层中电流密度小，因而可在单位面积内存储更多的信息、缩小器件体积、提高器件循环使用的次数并缩短擦写时间，有效提高提高存储器的性能。同时，与传统分栅式闪存相比，所述纳米晶分栅式闪存的制造方法简单，集成度高，易于在工厂大规模流水线生产。
附图说明
图1至图13纳米晶分栅式闪存的制造过程示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的普通及相关人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
本发明的核心思想是通过在分栅式闪存的制造步骤中，采用纳米晶浮栅层，使分栅式闪存的性能具有体积小、能耗低、编程效率高、擦写速度快的优点并且易于工厂大规模流水线生产。
图1至图13纳米晶分栅式闪存的制造过程示意图。以下步骤请参考图1至图13.
请参见图1至图3，提供所述单晶硅衬底，在所述单晶硅衬底100表面上形成氧化层102，所述氧化层102在所述单晶硅衬底100上通过热氧化生长，所述氧化层102厚度为70埃至150埃(埃单位符号为
1埃＝10-10米)。完成热氧化生长后，在所述热氧化层102上形成第二多晶硅层104，所述第二多晶硅层104的厚度为
至接着在所述第二多晶硅层104上形成电介质层106。所述电介质层106可以为氧化物或氮化物。在所述电介质层106的表面上形成光刻胶，并提供具有一定图形的掩膜板，以所述掩膜板为掩模，对所述光刻胶进行曝光、显影，露出需要刻蚀掉的区域，采用刻蚀的方法去除部分所述电介质层106，刻蚀掉所述电介质层106的中间部分，保留所述电介质层106的两边，形成截面如图3所示。
接着，在保留的所述电介质层106内侧壁上通过各向异性刻蚀的方法，形成两个氧化物侧墙108，所述氧化物侧墙108的底部厚度为200埃至500埃，形成截面如图4所示。参见图5，采用刻蚀的方法依次刻蚀掉所述氧化物侧墙108之间的部分所述第二多晶硅层104和所述氧化层102，直到暴露出所述单晶硅衬底100表面；
请参见图6至图7，在所述氧化物侧墙108之间的单晶硅衬底100表面上形成源极线110，所述源极线110的高度接近于所述氧化物侧墙108；接着，刻蚀掉所述电介质层106以及所述电介质层106下方的所述第二多晶硅层104和所述氧化层102，剩余的所述第二多晶硅层104成为选择栅极1040。至此步骤，形成的结构称为凸字形结构，
优选的，参加图8至图12。在所述凸字形结构的表面上均匀生成一层隧穿介质层111，所述隧穿介质层111的厚度为40埃-50埃，所述隧穿介质层111的材料为氧化硅或氮化硅，若所述隧穿介质层111的材料为氮化硅，则采用化学沉积形成，若所述隧穿介质层111的材料为氧化硅，则采用热氧化生长形成；在所述隧穿介质层111表面均匀生成一层纳米晶浮栅层112，所述纳米晶浮栅层112的材料为纳米晶材料，所述纳米晶材料的颗粒尺寸为5nm-20nm，述纳米晶浮栅层112采用化学气相沉积形成；在所述纳米晶浮栅层112的表面均匀淀积高温氧化层113，所述高温氧化层113是采用高温氧化生长形成；接着，在所述高温氧化层113表面均匀生长第一多晶硅层114，所述第一多晶硅层114的厚度为1000埃-3000埃，所述第一多晶硅层114采用化学气相沉积形成；采用干刻法依次刻蚀掉部分所述第一多晶硅层114、所述高温氧化层113，所述纳米晶浮栅层112以及所述隧穿介质层111，暴露出所述源极线110和所述氧化物侧墙108，在所述凸字形结构的肩部，保留的所述第一多晶硅层114成为两个控制栅1140，所述控制栅1140与所述氧化物侧墙108高度相等。
进一步的，参见图13，在所述控制栅1140侧壁形成两个绝缘介质侧墙116；在所述绝缘介质侧墙116外侧形成位线118。
在所述纳米晶分栅式闪存的制造过程中，采用所述纳米晶浮栅层112可有效提高分栅式闪存的性能。纳米晶粒镶嵌在源漏沟道与控制栅之间的氧化物中，当在控制栅和源之间加上偏压时，产生的热电子隧穿注入纳米晶粒内，使栅极电荷受到屏蔽而导致器件阈值改变。在存储状态下，电子处于势阱中，当栅极加上较大反向偏压时，电子通过直接隧穿又回到沟道内，由此实现电荷的擦除。当一个电荷注入纳米晶时，其产生的库仑势能远大于常温下热能，从而阻碍了其它的电荷注入，所以每个纳米晶粒中只能存储一定数目的电荷，因而可望实现单电子存储。与传统的分栅式闪存相比，采用所述纳米晶材料作为浮栅层在存储一位数据时所需的电子数少，绝缘层中电流密度小，因而可在单位面积内存储更多的信息、提高器件循环使用的次数并缩短擦写时间，有效提高提高存储器的性能。因而，在室温下工作的纳米晶分栅式闪存件有体积小、能耗低、编程效率高、擦写速度快和可多次循环擦写的特点。同时，从制造步骤可看出，所述隧穿介质层111、所述纳米晶浮栅层112、所述高温氧化层113以及所述第一多晶硅层114是依次覆盖形成的，并且所述隧穿介质层111、所述纳米晶浮栅层112和所述第一多晶硅层114均可采用化学气相沉积法形成，所述高温氧化层113采用高温热生长形成。因此制作简单，与传统分栅式闪存相比，所述纳米晶分栅式闪存的制造方法简单，集成度高，易于在工厂大规模流水线生产。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。
Claims (10)
1.一种纳米晶分栅式闪存的制造方法，其特征在于，包括如下步骤：
提供一单晶硅衬底，在所述单晶硅衬底上形成有源极线，在紧挨所述源极线的两侧，由下至上的结构依次为氧化层、选择栅极和氧化物侧墙，形成凸字形结构，在所述凸字形结构的表面上均匀生成一层隧穿介质层；
在所述隧穿介质层表面上均匀生成纳米晶浮栅层；
在所述纳米晶浮栅层的表面上均匀淀积高温氧化层；
接着，在所述高温氧化层表面均匀生长第一多晶硅层；
采用干刻法依次刻蚀所述第一多晶硅层、所述高温氧化层，所述纳米晶浮栅层以及所述隧穿介质层，暴露出所述源极线和所述氧化物侧墙，在所述凸字形结构的肩部，保留的所述第一多晶硅层成为两个控制栅，所述控制栅与所述氧化物侧墙高度相等。
2.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，形成所述凸字形结构的步骤包括：
提供所述单晶硅衬底；
在所述单晶硅衬底表面上形成所述氧化层；
在所述氧化层表面上形成所述第二多晶硅层；
在所述第二多晶硅层表面上形成电介质层；
接着，刻蚀掉所述电介质层的中间部分，保留所述电介质层的两边；
在两个保留的所述电介质层内侧壁上对称形成两个所述氧化物侧墙；
依次刻蚀掉所述氧化物侧墙之间的所述第二多晶硅层和所述氧化层，直到暴露出所述单晶硅衬底表面；
在所述氧化物侧墙之间、单晶硅衬底表面上形成所述源极线，所述源极线的高度接近于所述两个氧化物侧墙；
依次刻蚀掉所述电介质层以及所述电介质层下方的所述第二多晶硅层和所述氧化层，保留的所述第二多晶硅层成为所述选择栅极。
3.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，在形成所述控制栅后，还包括：
在所述控制栅侧壁形成两个绝缘介质侧墙；
在所述绝缘介质侧墙外侧形成位线。
4.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，所述隧穿介质层的材料为氧化硅或氮化硅。
5.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，所述隧穿介质层的厚度为40埃-50埃。
6.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，所述纳米晶浮栅层的材料为纳米晶材料，所述纳米晶材料的颗粒尺寸为5nm-20nm。
7.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，所述纳米晶浮栅层采用化学气相沉积形成。
8.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，所述高温氧化层是采用高温氧化生长形成。
9.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，所述第一多晶硅层采用化学气相沉积形成。
10.如权利要求1所述的纳米晶分栅式闪存的制造方法，其特征在于，所述第一多晶硅层的厚度为1000埃-3000埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201019063030.6A CN101807548B (zh) | 2010-02-05 | 2010-02-05 | 纳米晶分栅式闪存的制造过程 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201019063030.6A CN101807548B (zh) | 2010-02-05 | 2010-02-05 | 纳米晶分栅式闪存的制造过程 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101807548A true CN101807548A (zh) | 2010-08-18 |
| CN101807548B CN101807548B (zh) | 2014-10-22 |
Family
ID=42609275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201019063030.6A Active CN101807548B (zh) | 2010-02-05 | 2010-02-05 | 纳米晶分栅式闪存的制造过程 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101807548B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593059A (zh) * | 2011-01-07 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分栅闪存单元及其制作方法 |
| CN104377203A (zh) * | 2013-08-16 | 2015-02-25 | 台湾积体电路制造股份有限公司 | 用于分栅式闪存的接触结构 |
| CN109768044A (zh) * | 2019-01-22 | 2019-05-17 | 上海华虹宏力半导体制造有限公司 | 改善分栅式闪存性能的方法 |
| CN114038855A (zh) * | 2021-11-18 | 2022-02-11 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050224865A1 (en) * | 2004-02-03 | 2005-10-13 | Chien-Hsing Lee | Circuit layout and structure for a non-volatile memory |
| US20060163644A1 (en) * | 2005-01-27 | 2006-07-27 | Micron Technology, Inc. | Scalable high density non-volatile memory cells in a contactless memory array |
| CN101447435A (zh) * | 2008-12-10 | 2009-06-03 | 上海宏力半导体制造有限公司 | 分栅式闪存的制造方法 |
-
2010
- 2010-02-05 CN CN201019063030.6A patent/CN101807548B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050224865A1 (en) * | 2004-02-03 | 2005-10-13 | Chien-Hsing Lee | Circuit layout and structure for a non-volatile memory |
| US20060163644A1 (en) * | 2005-01-27 | 2006-07-27 | Micron Technology, Inc. | Scalable high density non-volatile memory cells in a contactless memory array |
| CN101447435A (zh) * | 2008-12-10 | 2009-06-03 | 上海宏力半导体制造有限公司 | 分栅式闪存的制造方法 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593059A (zh) * | 2011-01-07 | 2012-07-18 | 上海宏力半导体制造有限公司 | 分栅闪存单元及其制作方法 |
| CN102593059B (zh) * | 2011-01-07 | 2016-08-03 | 上海华虹宏力半导体制造有限公司 | 分栅闪存单元及其制作方法 |
| CN104377203A (zh) * | 2013-08-16 | 2015-02-25 | 台湾积体电路制造股份有限公司 | 用于分栅式闪存的接触结构 |
| US10068773B2 (en) | 2013-08-16 | 2018-09-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Contact formation for split gate flash memory |
| CN109768044A (zh) * | 2019-01-22 | 2019-05-17 | 上海华虹宏力半导体制造有限公司 | 改善分栅式闪存性能的方法 |
| CN114038855A (zh) * | 2021-11-18 | 2022-02-11 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
| WO2023088067A1 (zh) * | 2021-11-18 | 2023-05-25 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
| CN114038855B (zh) * | 2021-11-18 | 2023-11-10 | 华虹半导体(无锡)有限公司 | 浮栅型分栅闪存器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101807548B (zh) | 2014-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10515810B2 (en) | Self-aligned di-silicon silicide bit line and source line landing pads in 3D vertical channel memory | |
| CN101447435A (zh) | 分栅式闪存的制造方法 | |
| CN101421827A (zh) | 具有纳米柱的半导体器件及其方法 | |
| CN102368479B (zh) | 快闪存储器及其制作方法 | |
| CN103165615A (zh) | 分栅快闪存储器及其形成方法 | |
| CN103413786A (zh) | 存储单元及其形成方法、存储单元的驱动方法 | |
| CN103794609B (zh) | 非挥发性内存单元及非挥发性内存矩阵 | |
| CN106653758A (zh) | 快闪存储器的制作方法 | |
| CN101807548B (zh) | 纳米晶分栅式闪存的制造过程 | |
| CN109920794B (zh) | 一种三维铁电存储器及其制造方法 | |
| CN108091659A (zh) | 分栅闪存单元及其制备方法 | |
| CN104867831B (zh) | 一种半导体器件结构的制作方法 | |
| CN102376652B (zh) | 减小写入干扰的分离栅闪存制作方法 | |
| CN101866929B (zh) | 共享字线的无触点氮化硅分栅式闪存及其制造方法 | |
| CN105261594B (zh) | 自对准分离栅闪存的形成方法 | |
| CN101651097B (zh) | 非挥发性存储单元及其制造方法 | |
| CN103943625B (zh) | 一种nand闪存器件及其制造方法 | |
| CN101789399B (zh) | 共享字线的无触点分栅式闪存制造方法 | |
| CN102945834B (zh) | 提高分离栅闪存擦除和耐久性性能的方法 | |
| CN102169854A (zh) | 分栅闪存单元及其制造方法 | |
| CN103872059A (zh) | P型沟道闪存器件及其制造方法 | |
| CN101866930B (zh) | 共享字线的无触点纳米晶分栅式闪存及其制造方法 | |
| CN101807581B (zh) | 共享字线的无触点分栅式闪存及其制造方法 | |
| CN104810371B (zh) | 半导体存储器件及其制作方法 | |
| CN101692450A (zh) | 一种himos flash存储单元结构及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |