CN101789399B - 共享字线的无触点分栅式闪存制造方法 - Google Patents
共享字线的无触点分栅式闪存制造方法 Download PDFInfo
- Publication number
- CN101789399B CN101789399B CN201019063031.0A CN201019063031A CN101789399B CN 101789399 B CN101789399 B CN 101789399B CN 201019063031 A CN201019063031 A CN 201019063031A CN 101789399 B CN101789399 B CN 101789399B
- Authority
- CN
- China
- Prior art keywords
- flash memory
- word line
- side wall
- dusts
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
本发明提出的共享字线的无触点分栅式闪存制造方法，将两个存储位单元共享使用一个字线，通过对字线、第一控制栅、第二控制栅、第一位线和第二位线施加不同的工作电压实现对存储位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。同时采用无触点的设计，使得闪存器件具有尺寸小，工艺与CMOS传统工艺兼容的特点，有利于器件尺寸进一步缩小。
Description
技术领域
本发明涉及半导体设计制造领域，且特别涉及一种共享字线的无触点分栅式闪存制造方法。
背景技术
闪存以其便捷，存储密度高，可靠性好等优点成为非挥发性存储器中研究的热点。从二十世纪八十年代第一个闪存产品问世以来，随着技术的发展和各类电子产品对存储的需求，闪存被广泛用于手机，笔记本，掌上电脑和U盘等移动和通讯设备中，闪存为一种非易变性存储器，其运作原理是通过改变晶体管或存储单元的临界电压来控制门极通道的开关以达到存储数据的目的，使存储在存储器中的数据不会因电源中断而消失，而闪存为电可擦除且可编程的只读存储器的一种特殊结构。如今闪存已经占据了非挥发性半导体存储器的大部分市场份额，成为发展最快的非挥发性半导体存储器。
然而现有的闪存在迈向更高存储密度的时候，由于受到编程电压的限制，通过缩小器件尺寸来提高存储密度将会面临很大的挑战，因而研制高存储密度的闪存是闪存技术发展的重要推动力。传统的闪存在迈向更高存储密度的时候，由于受到结构的限制，实现器件的编程电压进一步减小将会面临着很大的挑战。
一般而言，闪存为分栅结构或堆叠栅结构或两种结构的组合。分栅式闪存由于其特殊的结构，相比堆叠栅闪存在编程和擦除的时候都体现出其独特的性能优势，因此分栅式结构由于具有高的编程效率，字线的结构可以避免“过擦除”等优点，应用尤为广泛。但是由于分栅式闪存相对于堆叠栅闪存多了一个字线从而使得芯片的面积也会增加，因此如何在提高芯片性能的同时进一步减小芯片的尺寸是亟需解决的问题。
同时，随着存储器件尺寸不断缩小和存储密度的不断上升，形成于内层介电层中的接触孔的尺寸也会变得更小，然而该内层介电层必须保持合理的厚度，使得该接触孔需要保持相当大的深宽比(深度/宽度)，从而使得半导体衬底上的接触点占据整个存储单元面积相当大的比率，成为制约存储器件尺寸和存储密度进一步发展的重要因素。
发明内容
本发明提出一种共享字线的无触点分栅式闪存制造方法，其得到的闪存器件能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。
为了达到上述目的，本发明提出一种共享字线的无触点分栅式闪存制造方法，包括下列步骤：
提供一半导体衬底，并依次沉积第一氧化层、浮栅多晶硅层、第二氧化层、控制栅多晶硅层和氮化硅层；
对所述氮化硅层进行干法刻蚀直至露出所述控制栅多晶硅层，形成多个凹槽；
对所述凹槽内的所述控制栅多晶硅层进行干法刻蚀，并进一步干法刻蚀所述第二氧化层直至露出所述浮栅多晶硅层；
在所述凹槽侧壁沉积形成第一侧墙氧化物层；
对所述凹槽内的所述浮栅多晶硅层进行干法刻蚀，并进一步湿法刻蚀所述第一氧化层直至露出所述半导体衬底；
对凹槽底部的半导体衬底进行离子注入，形成位线；
在所述凹槽侧壁沉积形成第二侧墙氧化物层；
在上述结构表面沉积位线多晶硅，对所述位线多晶硅进行研磨并进一步干法刻蚀直至所述位线多晶硅的高度降至所述凹槽顶面以下；
在上述结构表面沉积绝缘层，并对其进行研磨直至填满所述凹槽；
湿法刻蚀去除所述氮化硅层，并在上述结构表面沉积第三侧墙氧化物层；
对所述第三侧墙氧化物层进行干法刻蚀形成第一侧墙，并进一步干法刻蚀去除部分控制栅多晶硅层和部分第二氧化层直至露出所述浮栅多晶硅层；
在上述结构表面沉积第四侧墙氧化物，对其进行干法刻蚀形成第二侧墙，并进一步刻蚀去除部分浮栅多晶硅层和部分第一氧化层直至露出所述半导体衬底；
在上述结构上沉积隧穿氧化物层和字线多晶硅。
进一步的，所述第一氧化层的厚度为大于等于100埃。
进一步的，所述浮栅多晶硅层的厚度为500埃～800埃。
进一步的，所述第二氧化层的厚度为大于等于200埃。
进一步的，所述控制栅多晶硅层的厚度为大于等于600埃。
进一步的，所述氮化硅层的厚度为4000埃～6000埃。
进一步的，所述第一侧墙氧化物层的厚度为大于等于3000埃。
进一步的，所述第二侧墙氧化物层的厚度为大于等于500埃。
进一步的，所述位线多晶硅的厚度为大于等于1900埃。
进一步的，所述绝缘层的厚度为大于等于4000埃。
进一步的，所述第四侧墙氧化物的厚度为大于等于500埃。
进一步的，所述隧穿氧化物层的厚度为大于等于150埃。
进一步的，所述字线多晶硅的厚度为大于等于1900埃。
本发明提出的共享字线的无触点分栅式闪存制造方法，将两个存储位单元共享使用一个字线，通过对字线、第一控制栅、第二控制栅、第一位线和第二位线施加不同的工作电压实现对存储位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。同时采用无触点的设计，使得闪存器件具有尺寸小，工艺与CMOS传统工艺兼容的特点，有利于器件尺寸进一步缩小。
附图说明
图1～图12所示为本发明较佳实施例的共享字线的无触点分栅式闪存制造方法示意图。
具体实施方式
为了更了解本发明的技术内容，特举具体实施例并配合所附图式说明如下。
本发明提出一种共享字线的无触点分栅式闪存制造方法，其得到的闪存器件能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。
本发明提出一种共享字线的无触点分栅式闪存制造方法，包括下列步骤：
请参考图1，本发明提供一半导体衬底100，并依次沉积第一氧化层110、浮栅多晶硅层120、第二氧化层130、控制栅多晶硅层140和氮化硅层150；其中，所述第一氧化层110的厚度为大于等于100埃，所述浮栅多晶硅层120的厚度为500埃～800埃，所述第二氧化层130的厚度为大于等于200埃，所述控制栅多晶硅层140的厚度为大于等于600埃，所述氮化硅层150的厚度为4000埃～6000埃。
再请参考图2，对所述氮化硅层150进行干法刻蚀直至露出所述控制栅多晶硅层140，形成多个凹槽200；
请参考图3，对所述凹槽200内的所述控制栅多晶硅层140进行干法刻蚀，并进一步干法刻蚀所述第二氧化层130直至露出所述浮栅多晶硅层120；
请参考图4，在所述凹槽200的侧壁沉积形成第一侧墙氧化物层210，所述第一侧墙氧化物层210的厚度为大于等于3000埃；
再请参考图5，对所述凹槽200内的所述浮栅多晶硅层120进行干法刻蚀，并进一步湿法刻蚀所述第一氧化层110直至露出所述半导体衬底100；
并对凹槽200底部的半导体衬底100进行离子注入，形成位线；
接着请参考图6和图7，在所述凹槽200侧壁沉积形成第二侧墙氧化物层220，所述第二侧墙氧化物层220的厚度为大于等于500埃；
并在上述结构表面沉积位线多晶硅300，所述位线多晶硅300的厚度为大于等于1900埃，对所述位线多晶硅300进行研磨并进一步干法刻蚀直至所述位线多晶硅300的高度降至所述凹槽200顶面以下；
请参考图8，在上述结构表面沉积绝缘层400，所述绝缘层400的厚度为大于等于4000埃，并对其进行研磨直至填满所述凹槽200；
再请参考图9，湿法刻蚀去除所述氮化硅层150，并在上述结构表面沉积第三侧墙氧化物层500；
请参考图10，对所述第三侧墙氧化物层500进行干法刻蚀形成第一侧墙510，并进一步干法刻蚀去除部分控制栅多晶硅层140和部分第二氧化层130直至露出所述浮栅多晶硅层120；
再请参考图11，在上述结构表面沉积第四侧墙氧化物(图中未示)，所述第四侧墙氧化物的厚度为大于等于500埃，对其进行干法刻蚀形成第二侧墙610，并进一步刻蚀去除部分浮栅多晶硅层120和湿法刻蚀部分第一氧化层110直至露出所述半导体衬底100；
最后请参考图12，在上述结构上沉积隧穿氧化物层700和字线多晶硅800，并对其进行曝光和干法刻蚀以形成字线，所述隧穿氧化物层700的厚度为大于等于150埃，所述字线多晶硅800的厚度为大于等于1900埃。
本发明提出的共享字线的无触点分栅式闪存制造方法，将两个存储位单元共享使用一个字线，通过对字线、第一控制栅、第二控制栅、第一位线和第二位线施加不同的工作电压实现对存储位单元的读取、编程和擦除，共享位线的结构使得分栅式闪存其能够在保持芯片的电学隔离性能不变的情况下，有效地缩小芯片的面积，同时也可以避免过擦除的问题。同时采用无触点的设计，使得闪存器件具有尺寸小，工艺与CMOS传统工艺兼容的特点，有利于器件尺寸进一步缩小。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。
Claims (13)
1.一种共享字线的无触点分栅式闪存制造方法，其特征在于，包括下列步骤：
提供一半导体衬底，并依次沉积第一氧化层、浮栅多晶硅层、第二氧化层、控制栅多晶硅层和氮化硅层；
对所述氮化硅层进行干法刻蚀直至露出所述控制栅多晶硅层，形成多个凹槽；
对所述凹槽内的所述控制栅多晶硅层进行干法刻蚀，并进一步刻蚀所述第二氧化层直至露出所述浮栅多晶硅层；
在露出所述浮栅多晶硅层的凹槽侧壁沉积形成第一侧墙氧化物层；
对侧壁形成有第一侧墙氧化物层的凹槽内的所述浮栅多晶硅层进行干法刻蚀，并进一步刻蚀所述第一氧化层直至露出所述半导体衬底；
对露出所述半导体衬底的凹槽底部的半导体衬底进行离子注入，形成位线；
在所述露出所述半导体衬底的凹槽侧壁沉积形成第二侧墙氧化物层；
在上述结构表面沉积位线多晶硅，对所述位线多晶硅进行研磨并进一步干法刻蚀直至所述位线多晶硅的高度降至侧壁形成有第二侧墙氧化物层的凹槽顶面以下；
在上述结构表面沉积绝缘层，并对其进行研磨直至填满所述侧壁形成有第二侧墙氧化物层的凹槽；
湿法刻蚀去除所述氮化硅层，并在上述结构表面沉积第三侧墙氧化物层；
对所述第三侧墙氧化物层进行干法刻蚀形成第一侧墙，并进一步干法刻蚀去除部分控制栅多晶硅层和部分第二氧化层直至露出所述浮栅多晶硅层；
在上述结构表面沉积第四侧墙氧化物，对其进行干法刻蚀形成第二侧墙，并进一步干法刻蚀去除部分浮栅多晶硅层和湿法刻蚀部分第一氧化层直至露出所述半导体衬底；
在上述结构的部分表面上沉积隧穿氧化物层；
在上述结构的全部表面上沉积字线多晶硅。
2.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述第一氧化层的厚度为大于等于100埃。
3.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述浮栅多晶硅层的厚度为500埃～800埃。
4.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述第二氧化层的厚度为大于等于200埃。
5.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述控制栅多晶硅层的厚度为大于等于600埃。
6.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述氮化硅层的厚度为4000埃～6000埃。
7.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述第一侧墙氧化物层的厚度为大于等于3000埃。
8.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述第二侧墙氧化物层的厚度为大于等于500埃。
9.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述位线多晶硅的厚度为大于等于1900埃。
10.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述绝缘层的厚度为大于等于4000埃。
11.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述第四侧墙氧化物的厚度为大于等于500埃。
12.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述隧穿氧化物层的厚度为大于等于150埃。
13.根据权利要求1所述的共享字线的无触点分栅式闪存制造方法，其特征在于，所述字线多晶硅的厚度为大于等于1900埃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201019063031.0A CN101789399B (zh) | 2010-02-05 | 2010-02-05 | 共享字线的无触点分栅式闪存制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201019063031.0A CN101789399B (zh) | 2010-02-05 | 2010-02-05 | 共享字线的无触点分栅式闪存制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101789399A CN101789399A (zh) | 2010-07-28 |
| CN101789399B true CN101789399B (zh) | 2014-03-19 |
Family
ID=42532549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201019063031.0A Active CN101789399B (zh) | 2010-02-05 | 2010-02-05 | 共享字线的无触点分栅式闪存制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101789399B (zh) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103531456B (zh) * | 2012-07-05 | 2016-08-10 | 上海华虹宏力半导体制造有限公司 | 在浮栅上形成稳定的残余氧化物的方法 |
| CN103219290B (zh) * | 2013-04-24 | 2016-04-06 | 上海华虹宏力半导体制造有限公司 | 分栅式闪存及其形成方法 |
| CN108091659B (zh) * | 2017-11-30 | 2021-01-01 | 上海华虹宏力半导体制造有限公司 | 分栅闪存单元及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614748A (en) * | 1992-06-09 | 1997-03-25 | Sony Corporation | Nonvolatile memory device and process for production of the same |
| CN1477712A (zh) * | 2002-08-22 | 2004-02-25 | �����ɷ� | 存储器件的结构及其制造方法 |
| CN101465161A (zh) * | 2008-12-30 | 2009-06-24 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存 |
| US7598564B2 (en) * | 2005-05-31 | 2009-10-06 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of forming non-volatile memory devices |
-
2010
- 2010-02-05 CN CN201019063031.0A patent/CN101789399B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5614748A (en) * | 1992-06-09 | 1997-03-25 | Sony Corporation | Nonvolatile memory device and process for production of the same |
| CN1477712A (zh) * | 2002-08-22 | 2004-02-25 | �����ɷ� | 存储器件的结构及其制造方法 |
| US7598564B2 (en) * | 2005-05-31 | 2009-10-06 | Samsung Electronics Co., Ltd. | Non-volatile memory devices and methods of forming non-volatile memory devices |
| CN101465161A (zh) * | 2008-12-30 | 2009-06-24 | 上海宏力半导体制造有限公司 | 共享字线的分栅式闪存 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101789399A (zh) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101777521B (zh) | 共享字线的分栅式闪存制造方法 | |
| CN102637645B (zh) | 存储器制备方法 | |
| CN102637646B (zh) | 存储器制备方法 | |
| CN102693946A (zh) | 半导体器件制造方法以及存储器制造方法 | |
| CN104752363A (zh) | 快闪存储器的形成方法 | |
| CN105336622A (zh) | 半浮栅器件及其形成方法 | |
| CN104752360A (zh) | 存储器件及其形成方法 | |
| CN105514046A (zh) | 分栅快闪存储器的制造方法 | |
| CN101789399B (zh) | 共享字线的无触点分栅式闪存制造方法 | |
| CN102456694B (zh) | 一种存储器结构 | |
| CN101414573A (zh) | 一种可改善微笑效应的沟槽隔离结构制作方法 | |
| CN101866929B (zh) | 共享字线的无触点氮化硅分栅式闪存及其制造方法 | |
| CN104051346A (zh) | 一种闪存存储器的制备方法 | |
| CN104617048A (zh) | 快闪存储器及其形成方法 | |
| CN101807548B (zh) | 纳米晶分栅式闪存的制造过程 | |
| CN101866930B (zh) | 共享字线的无触点纳米晶分栅式闪存及其制造方法 | |
| CN101807581B (zh) | 共享字线的无触点分栅式闪存及其制造方法 | |
| CN102593061A (zh) | 分立栅快闪存储器及其制造方法 | |
| CN102945834A (zh) | 提高分离栅闪存擦除和耐久性性能的方法 | |
| CN104157615A (zh) | 闪存存储器的制备方法 | |
| CN105206578A (zh) | 一种提高闪存器件耦合率的方法 | |
| CN102983080A (zh) | 改进分栅存储器的擦除及编程性能的方法 | |
| CN101794787B (zh) | 共享字线的无触点分栅式闪存 | |
| CN103066025A (zh) | 分离栅闪存之顶部源线耦合的方法 | |
| CN101800226B (zh) | 多晶硅存储器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI Effective date: 20140514 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20140514 Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399 Patentee after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818 Patentee before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai |