CN103531456B - 在浮栅上形成稳定的残余氧化物的方法 - Google Patents

在浮栅上形成稳定的残余氧化物的方法 Download PDF

Info

Publication number
CN103531456B
CN103531456B CN201210231297.3A CN201210231297A CN103531456B CN 103531456 B CN103531456 B CN 103531456B CN 201210231297 A CN201210231297 A CN 201210231297A CN 103531456 B CN103531456 B CN 103531456B
Authority
CN
China
Prior art keywords
residual oxide
floating boom
oxide
forming stable
carried out
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210231297.3A
Other languages
English (en)
Other versions
CN103531456A (zh
Inventor
曹子贵
宁丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201210231297.3A priority Critical patent/CN103531456B/zh
Publication of CN103531456A publication Critical patent/CN103531456A/zh
Application granted granted Critical
Publication of CN103531456B publication Critical patent/CN103531456B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

一种在浮栅上形成稳定的残余氧化物的方法，首先在浮栅上沉积偏移侧墙，其次对偏移侧墙102进行干法刻蚀，再对残余氧化物进行动态湿法刻蚀，使残余氧化物达到设定的目标厚度，最后对浮栅101进行多晶硅二次刻蚀。本发明能够控制残余氧化物的厚度，从而获得稳定的浮栅侧壁结构，进而得到稳定的浮栅擦除性能。

Description

在浮栅上形成稳定的残余氧化物的方法
技术领域
本发明涉及半导体制造技术，尤其涉及一种在浮栅上形成稳定的残余氧化物的方法。
背景技术
如图1所示，是半导体浮栅存储单元的结构示意图，衬底上设置源极和位线，衬底上设置有源线，源线两侧为氧化物层，浮栅101设置在衬底上，位于源线的两侧，浮栅101和控制栅之间设置有氧化物隔离层，氧化物层和字线（选择栅）之间设置有偏移侧墙102，氧化物层充满浮栅101、氧化物隔离层、控制栅、偏移侧墙102、字线和衬底之间的空隙。在该浮栅存储单元的制备过程中，我们截取一部分步骤进行说明，首先从对控制栅进行刻蚀开始，刻蚀后的结构如图2所示，然后在浮栅101上沉积偏移侧墙102，沉积后的结构如图3所示，接着对偏移侧墙102进行干法刻蚀，再对浮栅101进行多晶硅二次刻蚀。但是，如图4所示，采用干法刻蚀对偏移侧墙102进行刻蚀，刻蚀后，浮栅101上存在残余氧化物，该残余氧化物的厚度大约为10Å左右，由于干法刻蚀受到刻蚀速率和前层薄膜厚度的影响，刻蚀后残余氧化物的剩余量不能得到很好的控制。由于偏移侧墙102刻蚀后的残余氧化层不稳定，在浮栅多晶硅二次刻蚀时就需要刻蚀不同量的氧化物，但在干法刻蚀程式中氧化物的刻蚀时间是恒定的，不能随前层膜厚而改变，因此如图5所示，浮栅侧壁就会形成不同形状，由于在该半导体浮栅存储单元中，是利用浮栅侧壁结构来进行擦除操作，这样就导致了存储单元擦除性能的不稳定性，从而降低器件的性能。
发明内容
本发明提供的一种在浮栅上形成稳定的残余氧化物的方法，能够控制残余氧化物的厚度，从而获得稳定的浮栅侧壁结构，进而获得稳定的浮栅擦除性能。
为了达到上述目的，本发明提供一种在浮栅上形成稳定的残余氧化物的方法，该方法包含以下步骤：
步骤1、在浮栅上沉积偏移侧墙；
步骤2、对偏移侧墙进行干法刻蚀；
步骤3、再对浮栅进行多晶硅二次刻蚀。
在步骤2和步骤3之间，增加如下步骤A：
对残余氧化物进行动态湿法刻蚀，使残余氧化物达到设定的目标厚度。
偏移栅干法刻蚀后测量剩余的氧化物量，根据所需最终氧化物的目标值，计算出需要刻蚀的氧化物量，然后湿法蚀刻相应的氧化物，从而在浮栅上形成稳定的残余氧化物，以便在后续浮栅多晶硅二次刻蚀中形成稳定的浮栅侧壁结构。
所述的动态湿法刻蚀采用的溶剂为DHF溶液，或者HF溶液，或者HF与去离子水混合溶剂。
优选的动态湿法刻蚀溶剂采用HF与去离子水混合溶剂。
所述的DHF溶液为200:1 DHF溶液。
所述的HF溶液为200:1HF溶液。
本发明能够控制残余氧化物的厚度，从而获得稳定统一的浮栅侧壁结构，从而得到稳定的浮栅擦除性能。
附图说明
图1是背景技术中半导体浮栅存储单元的结构示意图；
图2是背景技术中控制栅刻蚀后的结构示意图；
图3是背景技术中偏移侧墙沉积后的结构示意图；
图4是背景技术中采用干法刻蚀对偏移侧墙进行刻蚀后的结构示意图；
图5是背景技术中浮栅多晶硅二次刻蚀后浮栅侧壁的结构示意图。
图6是本发明提供的一种在浮栅上形成稳定的残余氧化物的方法中对偏移侧墙进行动态湿法刻蚀后的结构示意图。
具体实施方式
以下根据图6，具体说明本发明的较佳实施例。
一种在浮栅上形成稳定的残余氧化物的方法，该方法包含以下步骤：
步骤1、在浮栅101上沉积偏移侧墙102；
步骤2、对偏移侧墙102进行干法刻蚀；
步骤3、再对浮栅101进行多晶硅二次刻蚀。
在步骤2和步骤3之间，增加如下步骤A：
对残余氧化物进行动态湿法刻蚀，使残余氧化物达到设定的目标厚度；
偏移栅干法刻蚀后测量剩余的氧化物量，根据所需最终氧化物的目标值，计算出需要刻蚀的氧化物量，然后湿法蚀刻相应的氧化物，从而在浮栅上形成稳定的残余氧化物，以便在后续浮栅多晶硅二次刻蚀中形成稳定的浮栅侧壁结构。
所述的动态湿法刻蚀采用的溶剂为DHF溶液，或者HF溶液，或者HF与去离子水混合溶剂；
所述的DHF溶液为200:1 DHF溶液，所述的HF溶液为200:1HF溶液；
优选的动态湿法刻蚀溶剂采用HF与去离子水混合溶剂，该溶剂的刻蚀速率稳定，刻蚀量与时间成正比，刻蚀30S后，残余氧化物的厚度减少5Å，刻蚀60S后，残余氧化物的厚度减少10Å。
如图6所示，采用本发明的方法之后，能够形成稳定的残余氧化物在浮栅101上，从而获得稳定的浮栅侧壁结构，进而得到稳定的浮栅擦除性能。
尽管本发明的内容已经通过上述优选实施例作了详细介绍，但应当认识到上述的描述不应被认为是对本发明的限制。在本领域技术人员阅读了上述内容后，对于本发明的多种修改和替代都将是显而易见的。因此，本发明的保护范围应由所附的权利要求来限定。

Claims (5)

1.一种在浮栅上形成稳定的残余氧化物的方法，该方法包含以下步骤：
步骤1、在浮栅（101）上沉积偏移侧墙（102）；
步骤2、对偏移侧墙（102）进行干法刻蚀；
步骤3、再对浮栅（101）进行多晶硅二次刻蚀；
其特征在于，在步骤2和步骤3之间，增加如下步骤A：
对残余氧化物进行动态湿法刻蚀，使残余氧化物达到设定的目标厚度。
2.如权利要求1所述的在浮栅上形成稳定的残余氧化物的方法，其特征在于，所述的动态湿法刻蚀采用的溶剂为DHF溶液，或者HF溶液，或者HF与去离子水混合溶剂。
3.如权利要求2所述的在浮栅上形成稳定的残余氧化物的方法，其特征在于，优选的动态湿法刻蚀溶剂采用HF与去离子水混合溶剂。
4.如权利要求2所述的在浮栅上形成稳定的残余氧化物的方法，其特征在于，所述的DHF溶液为200:1 DHF溶液。
5.如权利要求2所述的在浮栅上形成稳定的残余氧化物的方法，其特征在于，所述的HF溶液为200:1HF溶液。
CN201210231297.3A 2012-07-05 2012-07-05 在浮栅上形成稳定的残余氧化物的方法 Active CN103531456B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210231297.3A CN103531456B (zh) 2012-07-05 2012-07-05 在浮栅上形成稳定的残余氧化物的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210231297.3A CN103531456B (zh) 2012-07-05 2012-07-05 在浮栅上形成稳定的残余氧化物的方法

Publications (2)

Publication Number Publication Date
CN103531456A CN103531456A (zh) 2014-01-22
CN103531456B true CN103531456B (zh) 2016-08-10

Family

ID=49933376

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210231297.3A Active CN103531456B (zh) 2012-07-05 2012-07-05 在浮栅上形成稳定的残余氧化物的方法

Country Status (1)

Country Link
CN (1) CN103531456B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104157577B (zh) * 2014-08-26 2016-11-02 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661784A (zh) * 2004-02-04 2005-08-31 三星电子株式会社 自对准分裂栅非易失存储器结构及其制造方法
CN101789399A (zh) * 2010-02-05 2010-07-28 上海宏力半导体制造有限公司 共享字线的无触点分栅式闪存制造方法
CN101807581A (zh) * 2010-02-05 2010-08-18 上海宏力半导体制造有限公司 共享字线的无触点分栅式闪存及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7030444B2 (en) * 2004-02-25 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Space process to prevent the reverse tunneling in split gate flash
KR20100079329A (ko) * 2008-12-31 2010-07-08 주식회사 동부하이텍 플래시 메모리 소자의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1661784A (zh) * 2004-02-04 2005-08-31 三星电子株式会社 自对准分裂栅非易失存储器结构及其制造方法
CN101789399A (zh) * 2010-02-05 2010-07-28 上海宏力半导体制造有限公司 共享字线的无触点分栅式闪存制造方法
CN101807581A (zh) * 2010-02-05 2010-08-18 上海宏力半导体制造有限公司 共享字线的无触点分栅式闪存及其制造方法

Also Published As

Publication number Publication date
CN103531456A (zh) 2014-01-22

Similar Documents

Publication Publication Date Title
CN103165615A (zh) 分栅快闪存储器及其形成方法
CN102368479B (zh) 快闪存储器及其制作方法
CN103871969B (zh) 电可擦可编程只读存储器及其形成方法、擦除方法
KR101892682B1 (ko) 3d nand 메모리 구조체에서의 터널 산화물 층 형성 방법 및 관련 디바이스
CN101777493A (zh) 硬掩膜层刻蚀方法
CN103531456B (zh) 在浮栅上形成稳定的残余氧化物的方法
CN101414573A (zh) 一种可改善微笑效应的沟槽隔离结构制作方法
CN104241204A (zh) 3d nand闪存的形成方法
CN104752180A (zh) 半导体器件的形成方法
CN102054743B (zh) 制作半导体器件中的接触孔的方法
CN106340543A (zh) 薄膜晶体管、阵列基板极其制造方法和显示面板
CN103311098B (zh) 一种改善晶圆背面色差的方法
CN104465522A (zh) 一种闪存存储器的制作方法
CN105118866B (zh) 浮栅型闪存结构及其制备方法
CN103972176B (zh) 半导体器件的制备方法
CN110993605B (zh) 闪存器件的形成方法
CN101834131A (zh) 金属硅化物阻挡结构形成方法
CN103681306A (zh) 一种平缓光滑侧壁形貌的氮氧硅刻蚀方法
CN103872059A (zh) P型沟道闪存器件及其制造方法
CN105336699B (zh) Nand闪存器件的形成方法
CN105097540B (zh) 平面vdmos器件的制造方法
CN105206580B (zh) 增加分栅快闪存储器控制栅高度的方法
CN105097814A (zh) 半导体存储器、半导体存储阵列及其操作方法
CN102005374B (zh) 浮栅的构造方法
CN103887160A (zh) 控制栅极刻蚀方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140421

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140421

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant