CN101802902B - 驱动器单片型显示装置 - Google Patents

驱动器单片型显示装置 Download PDF

Info

Publication number
CN101802902B
CN101802902B CN2008801075811A CN200880107581A CN101802902B CN 101802902 B CN101802902 B CN 101802902B CN 2008801075811 A CN2008801075811 A CN 2008801075811A CN 200880107581 A CN200880107581 A CN 200880107581A CN 101802902 B CN101802902 B CN 101802902B
Authority
CN
China
Prior art keywords
mentioned
signal
video signal
sampled
bit data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008801075811A
Other languages
English (en)
Other versions
CN101802902A (zh
Inventor
中川阳介
前田和宏
白木一郎
西修司
辻野幸生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN101802902A publication Critical patent/CN101802902A/zh
Application granted granted Critical
Publication of CN101802902B publication Critical patent/CN101802902B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/13606—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit having means for reducing parasitic capacitance
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明的目的在于提供一种驱动器单片型显示装置，能够缩小采样电路的电路规模，并且通过从外部施加的视频信号直接驱动源极驱动器，由此能够将功耗抑制为较低。在将显示视频的显示部和驱动显示部的电路形成在相同绝缘性基板上的驱动器单片型显示装置中，对应于构成从外部输入的数字视频信号的多个比特数据分别设置多个采样开关。这些采样开关根据采样信号而被开闭，由此对数字视频信号按每个比特数据进行采样并变换为并行形式，输出到数据线。所输出的数字视频信号通过使数据线的寄生电容充电而被保持。

Description

驱动器单片型显示装置
技术领域
本发明涉及将对视频进行灰度显示的显示部和驱动显示部的电路形成于同一绝缘性基板的驱动器单片型显示装置。 
背景技术
在以往的驱动器单片型显示装置中，除了视频信号线驱动电路(下面称为“源极驱动器”)、扫描信号线驱动电路(下面称为“栅极驱动器”)以外，将串行形式的数字视频信号(下面将“数字视频信号”称为“视频信号”)变换成并行形式的视频信号的D型触发器电路等逻辑电路也被形成于由堆积在绝缘性基板的连续粒界结晶硅(Continuous Grain Silicon，下面称为“CG硅”)等构成的硅层上。此时，为了将作为串行形式的低压振幅信号的视频信号通过逻辑电路变换成并行形式，需要将所输入的视频信号的振幅升压到逻辑电路的电源电压为止。但是，当为了进行串行并行变换而使用由逻辑电路升压的高压振幅的视频信号来驱动源极驱动器时，在绝缘性基板上形成的数据线的寄生电容较大，因此存在显示装置的功耗变大的问题。 
因此，在日本特开2006-173812号公报中，在利用逻辑电路将通过电平调整电路增大了电压振幅的视频信号进行串行并行变换后，通过电平变低器缩小视频信号的电压振幅，然后输出到源极驱动器。因此，不需要用电压振幅较大的视频信号通过寄生电容较大的数据线来驱动源极驱动器，能够抑制显示装置的功耗。 
另外，在日本特开平9-244583号公报中，通过3个采样开关将模拟视频信号展开为3相保持在电容中，作为利用钳位器固定了黑电平的模拟视频信号供给显示部。 
专利文献1：日本特开2006-173812号公报 
专利文献2：日本特开平9-244583号公报 
发明内容
发明要解决的问题
但是，在利用专利文献1的形成于绝缘性基板的逻辑电路将视频信号从串行形式变换成并行形式的情况下，还需要设置使视频信号的电压振幅变大的电平调整电路和使进行了串行并行变换的视频信号的电压振幅变小的电平变低器。因此，存在串行并行变换所需的电路规模变大，并且为了驱动这些电路所需的功耗也变大的问题。 
存在如下问题：输入到专利文献2的采样保持电路的信号是模拟视频信号，另外，为了保持输出到各数据线的视频信号，必须对每个数据线都设置电容。 
因此，本发明的目的在于提供一种驱动器单片型显示装置，其缩小对视频信号进行采样并锁存的电路规模，并且利用从外部施加的视频信号直接驱动源极驱动器，由此能够将功耗抑制为较低。 
用于解决问题的方案
本发明的第1方案是对要显示的视频进行灰度显示的驱动器单片型显示装置，其特征在于： 
具备： 
第一绝缘性基板； 
显示部，其包括多个扫描信号线、与上述扫描信号线交叉的多个视频信号线以及分别与上述扫描信号线和上述视频信号线的交叉点分别对应而被配置成矩阵状的多个显示元件； 
扫描信号线驱动电路，其选择性地激活上述扫描信号线； 
多个开关元件，其与构成从外部输入的数字视频信号的多个比特数据对应设置，对上述数字视频信号按每个上述比特数据分别进行采样； 
采样信号产生电路，其产生使上述多个开关元件开闭的采样信号； 
视频信号线驱动电路，其将由上述多个开关元件所采样的上述数字视频信号放大到可以处理的振幅为止后，根据放大的上述数字视频信号从所施加的灰度电压群选择任一个来生成模拟视频信号， 将所生成的上述模拟视频信号输出到上述视频信号线；以及 
多个数据线，其被分别设置在上述多个开关元件和上述视频信号线驱动电路之间，具有能保持所采样的上述数字视频信号的寄生电容， 
在上述第一绝缘性基板上形成至少上述显示部和上述视频信号线驱动电路， 
根据上述采样信号来分别开闭上述多个开关元件，由此，对上述数字视频信号按每个上述比特数据分别进行采样并分别输出到上述多个数据线，所输出的上述数字视频信号被分别保持在上述数据线的寄生电容中从而被采样保持。 
本发明的第2方案的特征在于：在本发明的第1方案中， 
上述数字视频信号包括上述多个比特数据按比特并行排列的并行视频信号， 
上述多个开关元件包括对上述多个比特数据分别各设有1组开关元件的多组开关元件， 
每当从外部输入上述并行视频信号的比特数据时，上述采样信号产生电路产生上述采样信号，使得同一组的开关元件被依次开闭，并且从各组各选择的一个开关元件被同时开闭。 
本发明的第3方案的特征在于：在本发明的第1方案中， 
上述数字视频信号包括上述多个比特数据按比特串行排列的串行视频信号， 
每当输入上述串行视频信号的比特数据时，上述采样信号产生电路产生上述采样信号使得上述多个开关元件被依次开闭。 
本发明的第4方案的特征在于：在本发明的第1方案中， 
上述数字视频信号包括规定数量的颜色视频信号，该规定数量的颜色视频信号表示包括规定数量的颜色的彩色视频，多个比特数据按构成上述规定数量颜色的每种颜色按比特串行排列， 
上述多个开关元件包括规定数量的组的开关元件，其中以与各颜色视频信号的比特数据分别对应的开关元件为1组， 
每当从外部输入上述各颜色视频信号的比特数据时，上述采样 信号产生电路产生上述采样信号，使得同一组的开关元件被依次开闭，并且从各组各选择的一个开关元件被同时开闭。 
本发明的第5方案的特征在于：在本发明的第1方案中， 
上述多个开关元件是模拟开关元件。 
本发明的第6方案的特征在于：在本发明的第1方案中， 
上述视频信号线驱动电路包括具有第一导电型沟道的MOS型薄膜晶体管或者具有第二导电型沟道的MOS型薄膜晶体管中的任一方， 
上述多个开关元件包括具有与上述视频信号线驱动电路所包含的MOS型薄膜晶体管相同导电型沟道的MOS型薄膜晶体管。 
本发明的第7方案的特征在于：在本发明的第1方案中， 
上述视频信号线驱动电路包括： 
设置在上述显示部的1边的第一视频信号线驱动电路；以及 
设置在与上述1边相对的边的第二视频信号线驱动电路， 
上述多个开关元件包含： 
对输出到上述第一视频信号线驱动电路的上述数字视频信号进行采样的第一组开关元件；以及 
对输出到上述第二视频信号线驱动电路的上述数字视频信号进行采样的第二组开关元件， 
根据上述采样信号互补地开闭上述第一组开关元件和上述第二组开关元件，由此，对上述第一视频信号线驱动电路或者上述第二视频信号线驱动电路中的任一方输出上述数字视频信号。 
本发明的第8方案的特征在于：在本发明的第1方案中， 
还具备在与上述第一绝缘性基板相对并至少与上述数据线对应的位置设有电极的第二绝缘性基板， 
上述数据线与上述电极之间形成寄生电容。 
本发明的第9方案的特征在于：在本发明的第1方案中， 
还具备形成在上述第一绝缘性基板上的硅层， 
上述数据线与形成于上述硅层的配线之间形成寄生电容。 
本发明的第10方案的特征在于：在本发明的第9方案中， 
还具备隔着第一绝缘膜形成在上述硅层上、与形成有上述数据线的配线层不同的其它配线层， 
上述数据线与形成于上述其它配线层的配线之间形成寄生电容。 
本发明的第11方案的特征在于：在本发明的第10方案中， 
还具备MOS晶体管，其包括形成于上述第一绝缘性基板上的硅层的源极、漏极以及形成于上述其它配线层的栅极， 
上述数据线连接上述源极和上述漏极，隔着上述MOS晶体管的栅极电容，与上述栅极之间形成寄生电容。 
本发明的第12方案的特征在于：在本发明的第1方案中， 
在上述数据线和形成于与形成有上述数据线的配线层相同的配线层的配线之间形成寄生电容。 
发明效果 
根据本发明的第1方案，在驱动器单片型显示装置中，与构成从外部输入的数字视频信号的多个比特数据对应地设有多个开关元件。这些开关元件根据采样信号而被开闭，对数字视频信号按每个比特数据分别进行采样，并对形成于数据线的寄生电容充电。即，从外部被施加的数字视频信号通过使用多个开关元件来不升压地保持在寄生电容中，之后被施加到视频信号线驱动电路并被升压。因此，能够简化形成于绝缘性基板的、对施加到视频信号线驱动电路的数字视频信号进行采样保持的电路的结构，因此，与使用逻辑电路的情况相比能够缩小显示装置的电路规模。另外，数字视频信号不被升压而通过寄生电容较大的数据线被施加到视频信号线驱动电路，因此能够抑制显示装置的功耗。 
根据本发明的第2方案，每当多个比特数据按比特并行排列的并行视频信号按每个比特数据施加到多组开关元件的各组中时，各组所选择的开关元件被分别各依次闭合。此时，与各组闭合的开关元件对应的比特数据被分别同时输出。因此，能够将并行视频信号展开为与组数对应的相数。 
根据本发明的第3方案，每当多个比特数据按比特串行排列的 串行视频信号按每个比特数据被施加到多个开关元件时，多个开关元件被依次开闭。此时，与该开关元件对应的比特数据从闭合的开关元件输出，并被保持在与各开关元件对应形成的寄生电容中。因此，能够将串行视频信号变换为多个比特数据按比特并行排列的数字视频信号。 
根据本发明的第4方案，每当表示包括规定数量的颜色的彩色视频、多个比特数据按每种颜色按比特串行排列的各色视频信号的比特数据被分别施加到按每种颜色设置的开关元件中时，各色的开关元件被分别依次开闭，并且，各色所选择的开关元件分别同时开闭。此时，与该开关元件对应的比特数据不仅从各色的闭合的开关元件分别输出，这些比特数据还被同时输出，并被保持在与各开关元件对应形成的寄生电容中。因此，能够将按比特串行排列的比特数据的颜色视频信号变换为按比特并行排列的颜色视频信号。 
根据本发明的第5方案，多个开关元件由模拟开关元件构成，因此，能够与在第一绝缘性基板上形成视频信号线驱动电路等时同时形成。因此，能够简化制造工序。 
根据本发明的第6方案，利用与视频信号线驱动电路所包含的MOS型薄膜晶体管相同导电型的MOS型薄膜晶体管构成多个开关元件，因此能够简化显示装置的制造过程。 
根据本发明的第7方案，分别设置2组视频信号线驱动电路和开关元件并使其在显示部的周围相对配置，因此，能够使视频信号线驱动电路的输出端子间的间距变宽。因此，容易将视频信号线驱动电路连接到显示部。另外，通过多个开关元件和寄生电容，能够将数字视频信号的传送频率分频。 
根据本发明的第8方案，数据线和形成于与形成有数据线的第一绝缘性基板相对的第二绝缘性基板的电极之间形成寄生电容。因此，即使不设置新的电容，也能够利用该寄生电容来保持被串行并行变换的数字视频信号。 
根据本发明的第9方案，数据线与形成于第一绝缘性基板上的硅层的配线之间形成寄生电容。因此，具有与上述第8方案的发明 相同的效果。 
根据本发明的第10方案，数据线与形成于硅层上的配线层的配线之间形成寄生电容。因此，具有与上述第8方案的发明相同的效果。 
根据本发明的第11方案，在第一绝缘性基板上形成MOS晶体管，将数据线连接到MOS晶体管的源极和漏极，由此，数据线与栅极之间形成寄生电容。因此，具有与上述第8方案的发明相同的效果。 
根据本发明的第12方案，数据线和形成于与形成有数据线的配线层相同的配线层的配线之间形成寄生电容。因此，具有与上述第8方案的发明相同的效果。 
附图说明
图1是表示本发明的第一实施方式的液晶显示装置的结构的框图。 
图2是表示上述第一实施方式的对视频信号进行采样的定时的图。 
图3是上述第一实施方式的采样电路的详细电路图。 
图4是表示上述第一实施方式的采样视频信号的详细定时的图。 
图5是表示上述第一实施方式的采样开关的结构的图。 
图6是表示上述第一实施方式的液晶显示装置的截面的截面图。 
图7是表示利用了上述第一实施方式的CG硅层的寄生电容的一个例子的图。 
图8的(A)是表示利用了上述第一实施方式所使用的MOS晶体管的栅极电容的寄生电容的平面图，(B)是(A)的沿A-A线的截面图。 
图9是第一实施方式的第一变形例的采样电路的详细电路图。 
图10是表示上述第一变形例中对视频信号进行采样的定时的 图。 
图11是表示上述第一变形例的采样开关的结构图。 
图12是第一实施方式的第二变形例的采样电路的详细电路图。 
图13是表示上述第二变形例中对视频信号进行采样的定时的图。 
图14是表示本发明的第二实施方式的液晶显示装置的结构的框图。 
图15是上述第二实施方式中在1个水平期间内依次使切换开关导通/截止的切换信号的波形图。 
图16是表示上述第二实施方式的将视频数据分配给各数据线的定时的图。 
附图标记说明：
100：显示部；200a、200b、200A～200N：源极驱动器(视频信号线驱动电路)；220a、220b：电平转换电路；230a、230b：第一锁存电路；300：栅极驱动器(扫描信号线驱动电路)；400、400A～400N：采样电路；500：采样信号产生电路；610：TFT侧基板(TFT侧玻璃基板)；620：CG硅层；630：多晶硅层；640：金属层；660：对置电极；670：CF侧基板(滤色器侧玻璃基板)；710a：源极；710b：漏极；720：沟道区域；730：栅极；740：接触孔；750：数据线；800A～800N：切换开关；R1a～B6b、900Aa～900Nb：数据线；Ca、Cb、C1a～C18b：寄生电容；SPa、SPb、SP1a～SP18b、SP1a～SP6b、SPR1a～SPB6b：采样信号；SWa、SWb、SW1a～SW18b：采样开关。 
具体实施方式
下面，参照附图说明本发明的显示装置的实施方式。 
<1.第一实施方式> 
<1.1整体结构> 
图1是表示本发明的第一实施方式的液晶显示装置的结构的框图。该液晶显示装置包含具有配置成矩阵状的多个像素(显示元件) 的显示部100。在各像素中，在水平方向设有红色(R)、绿色(G)、蓝色(B)的滤色器。因此，例如当对于各个颜色分别输入包括6比特的数据的视频信号DV时，约26万灰度的彩色视频被显示在显示部100中。 
在该显示部100的上侧和下侧，分别设有生成用于驱动各像素的驱动用视频信号的源极驱动器200a、200b。另外，在显示部100的左侧，设有针对每个水平方向分别驱动像素的栅极驱动器300。源极驱动器200a、200b连接有对从外部施加的视频信号DV进行采样的采样电路400。该采样电路400包括并联连接的2个采样开关SWa、SWb。 
在采样开关SWa与源极驱动器200a之间的数据线中形成有寄生电容Ca，在采样开关SWb与源极驱动器200b之间的数据线中形成有寄生电容Cb。 
该液晶显示装置是被称为所谓的驱动器单片型的液晶显示装置。所谓驱动器单片型液晶显示装置，是指利用CG硅、多晶硅、非晶硅等材料将源极驱动器200a、200b、栅极驱动器300以及采样电路400与显示部100一起一体地形成在玻璃基板等绝缘性基板上的液晶显示装置。 
之所以将源极驱动器200a、200b分别配置在显示部100的上下，是因为与仅配置在单侧的情况相比，更容易通过扩大源极驱动器200a、200b的输出端子间的间隔来将源极驱动器200a、200b连接到显示部100。因此，例如，配置在显示部100的上侧的源极驱动器200a对形成在显示部100中的第奇数个视频信号线(下面称为“源极总线”)输出驱动用视频信号，配置在下侧的源极驱动器200b对第偶数个源极总线输出驱动用视频信号。 
<1.2源极驱动器> 
下面，说明源极驱动器200a、200b的结构。如图1所示，该源极驱动器200a、200b分别具备移位寄存器210a、210b、电平转换电路220a、220b、第一锁存电路230a、230b、第二锁存电路240a、240b、D/A转换器(下面称为“DAC”)250a、250b以及基准电压产生电路 (未图示)。 
对移位寄存器210a输入从外部的显示控制电路(未图示)输出的源极启动脉冲信号SSPa和源极时钟信号SCKa，对移位寄存器210b输入源极启动脉冲信号SSPb和源极时钟信号SCKb。移位寄存器210a、210b根据源极启动脉冲信号SSPa、SSPb和源极时钟信号SCKa、SCKb，从它们的输入端分别依次传送源极启动脉冲信号SSPa、SSPb所包含的各脉冲。 
电平转换电路220a、220b分别进行升压处理，使得利用采样电路400分别变换成并行形式的视频信号DVa、DVb能用下面的第一锁存电路230a、230b进行锁存。第一锁存电路230a、230b根据按照从移位寄存器210a、210b输入的脉冲，对由电平转换电路220a、220b升压的视频信号DVa、DVb分别进行锁存。 
被第一锁存电路230a、230b锁存的视频信号DVa、DVb被分别传送到第二锁存电路240a、240b。当1个水平线的量的视频信号DVa、DVb被第二锁存电路240a、240b锁存时，从显示控制电路对第二锁存电路240a、240b分别施加锁存选通信号LSa、LSb。当第二锁存电路240a、240b分别收到锁存选通信号LSa、LSb时，在一个水平扫描期间，向DAC 250a、250b分别连续输出视频信号DVa、DVb。其间，第一锁存电路230a、230b依次分别对在下一个水平扫描期间输出的视频信号DVa、DVb进行锁存。 
DAC 250a、250b从利用基准电压产生电路生成的灰度电压群中分别选择与视频信号DVa、DVb对应的1个灰度显示电压，作为驱动用视频信号输出到显示部100。 
<1.3动作> 
在采样电路400中，2个采样开关SWa、SWb被并行地连接。采样开关SWa、SWb的输出端通过数据线被分别连接到源极驱动器200a、200b的电平转换电路220a、220b。 
根据从采样信号产生电路500施加的采样信号SPa、SPb，分别控制采样开关SWa、SWb的导通/截止。即，若采样开关SWa、SWb被施加高电平的采样信号则导通，若被施加低电平的采样信号则截 止。 
图2是表示采样视频信号DV的定时的图。当施加到采样开关SWa的采样信号SPa是高电平时，施加到采样开关SWb的采样信号SPb变成低电平，相反地，施加到采样开关SWa的采样信号SPa是低电平时，施加到采样开关SWb的采样信号SPb变成高电平。 
如图2所示，当构成视频信号DV的第一个像素的像素信号D1被输入到采样电路400时，施加到采样开关SWa的采样信号SPa是高电平，施加到采样开关SWb的采样信号SPb是低电平。在这种情况下，采样开关SWa导通，采样开关SWb截止。因此，像素信号D1通过采样开关SWa被采样，充电并保持在寄生电容Ca中。 
然后，当第2个像素的像素信号D2被输入到采样电路400时，施加到采样开关SWa的采样信号SPa变为低电平，施加到采样开关SWb的采样信号SPb变为高电平。在这种情况下，采样开关SWa截止，采样开关SWb导通。因此，像素信号D2通过采样开关SWb被采样，充电并保持在寄生电容Cb中。此时，保持在寄生电容Ca中的像素信号D1被原样保持在寄生电容Ca中，因此采样后的像素信号D1的传送周期变为视频信号DV中的像素信号D1的传送周期的2倍。 
然后，当第3个像素的像素信号D3被输入到采样电路400时，施加到采样开关SWa的采样信号SPa变为高电平，施加到采样开关SWb的采样信号SPb变为低电平。在这种情况下，采样开关SWa导通，采样开关SWb截止。因此，像素信号D3通过采样开关SWa被采样，与像素信号D1置换后充电并保持在寄生电容Ca中。此时，保持在寄生电容Cb中的像素数据D2原样保持在寄生电容Cb中，因此，采样后的像素信号D2的传送周期变为视频信号DV中的像素信号D2的传送周期的2倍。 
下面同样地，第奇数个像素的像素信号通过采样开关SWa采样后被保持在寄生电容Ca中，第偶数个像素的像素信号通过采样开关SWb采样后被保持在寄生电容Cb中，分别输出到源极驱动器200a、200b的电平转换电路220a、220b。在这种情况下，各像素信号的传 送周期变为2倍，因此，其传送频率被分频为1/2。 
<1.4采样电路> 
在图1和图2的说明中，说明了将构成视频信号DV的1个像素的像素信号采样为1个信号。但是，实际上，1个像素的像素信号是包括多个比特数据的，因此，需要按每个比特数据进行采样。 
图3是图1所述的采样电路400的详细电路图，图4是表示采样视频信号DV的定时的图。 
如图3所示，在采样电路400中，连接有36个采样开关SW1a～SW18b。即，例如如采样开关SW1a和采样开关SW1b那样，首先将每2个并联连接的采样开关作为1组，然后每2个并联连接的18组采样开关被进一步并联连接。 
在采样开关SW1a～SW18b的输出侧，分别连接有形成寄生电容C1a～C18b的数据线。在此，将每2个采样开关并联连接是为了对分别设置在显示部100的上侧和下侧的源极驱动器200a、200b分别施加被采样的视频信号DV。 
如图4所示，1个像素的量的像素信号分别由包括6比特的比特数据的R信号、G信号以及B信号构成。即，1个像素的量的像素信号是包括R信号为比特数据R1～R6、G信号为比特数据G1～G6、B信号为比特数据B1～B6的合计18比特的比特数据的信号。 
各像素的像素信号作为串行形式的视频信号DV被依次输入到采样电路400。即，第一个像素的像素信号被输入，然后第二个像素的像素信号被输入，下面同样地像素信号被依次输入。 
此时，构成各像素信号的18比特的比特数据作为并行形式的像素信号被输入到采样电路400。即，比特数据R1被施加到采样开关SW1a和采样开关SW1b，比特数据R2被施加到采样开关SW2a和采样开关SW2b。下面同样地，比特数据B6被施加到采样开关SW18a和采样开关SW18b。 
另一方面，从采样信号产生电路500分别对各采样开关SW1a～SW18a施加采样信号SPa，对各采样开关SW1b～SW18b施加采样信号SPb。采样信号SPa与采样信号SPb之间的关系是当一方为高电平时另一方变为低电平。因此，例如当采样开关SW1a～SW18a被施加高电平的采样信号SPa而导通时，采样开关SW1b～SW18b被施加低电平的采样信号SPb而截止。 
首先，说明对采样电路400输入第一个像素的像素信号的情况。在这种情况下，构成第一个像素的像素信号的18个比特数据R11～B16被分别同时输入到所有的采样开关SW1a～SW18b。即，R信号的第1个比特的比特数据R11被施加到采样开关SW1a和采样开关SW1b。R信号的第2个比特的比特数据R12被施加到采样开关SW2a和采样开关SW2b。下面同样地，B信号的第6个比特的比特数据B16被施加到采样开关SW18a和采样开关SW18b。 
此时，如图4所示，对采样开关SW1a～SW18a施加高电平的采样信号SPa，对采样开关SW1b～SW18b施加低电平的采样信号SPb。因此，采样开关SW1a～SW18a导通，采样开关SW1b～SW18b截止。 
其结果是：比特数据R11被采样、输出到数据线R1a，被充电并被保持在寄生电容C1a中。比特数据R12被采样、输出到数据线R2a，被充电并被保持在寄生电容C2a中。下面同样地，比特数据B16被采样、输出到数据线B6a，被充电并被保持在寄生电容C18a中。 
下面，说明对采样电路400输入第二个像素的像素信号的情况。在这种情况下，构成第二个像素的像素信号的18个比特数据R21～B26被分别同时输入到所有的采样开关SW1a～SW18b。即，R信号的第1个比特的比特数据R21被施加到采样开关SW1a和采样开关SW1b。R信号的第2个比特的比特数据R22被施加到采样开关SW2a和采样开关SW2b。下面同样地，B信号的第6个比特的比特数据B26被施加到采样开关SW18a和采样开关SW18b。 
此时，如图4所示，对采样开关SW1a～SW18a施加低电平的采样信号SPa，对采样开关SW1b～SW18b施加高电平的采样信号SPb。因此，采样开关SW1a～SW18a截止，采样开关SW1b～SW18b导通。 
其结果是：比特数据R21被采样、输出到数据线R1b，被充电并被保持到寄生电容C1b中。比特数据R22被采样、输出到数据线R2b，被充电并被保持在寄生电容C2b中。下面同样地，比特数据B26被采样、输出到数据线B6b，被充电并被保持在寄生电容C 18b中。 
进而，说明对采样电路400输入第三个像素的像素信号的情况。在这种情况下，构成第三个像素的像素信号的18个比特数据R31～B36被分别同时输入到所有的采样开关SW1a～SW18b。即，R信号的第1个比特的比特数据R31被施加到采样开关SW1a和采样开关SW1b。R信号的第2个比特的比特数据R32被施加到采样开关SW2a和采样开关SW2b。下面同样地，B信号的第6个比特的比特数据B36被施加到采样开关SW18a和采样开关SW18b。 
此时，如图4所示，对采样开关SW1a～SW18a施加高电平的采样信号SPa，对采样开关SW1b～SW18b施加低电平的采样信号SPb。因此，采样开关SW1a～SW18a导通，采样开关SW1b～SW18b截止。 
其结果是：比特数据R31被采样、输出到数据线R1a，被充电并被保持在寄生电容C1a中。比特数据R32被采样、输出到数据线R2a，被充电并被保持在寄生电容C2a中。下面同样地，比特数据B36被采样、输出到数据线B6a，被充电并被保持在寄生电容C18a中。 
这样，串行并行变换后的第奇数个像素信号的比特数据被施加到设置在显示部100上侧的源极驱动器200a的电平转换电路220a。另一方面，串行并行变换后的第偶数个像素信号的比特数据被施加到设置在显示部100下侧的源极驱动器200b的电平转换电路220b。 
<1.5采样开关> 
下面说明采样开关。图5是表示图3所述的采样开关的结构的图。 
如图5所示，采样开关SWA、SWB分别由模拟开关构成。 
模拟开关一般是将P沟道型晶体管Qp和N沟道型晶体管Qn的源极和源极、漏极和漏极分别连接而成的开关，因此，能够根据施加到栅极的电压而从源极向漏极传递、隔断模拟信号。 
如图5所示，将2个模拟开关SWA、SWB的源极和源极连接，对模拟开关SWA的P沟道型晶体管Qp1的栅极施加采样信号SPb，对N沟道型晶体管Qn1的栅极施加采样信号SPa。另一方面，对模拟开关SWB的P沟道型晶体管Qp2的栅极施加采样信号SPa，对N沟道型晶体管Qn2的栅极施加采样信号SPb。此外，在下面的说明中，模拟开关SWA相当于图3的采样开关SW1a，模拟开关SWB相当于图3的采样开关SW1b，其它采样开关SW2a～SW18b也同样。
说明对该模拟开关施加图4示出的第一个像素的像素信号所包含的R信号的第一个比特的比特数据R11的情况。此时，对模拟开关SWA的N沟道型晶体管Qn1的栅极施加高电平的电压，对P沟道型晶体管Qp1的栅极施加低电平的电压。其结果是：N沟道型晶体管Qn1和P沟道型晶体管Qp1都导通，比特数据R11被模拟开关SWA采样。 
此时，对模拟开关SWB的N沟道型晶体管Qn2的栅极施加低电平的电压，对P沟道型晶体管Qp2施加高电平的电压。其结果是：N沟道型晶体管Qn2和P沟道型晶体管Qp2都截止。因此，比特数据R11被模拟开关SWB隔断，不被采样。 
下面，说明施加第二个像素的像素信号所包含的第一个比特的比特数据R21的情况。与比特数据R11的情况相反，模拟开关SWA的N沟道型晶体管Qn1和P沟道型晶体管Qp1都截止，模拟开关SWB的N沟道型晶体管Qn2和P沟道型晶体管Qp2都导通。因此，比特数据R21被模拟开关SWB采样。 
此外，能够在本实施方式中使用的采样开关不限于模拟开关，也能使用N沟道型晶体管或者P沟道型晶体管的任一种。例如，使用N沟道型晶体管或者P沟道型晶体管中的任一种的具有导电型沟道的晶体管，在绝缘性基板上形成源极驱动器200a、200b以及栅极驱动器300等，此时利用具有与构成这些电路的晶体管相同的导电型的沟道的晶体管来形成采样开关。在这种情况下，构成源极驱动器200a、200b等的晶体管和构成采样开关的晶体管具有相同的导电型沟道，因此，能够通过同一制造工艺同时形成。因此，能够简化液晶面板的制造工序。 
另外，本实施方式的液晶显示装置是驱动器单片型，因此，作为构成上述模拟开关SWA、SWB的晶体管的N沟道型晶体管和P沟道型晶体管都是薄膜晶体管(Thin Film Transistor，也称为“TFT”)。 
<1.6寄生电容> 
图6是表示图1示出的液晶显示装置的截面的截面图。如图6所示，从下方起按顺序层叠有TFT侧玻璃基板(下面称为“TFT侧基板”)610、形成有作为源极驱动器200a、200b以及栅极驱动器300等的结构要素的MOS晶体管的源极/漏极等的CG硅层620、形成有MOS晶体管的栅极等的多晶硅层630、形成有将MOS晶体管的源极/漏极、栅极等相互连接的配线层的金属层640、液晶层650、形成有由ITO(Indium Tin Oxide：氧化铟锡)等透明金属构成的对置电极660的滤色器侧的玻璃基板(下面称为“CF侧基板”)670。在此，传送源极驱动器200a、200b内的时钟信号的时钟线主要形成在多晶硅层630中，传送来自采样电路400的视频信号DV的数据线主要形成在金属层640中。 
另外，对置电极660形成在CF侧基板670的大致整个面上，液晶层650被填充成大致完全填入由TFT侧基板610和CF侧基板670夹持的空间。另外，在显示部100的周边的TFT侧基板610上分别隔着绝缘膜按顺序形成有CG硅层620、多晶硅层630以及金属层640。 
在下面的说明中，从采样电路400到源极驱动器200a、200b的数据线和源极驱动器内的数据线都是利用金属层640形成的。作为该情况下的数据线的寄生电容Ca、Cb，可以想到下面的内容。 
首先，在数据线与隔着液晶层650相对的对置电极660之间形成寄生电容。在这种情况下，对置电极660被形成在CF侧基板670的大致整个面上，因此在数据线的整个长度上与对置电极660之间形成寄生电容。但是，数据线和对置电极660被厚度为1mm左右的液晶层650隔开，因此其寄生电容较小。 
然后，在数据线与形成于多晶硅层630的栅极等的局部之间形成寄生电容。在这种情况下，绝缘膜的厚度和液晶层650的厚度相比较薄，因此每一单位面积的寄生电容变大。 
另外，在数据线与CG硅层620之间形成寄生电容。图7是表示利用了CG硅层620的寄生电容的一个例子的图。设置在采样电路400和源极驱动器200a、200b之间的数据线形成在通常除去了CG硅层620的TFT侧基板610的上方。因此，如图7所示，能够沿着数据线以与数据线相同的宽度在TFT侧基板610上配置由CG硅层620构成的图案625。该图案625通常不受源极驱动器200a、200b等的配置的影响，是仅考虑与数据线的关系而形成的，因此能够使寄生电容变大。 
并且，不仅在数据线与配置在数据线上下的对置电极660、多晶硅层630、CG硅层620之间形成寄生电容，在数据线与由相同的金属层640形成的相邻的配线之间也形成寄生电容。与相邻配线之间的间隔越窄，该寄生电容越大。 
图8的(A)是表示利用了MOS晶体管的栅极电容Cg的寄生电容C的平面图，图8的(B)是沿图8的(A)的A-A线的截面图。当利用形成于多晶硅层630的栅极730以及形成于CG硅层620的源极710a和漏极710b来形成MOS晶体管时，设该栅极730和沟道区域720之间的栅极电容为Cg。另一方面，在源极710a和漏极710b上的绝缘膜中开孔形成接触孔740，使源极710a和漏极710b分别与数据线750连接。在这种情况下，结果是：在形成于多晶硅层630的栅极730与形成于金属层640的数据线750之间所形成的寄生电容C等于栅极电容Cg。 
此外，为了使数据线750在接触孔740的开孔部与源极710a和漏极710b欧姆接触，需要预先向源极710a和漏极710b的开有接触孔740的区域离子注入杂质，提高杂质浓度。 
另外，例如当对N沟道型晶体管的栅极730施加阈值以上的电压时，若通过预先注入离子等来调整其表面浓度使得在成为沟道区域720的CG硅层620的表面形成反转层，则能够使栅极电容Cg最大，此时，寄生电容C也变得最大。在这种情况下，如从示出栅极电压和栅极电容Cg的关系的特性曲线(C-V特性)所知，通过对源极710a施加适当的负电压，也能够使施加在栅极730的电压为零。 
此外，在上述说明中，在从图6的下方起第二层形成CG硅层620，从下方起第四层形成金属层640，数据线750是利用金属层640形成的。与此相反，也可以从下方起第二层形成金属层，从下方起第四层形成CG硅层。另外，还可以在第二层和第四层中的任一层形成CG硅层，或者也可以在第二层和第四层中的任一层形成金属层。另外，任何情况下都可以在第二层而不是在第四层形成数据线750。 
<1.7效果> 
从外部施加的视频信号DV不被升压，而是被2组多个采样开关SW1a～SW18a、SW1b～SW18b展开为2相。因此，能够简化采样电路400的结构，与使用逻辑电路的情况相比，能够缩小液晶显示装置的电路规模。另外，如比特数据R11～B16和比特数据R21～B26那样，被展开为2相的比特数据不被升压而作为低压振幅信号被分别充电并保持在寄生电容C1a～C18a、C1b～C18b中，之后被分别施加到源极驱动器200a、200b，因此能够抑制液晶显示装置的功耗。 
并且，在用逻辑电路进行串行并行变换的情况下，需要使视频信号DV升压等，因此，存在视频信号DV的延迟变大的问题。与此相对，在使采样开关SW1a～SW18a、SW1b～SW18b导通/截止并进行采样的情况下，无需使视频信号DV升压，因此不会产生这种延迟。因此，与用逻辑电路进行采样的情况相比，能够减少映像信号DV的延迟。 
另外，能够将被采样的视频信号DV充电并保持在形成在数据线与对置电极660等之间的寄生电容C1a～C18a、C1b～C18b中。因此，无需重新设置用于保持被采样的视频信号DV的电容，因此在该方面也能够缩小电路规模。 
<1.8第一变形例> 
下面，说明第一实施方式的第一变形例。在第一变形例中，构成1个像素的量的像素信号的R信号、G信号、B信号被并行输入到采样电路400，但是构成各信号的比特数据在串行输入的方面与第一实施方式不同。 
图9是图1所述的采样电路400的详细电路图，图10是表示用采样电路400对视频信号DV进行采样的定时的图。 
如图9所示，在采样电路400中，36个采样开关SW1a～SW18b以每12个为1组被分为3个块。分别在由采样开关SW1a～SW6b构成的块中对R信号进行采样，在由采样开关SW7a～SW12b构成的块中对G信号进行采样，在由采样开关SW13a～SW18b构成的块中对B信号进行采样。 
根据从采样信号产生电路500施加的采样信号SP1a～SP6b，各采样开关SW1a～SW18b被分别导通/截止。另外，在各采样开关SW1a～SW18b的输出侧分别连接有伴随着寄生电容C1a～C18b的数据线R1a～B6b。 
说明向采样电路400并行地输入R信号、G信号、B信号的情况。首先，说明对构成第一个像素的像素信号的比特数据进行采样的情况。R信号的比特数据中的第一个比特的数据R11、G信号的比特数据中的第一个比特的数据G11、B信号的比特数据中的第一个比特的数据B11被分别同时施加到采样开关SW1a～SW6b、SW7a～SW12b以及SW13a～SW18b。此时，只有采样信号SP1a是高电平，其它的采样信号是低电平。因此，采样开关SW1a、SW7a、SW13a导通，其它的采样开关全部截止。 
其结果是：输入到采样电路400的比特数据R11通过采样开关SW1a被输出到数据线R1a，被充电并被保持在寄生电容C1a中。同样，比特数据G11通过采样开关SW7a被输出到数据线G1a，被充电并被保持在寄生电容C7a中。比特数据B11通过采样开关SW13a被输出到数据线B1a，被充电并被保持在寄生电容C13a中。 
然后，R信号的比特数据中的第二个比特的比特数据R12、G信号的比特数据中的第二个比特的比特数据G12、B信号的比特数据中的第二个比特的比特数据B12被分别同时地施加到采样开关SW1a～SW6b、SW7a～SW12b以及SW13a～SW18b。此时，只有采样信号SP2a是高电平，其它的采样信号都是低电平。因此，采样开关SW2a、SW8a、SW14a导通，其它的采样开关都截止。 
其结果是：输入到采样电路400的比特数据R12通过采样开关SW2a被输出到数据线R2a，被充电并被保持在寄生电容C2a中。同样，比特数据G12通过采样开关SW8a被输出到数据线G2a，被充电并被保持在寄生电容C8a中。比特数据B12通过采样开关SW14a被输出到数据线B2a，被充电并被保持在寄生电容C14a中。 
下面同样地，R信号的比特数据中的第六个比特的比特数据R16、G信号的比特数据中的第六个比特的比特数据G16、B信号的比特数据中的第六个比特的比特数据B16被分别同时地施加到采样开关SW1a～SW6b、SW7a～SW12b以及SW13a～SW18b。此时，仅采样信号SP6a是高电平，其它的采样信号都是低电平。因此采样开关SW6a、SW12a、SW18a导通，其它的采样开关都截止。 
因此，输入到采样电路400的比特数据R16通过采样开关SW6a被输出到数据线R6a，被充电并被保持在寄生电容C6a中。同样，比特数据G16通过采样开关SW12a被到输出数据线G6a，被充电并被保持在寄生电容C12a中。比特数据B16通过采样开关SW18a被输出到数据线B6a，被充电并被保持在寄生电容C18a中。 
这样，构成第一个像素的像素信号的R信号、G信号、B信号分别按每一比特数据被采样，被分别充电并被保持在寄生电容C1a～C18a中。其结果是：构成第一个像素的像素信号的R信号、G信号、B信号被分别进行串行并行变换。 
下面，说明对构成第二个像素的像素信号的比特数据进行采样的情况。首先，R信号的比特数据中的第一个比特的比特数据R21、G信号的比特数据中的第一个比特的比特数据G21、B信号的比特数据中的第一个比特的比特数据B21被分别同时地施加到采样开关SW1a～SW6b、SW7a～SW12b以及SW13a～SW18b。此时，只有采样信号SP1b是高电平，其它的采样信号都是低电平。因此，采样开关SW1b、SW7b、SW13b导通，其它的采样开关都截止。 
其结果是：输入到采样电路400的比特数据R21通过采样开关SW1b被输出到数据线R1b，被充电并被保持在寄生电容C1b中。同样，比特数据G21通过采样开关SW7b被输出到数据线G1b，被充电到并被保持在寄生电容C7b中。比特数据B21通过采样开关SW13b被输出到数据线B1b，被充电并被保持在寄生电容C13b中。其结果是：构成第二个像素的像素信号的R信号、G信号、B信号被分别进行串行并行变换。 
下面同样地，当第六个比特数据R26、G26、B26被分别充电并被保持在寄生电容C6b、C12b、C18b中时，构成第三个像素的像素信号的第一个比特的比特数据R31、G31、B31被分别充电并被保持在寄生电容C1a、C7a、C13a中。 
这样，串行并行变换后的第奇数个像素信号被施加到设置在显示部100上侧的源极驱动器200a的电平转换电路220a，第偶数个像素信号被施加到设置在显示部100下侧的源极驱动器200b的电平转换电路220b。 
图11是表示图9所述的采样开关SW1a～SW18b的结构的图。为了便于说明，举例说明采样开关SW1a，但是其它采样开关SW1b～SW18b也是相同的。如图11所示，采样开关SW1a由模拟开关构成。对模拟开关的N沟道型晶体管Qn的栅极施加模拟信号SP1a，对P沟道型晶体管Qp的栅极施加利用反相器INV使采样信号SP1a反转的信号。 
因此，当对模拟开关的源极施加例如R信号的第一个比特的比特数据R11时，采样信号SP1a变为高电平。因此，对N沟道型晶体管Qn的栅极施加高电平的信号，对P沟道型晶体管Qp的栅极施加低电平的信号。因此，N沟道型和P沟道型晶体管Qn、Qp均导通，因此，比特数据R11被采样。 
然后，当对源极施加例如R信号的第二个比特的比特数据R12时，采样信号SP1a变为低电平。因此，对N沟道型晶体管Qn的栅极施加低电平的信号，对P沟道型晶体管Qp的栅极施加高电平的信号。因此，N沟道型和P沟道型晶体管Qn、Qp均截止，因此比特数据R12被采样开关SW1a隔断。 
即，采样开关仅在采样信号是高电平时对比特数据进行采样，在低电平时隔断比特数据。 
此外，与第一实施方式相同，各采样开关SW1a～SW18b也可以由N沟道型晶体管或者P沟道型晶体管中的任一种构成来代替模拟开关。另外，该变形例的液晶显示装置是驱动器单片型，因此，采样开关SW1a～SW18b的N沟道型晶体管和P沟道型晶体管都是薄膜晶体管。 
在该变形例中，能通过用1组采样开关SW1a～SW18a分别将以串行形式输入的R信号、G信号、B信号串行并行变换为并行形式的R信号、G信号、B信号。另外，能够通过设置2组采样开关SW1a～SW18a、SW1b～SW18b将串行并行变换后的R信号、G信号、B信号分别展开为2相。一般地，若设置多组采样开关，则能够将串行并行变换后的R信号、G信号、B信号分别展开为与组数对应的相数。 
<1.9第二变形例> 
下面，说明第一实施方式的第二变形例。第二变形例与第一实施方式的区别在于：构成1个像素的像素信号的R信号的比特数据R1～R6、G信号的比特数据G1～G6、B信号的比特数据B1～B6按该顺序被串行地输入到采样电路400。 
图12是图1所述的采样电路400的详细电路图。图13是表示通过采样电路400对视频信号DV进行采样的定时的图。 
如图12所示，在采样电路400中，36个采样开关SW1a～SW18b被并行连接。根据分别从采样信号产生电路500施加的采样信号SPR1a～SPB6b，各采样开关SW1a～SW18b被分别导通/截止。另外，形成有寄生电容C1a～C18b的数据线R1a～B6b被分别连接到各采样开关SW1a～SW18b的输出侧。 
首先，说明对第一个像素的像素信号进行采样的情况。首先，R信号的第一个比特的比特数据R11被施加到所有的采样开关SW1a～SW18b。此时，仅采样信号SPR1a是高电平，其它的采样信号是低电平，因此，仅采样开关SW1a导通，其它的采样开关截止。因此，比特数据R11通过采样开关SW1a被采样，被充电并被保持在寄生电容C1a中。 
然后，R信号的第二个比特的比特数据R12被施加到所有的采样开关SW1a～SW18b。此时，仅采样信号SPR2a是高电平，其它的采样信号是低电平，因此，仅采样开关SW2a导通，其它的采样开关截止。因此，比特数据R12通过采样开关SW2a被采样，被充电并被保持在寄生电容C2a中。 
下面同样地，B信号的第六个比特的比特数据B16被施加到所有的采样开关SW1a～SW18b。此时，仅采样信号SPB6a是高电平，其它的采样信号是低电平，因此，仅采样开关SW18a导通，其它的采样开关截止。因此，比特数据B16通过采样开关SW18a被采样，被充电并被保持在寄生电容C18a中。 
其结果是：第一个像素的像素信号所包含的18个比特数据R11～B16分别被保持在18个寄生电容C1a～C18a中，并且被施加到源极驱动器200a的电平转换电路220a。即，第一个像素的像素信号所包含的18个比特数据R11～B16被进行串行并行变换。 
下面，说明对构成第二个像素的像素信号进行采样的情况。R信号的第一个比特的比特数据R21被施加到所有的采样开关SW1a～SW18b。此时，仅采样信号SPR1b是高电平，其它的采样信号是低电平，因此，仅采样开关SW1b导通，其它的采样开关截止。因此，比特数据R21通过采样开关SW1b被采样，被充电并被保持在寄生电容C1b中。 
然后，R信号的第二个比特的比特数据R22被施加到所有的采样开关SW1a～SW18b。此时，仅采样信号SPR2b是高电平，其它的采样信号是低电平，因此，仅采样开关SW2b导通，其它的采样开关截止。因此，比特数据R22通过采样开关SW2b被采样，被充电并被保持在寄生电容C2b中。 
下面同样地，B信号的第六个比特的比特数据B26被施加到所有的采样开关SW1a～SW18b。此时，仅采样信号SPB6b是高电平，其它的采样信号是低电平，因此，仅采样开关SW18b导通，其它的采样开关截止。因此，比特数据B26通过采样开关SW18b被采样，被充电并被保持在寄生电容C18b中。 
其结果是：第二个像素的像素信号所包含的18个比特数据R21～B26分别被保持在18个寄生电容C1b～C18b中，然后被施加到源极驱动器200b的电平转换电路220b。即，第二个像素的像素信号所包含的18个比特数据R21～B26被进行串行并行变换。 
这样，串行并行变换后的第奇数个像素信号被施加到设置在显示部100的上侧的源极驱动器200a的电平转换电路220a。另一方面，第偶数个像素信号进行串行并行变换后被施加到设置在显示部100的下侧的源极驱动器200b的电平转换电路220b。 
此外，图12示出的各采样开关SW1a～SW18b分别是与图11示出的模拟开关相同的结构，因此省略其说明。另外，与第一实施方式相同，各采样开关SW1a～SW18b也可以由N沟道型晶体管或者P沟道型晶体管中的任一种构成来代替模拟开关。 
在该变形例中，能通过采用1组采样开关SW1a～SW18a将以串行形式输入的视频信号DV串行并行变换为并行形式的视频信号DV。另外，能够通过设置2组采样开关SW1a～SW18a、SW1b～SW18b将以串行形式输入的视频信号DV展开为2相。一般地，若设置多组采样开关，则能够将以串行形式输入的视频信号DV展开为与其组数对应的相数。 
<第二实施方式> 
<2.1整体结构> 
图14是表示本发明的第二实施方式的液晶显示装置的结构的框图。如图14所示，N个切换开关800A～800N被并联配置，N个采样电路400A～400N被分别连接到各切换开关800A～800N。另外，N个源极驱动器200A～200N被分别连接到采样电路400A～400N。各源极驱动器200A～200N向形成在显示部100中的各源极驱动器分别输出驱动用视频信号。 
在此，采样电路400A～400N分别包含将采样开关SWAa～SWNb的每2个并联连接的结构。每2个采样开关SWAa～SWNb分别通过数据线900Aa～900Nb与源极驱动器200A～200N分别连接。 
另外，与第一实施方式的源极驱动器200a、200b不同，源极驱动器200A～200N被全部配置在显示部100的上侧。源极驱动器200A～200N都是将源极驱动器200a和源极驱动器200b汇总为1个，实质的结构是相同的。此外，为了扩大源极驱动器200A～200N的输出端子间的间隔，与第一实施方式的情况相同，也可以将各源极驱动器200A～200N分为2部分分别配置在显示部100的上下。省略说明各源极驱动器200A～200N的详细结构。 
切换开关800A～800N将输入的视频信号DV依次施加到各源极驱动器200A～200N，由与图11示出的模拟开关相同的模拟开关构成。但是，在采样开关SWAa～SWNb由N沟道型晶体管或者P沟道型晶体管中的任一种构成的情况下，若由与其相同导电型的晶体管构成，能够简化液晶显示装置的制造过程。 
此外，采样开关SWAa～SWNb分别由与图5示出的模拟开关相同的模拟开关构成。 
<2.2动作> 
说明该液晶显示装置的动作。为了简化说明，设1个水平期间的视频信号DV由6N个像素信号D1～D(6N)构成。 
图15是在1个水平期间使切换开关800A～800N依次导通/截止的切换信号SC1～SC(N)的波形图。 
首先，为了使切换开关800A导通，对切换开关800A施加高电平的切换信号SC1。在切换开关800A导通期间，像素信号D1～D6被采样。并且，当经过规定的时间时，切换信号SC1变为低电平，切换开关800A截止。 
然后，当切换信号SC1变为低电平时，被施加到切换开关800B的切换信号SC2变为高电平。在切换开关800B导通期间，像素信号D7～D12被采样。并且，当经过规定的时间时，切换信号SC2变为低电平，切换开关800B截止。 
下面同样地依次进行采样，最后利用切换开关800N对像素信号D(6N-5)～D(6N)采样，由此1个水平期间的像素信号D1～D(6N)的全部都被取入。 
图16是表示将像素信号D1～D(6N)分配到各数据线900Aa～ 900Nb的定时的图。如图15说明的那样，对各切换开关800A～800N依次施加切换信号SC1～SC(N)。另外，对采样开关SWAa～SWNa施加采样信号SPa，对采样开关SWAb～SWNb施加采样信号SPb。 
因此，如图16所示，当对切换开关800A施加高电平的切换信号SC1，对采样开关SWAa施加高电平的采样信号SPa，对采样开关SWAb施加低电平的采样信号SPb时，采样开关SWAa导通，采样开关SWAb截止。因此，像素信号D1被施加到连接采样开关SWAa的数据线900Aa，被充电并被保持在寄生电容中。此外，此时分别对切换开关800B～800N施加低电平的切换信号SC2～SC(N)，因此，不对其它的数据线900Ba～900Nb施加像素信号D1。 
然后，当施加到切换开关800A的切换信号SC1原样保持高电平，采样信号SPa变为低电平，采样信号SPb变为高电平时，采样开关SWAa截止，采样开关SWAb导通。因此，像素信号D2被施加到连接采样开关SWAb的数据线900Ab，被充电并被保持在寄生电容中。此时，像素信号D1被保持在数据线900Aa的寄生电容中。 
然后，当施加到切换开关800A的切换信号SC1保持高电平，采样信号SPa变为高电平，采样信号SPb变为低电平时，采样开关SWAa导通，采样开关SWAb截止。因此，像素信号D3与保持在数据线900Aa的寄生电容中的像素信号D1置换。此时，像素信号D2被保持在数据线900Ab的寄生电容中。 
下面同样地，施加到切换开关800A的切换信号SC1原样保持高电平，切换采样信号SPa、SPb，由此像素信号D5被充电并被保持在数据线900Aa的寄生电容中，像素信号D4、D6被充电并被保持在数据线900Ab的寄生电容中。 
然后，当施加到切换开关800B的切换信号SC2原样保持高电平，采样信号SPa变为高电平，采样信号SPb变为低电平时，采样开关SWBa导通，采样开关SWBb截止。因此，像素信号D7被充电并被保持在连接采样开关SWBa的数据线900Ba的寄生电容中。 
下面同样地，对切换开关800N施加高电平的切换信号SC(N)，对数据线900Nb施加像素信号D(6N)。其结果是：1个水平期间的 像素信号D1～D(6N)被施加到源极驱动器200A～200N。 
在源极驱动器200A～200N中，对这些像素信号D1～D(6N)进行与第一实施方式或者其变形例所说明的处理相同的处理，对显示部100的各源极总线输出驱动用视频信号，在显示部100显示视频。 
<2.3效果> 
配置有多个源极驱动器200A～200N的液晶显示装置也与各源极驱动器200A～200N对应地分别设置采样开关SWAa～SWNb和切换开关800A～800N，由此具有和第一实施方式的液晶显示装置所具有的效果同样的效果。 
工业上的可利用性
本发明适用于使视频进行灰度显示的显示部和驱动显示部的电路被形成在相同绝缘性基板上的液晶显示装置、即驱动器单片型的液晶显示装置，特别适用于抑制功耗的驱动器单片型的液晶显示装置。 

Claims (12)

1.一种驱动器单片型显示装置，对要显示的视频进行灰度显示，其特征在于：
具备：
第一绝缘性基板；
显示部，其包括多个扫描信号线、与上述扫描信号线交叉的多个视频信号线以及与上述扫描信号线和上述视频信号线的交叉点分别对应而被配置成矩阵状的多个显示元件；
扫描信号线驱动电路，其选择性地激活上述扫描信号线；
多个开关元件，其与构成从外部输入的数字视频信号的多个比特数据对应设置，对上述数字视频信号按每个上述比特数据分别进行采样；
采样信号产生电路，其产生使上述多个开关元件开闭的采样信号；
视频信号线驱动电路，其将由上述多个开关元件所采样的上述数字视频信号放大到能够处理的振幅为止后，根据放大的上述数字视频信号从所施加的灰度电压群中选择任一个来生成模拟视频信号，将所生成的上述模拟视频信号输出到上述视频信号线；以及
多个数据线，其被分别设置在上述多个开关元件和上述视频信号线驱动电路之间，具有能保持所采样的上述数字视频信号的寄生电容，
在上述第一绝缘性基板上形成至少上述显示部和上述视频信号线驱动电路，
根据上述采样信号来分别开闭上述多个开关元件，由此，对上述数字视频信号按每个上述比特数据分别进行采样并分别输出到上述多个数据线，所输出的上述数字视频信号被分别保持在上述数据线的寄生电容中从而被采样保持。
2.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
上述数字视频信号包括上述多个比特数据按比特并行排列的并行视频信号，
上述多个开关元件包括对上述多个比特数据分别各设有1组开关元件的多组开关元件，
每当从外部输入上述并行视频信号的比特数据时，上述采样信号产生电路产生上述采样信号，使得同一组的开关元件被依次开闭，并且从各组各选择的一个开关元件被同时开闭。
3.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
上述数字视频信号包括上述多个比特数据按比特串行排列的串行视频信号，
每当输入上述串行视频信号的比特数据时，上述采样信号产生电路产生上述采样信号使得上述多个开关元件被依次开闭。
4.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
上述数字视频信号包括规定数量的颜色视频信号，该规定数量的颜色视频信号表示包括规定数量的颜色的彩色视频，多个比特数据按构成上述规定数量的颜色的每种颜色按比特串行排列，
上述多个开关元件包括上述规定数量的组的开关元件，其中以与各颜色视频信号的比特数据分别对应的开关元件为1组，
每当从外部输入上述各颜色视频信号的比特数据时，上述采样信号产生电路产生上述采样信号，使得同一组的开关元件被依次开闭，并且从各组各选择的一个开关元件被同时开闭。
5.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
上述多个开关元件是模拟开关元件。
6.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
上述视频信号线驱动电路包括具有第一导电型沟道的MOS型薄膜晶体管或者具有第二导电型沟道的MOS型薄膜晶体管中的任一方，
上述多个开关元件包括具有与上述视频信号线驱动电路所包含的MOS型薄膜晶体管相同导电型沟道的MOS型薄膜晶体管。
7.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
上述视频信号线驱动电路包括：
设置在上述显示部的1边的第一视频信号线驱动电路；以及
设置在与上述1边相对的边的第二视频信号线驱动电路，
上述多个开关元件包括：
对输出到上述第一视频信号线驱动电路的上述数字视频信号进行采样的第一组开关元件；以及
对输出到上述第二视频信号线驱动电路的上述数字视频信号进行采样的第二组开关元件，
根据上述采样信号互补地开闭上述第一组开关元件和上述第二组开关元件，由此，对上述第一视频信号线驱动电路或者上述第二视频信号线驱动电路中的任一方输出上述数字视频信号。
8.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
还具备与上述第一绝缘性基板相对配置、在至少与上述数据线对应的位置设有电极的第二绝缘性基板，
上述数据线与上述电极之间形成寄生电容。
9.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
还具备形成在上述第一绝缘性基板上的硅层，
上述数据线与形成于上述硅层的配线之间形成寄生电容。
10.根据权利要求9所述的驱动器单片型显示装置，其特征在于：
还具备隔着第一绝缘膜形成在上述硅层上、与形成有上述数据线的配线层不同的其它配线层，
上述数据线与形成于上述其它配线层的配线之间形成寄生电容。
11.根据权利要求10所述的驱动器单片型显示装置，其特征在于：
还具备MOS晶体管，其包括形成于上述第一绝缘性基板上的硅层的源极、漏极以及形成于上述其它配线层的栅极，
上述数据线连接上述源极和上述漏极，隔着上述MOS晶体管的栅极电容，与上述栅极之间形成寄生电容。
12.根据权利要求1所述的驱动器单片型显示装置，其特征在于：
上述数据线和形成于与形成有上述数据线的配线层相同的配线层的配线之间形成寄生电容。
CN2008801075811A 2007-10-18 2008-06-19 驱动器单片型显示装置 Expired - Fee Related CN101802902B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007-270936 2007-10-18
JP2007270936 2007-10-18
PCT/JP2008/061206 WO2009050920A1 (ja) 2007-10-18 2008-06-19 ドライバモノリシック型表示装置

Publications (2)

Publication Number Publication Date
CN101802902A CN101802902A (zh) 2010-08-11
CN101802902B true CN101802902B (zh) 2013-01-23

Family

ID=40567203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801075811A Expired - Fee Related CN101802902B (zh) 2007-10-18 2008-06-19 驱动器单片型显示装置

Country Status (3)

Country Link
US (1) US8305315B2 (zh)
CN (1) CN101802902B (zh)
WO (1) WO2009050920A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200947396A (en) * 2008-05-06 2009-11-16 Au Optronics Corp Liquid crystal display with slim borders and driving method thereof
CN112447146B (zh) * 2019-08-29 2022-04-22 华为技术有限公司 一种硅基液晶二维阵列电压控制的方法及相关设备
US11244641B2 (en) * 2019-10-17 2022-02-08 Novatek Microelectronics Corp. Method, device and display driver having a filtered command signal

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522370B (en) * 2000-09-05 2003-03-01 Sharp Kk Multi-format active matrix displays
TW200403618A (en) * 2002-03-26 2004-03-01 Sharp Kk Display apparatus, driving method, and projection apparatus
CN1710636A (zh) * 2004-06-18 2005-12-21 卡西欧计算机株式会社 显示装置及其驱动控制方法
CN1795508A (zh) * 2003-03-28 2006-06-28 微米技术有限公司 读出电阻存储器时降低功耗的方法
CN1991951A (zh) * 2005-12-30 2007-07-04 Lg.菲利浦Lcd株式会社 发光显示器及其驱动方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08179277A (ja) * 1994-12-21 1996-07-12 Sharp Corp 表示装置
JP3499073B2 (ja) 1996-03-04 2004-02-23 三菱電機株式会社 液晶表示駆動装置
JP4538915B2 (ja) * 2000-07-24 2010-09-08 セイコーエプソン株式会社 電気光学装置の駆動方法
JP2002057959A (ja) * 2000-08-07 2002-02-22 Canon Inc 画像表示システム及び画像表示方法
JP4479492B2 (ja) 2004-12-14 2010-06-09 ソニー株式会社 レベルダウンコンバータ及び表示装置
JP2006267544A (ja) * 2005-03-24 2006-10-05 Sanyo Epson Imaging Devices Corp 電気光学装置及び電子機器
JP4860233B2 (ja) * 2005-10-26 2012-01-25 エルジー ディスプレイ カンパニー リミテッド 液晶表示装置のフリッカ防止調整方法
KR100805587B1 (ko) * 2006-02-09 2008-02-20 삼성에스디아이 주식회사 디지털-아날로그 변환기 및 이를 채용한 데이터 구동회로와평판 표시장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW522370B (en) * 2000-09-05 2003-03-01 Sharp Kk Multi-format active matrix displays
TW200403618A (en) * 2002-03-26 2004-03-01 Sharp Kk Display apparatus, driving method, and projection apparatus
CN1795508A (zh) * 2003-03-28 2006-06-28 微米技术有限公司 读出电阻存储器时降低功耗的方法
CN1710636A (zh) * 2004-06-18 2005-12-21 卡西欧计算机株式会社 显示装置及其驱动控制方法
CN1991951A (zh) * 2005-12-30 2007-07-04 Lg.菲利浦Lcd株式会社 发光显示器及其驱动方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
JP特开2002-57959A 2002.02.22
JP特开2006-267544A 2006.10.05
JP特开2007-121485A 2007.05.17
JP特开平8-179277A 1996.07.12

Also Published As

Publication number Publication date
US20100259565A1 (en) 2010-10-14
CN101802902A (zh) 2010-08-11
US8305315B2 (en) 2012-11-06
WO2009050920A1 (ja) 2009-04-23

Similar Documents

Publication Publication Date Title
CN108594554B (zh) 一种阵列基板，其驱动方法及显示装置
KR100236687B1 (ko) 액정표시장치, 액정표시장치의 구동방법 및 액정표시장치의 검사방법
US8922603B2 (en) Multi-primary color display device
CN110136630B (zh) 一种显示面板及其驱动方法、显示装置
CN100452132C (zh) 显示驱动装置及具备该显示驱动装置的显示装置
CN104252079B (zh) 一种阵列基板及其驱动方法、显示面板、显示装置
CN101568954B (zh) 显示装置
EP2741281A1 (en) Array substrate, driving method, and display device.
CN101105918A (zh) 图像显示装置
KR19990001493A (ko) 도트 반전 구동을 위한 액정 패널 및 이를 이용한 액정 표시 장치
WO2017113438A1 (zh) 栅极驱动电路和使用栅极驱动电路的显示器
US8698726B2 (en) Display device and method for powering same
CN105869566A (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
JPH1173164A (ja) 液晶表示装置の駆動回路
CN107450225B (zh) 显示面板及显示装置
CN103943090A (zh) 栅极驱动电路及栅极驱动方法
CN101349820B (zh) 数据驱动器及应用其的液晶显示器
CN108305580B (zh) 显示面板、显示装置及显示面板的驱动方法
KR100822332B1 (ko) 액정 표시 패널 및 그 제조 방법
CN105427790A (zh) 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN111477141A (zh) 一种省功耗的显示屏结构及其驱动方法
CN111477139A (zh) 一种节省功耗的显示屏架构及驱动方法
CN101802902B (zh) 驱动器单片型显示装置
KR100375897B1 (ko) 액티브 매트릭스 액정 표시 장치 및 그 제조 방법
CN101312019A (zh) 移位寄存器及液晶显示器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130123

Termination date: 20200619

CF01 Termination of patent right due to non-payment of annual fee