CN101312019A - 移位寄存器及液晶显示器 - Google Patents

Abstract

一种移位寄存器，应用于液晶显示器的扫描驱动器，以产生多个扫描信号。移位寄存器的各级移位寄存器单元包括第一及至少一第二电平提升单元、第一及至少一第二电平拉低单元、第一及第二驱动单元。第一电平拉低及提升单元用于控制第一输出端的信号电平以输出第一扫描信号。至少一第二电平拉低及提升单元用于控制至少一第二输出端的信号电平，以输出至少一第二扫描信号。而第一驱动单元及第二驱动单元分别用于控制第一与至少一第二电平提升单元及第一与第二电平拉低单元的导通与关闭，来对第一及第二扫描信号进行控制。

Description

移位寄存器及液晶显示器

技术领域

本发明涉及一种移位寄存器(Shift Register)，且特别是涉及一种一级移位寄存器单元可输出两个输出信号的移位寄存器。

背景技术

在科技发展日新月异的现今时代中，液晶显示器已经广泛地应用在电子显示产品上，如电视、计算机屏幕、笔记本型计算机、移动电话或个人数字助理等。液晶显示器包括数据驱动器(Data Driver)、扫描驱动器(Scan Driver)及液晶显示面板，其中，液晶显示面板中具有像素阵列，而扫描驱动器用于依序开启像素阵列中对应的像素列，以将数据驱动器输出的像素数据传送至像素，进而显示出欲显示的图像。

现今的技术主要以移位寄存器(Shift Register)来实现出可依序开启像素阵列中对应的像素列的扫描驱动器。因此如何设计出电路结构简单与功率耗损较低的移位寄存器，降低液晶显示器模块耗电量，此一直为业界所持续致力的方向之一。

发明内容

本发明涉及一种移位寄存器及应用其之于液晶显示器，此移位寄存器可有效地改善传统移位寄存器电路较为复杂与功率损耗较高的缺点，而实质上具有电路结构简单与功率耗损较低的优点，而应用其之液晶显示器模块具有耗电量较低的优点。

根据本发明提出一种移位寄存器，应用于液晶显示器的扫描驱动器，以产生多个扫描信号。移位寄存器具有多级移位寄存器单元，其中，分别包括第一及至少一第二电平提升单元、第一及至少一第二电平拉低单元、第一及第二驱动单元。第一电平提升单元及至少一第二电平提升单元分别用于提供第一时序信号至第一输出端及提供至少一第二时序信号至至少一第二输出端。第一电平拉低单元及至少一第二电平拉低单元分别用于提供第一电压至第一及至少一第二输出端。第一驱动单元与第一及至少一第二电平提升单元的输入端耦接于第一节点，其之电压为第一控制信号。第一驱动单元用于响应于输入信号的前缘(Front Edge)来导通第一及至少一第二电平提升单元，并在第二信号的电平高于第三信号的电平时关闭第一及至少一第二电平提升单元。第二驱动单元与第一及至少一第二电平拉低单元的输入端耦接于第二节点，其用于响应于第一控制信号的前缘关闭第一及至少一第二电平拉低单元，并响应于第一控制信号的后缘(Rear edge)导通第一及至少一第二电平拉低单元。其中，第一及至少一第二输出端分别用于输出第一扫描信号及至少第二扫描信号，而输入信号是各移位寄存器单元的前一级移位寄存器单元的至少一第二扫描信号。

根据本发明提出一种液晶显示器，包括显示面板、数据驱动器及扫描驱动器。一显示面板，具有像素阵列，而数据驱动器用于提供像素数据至像素阵列。扫描驱动器包括第一移位寄存器，用于提供多个扫描信号开启像素阵列中的像素根据像素像素数据来显示数据画面。第一移位寄存器包括多级移位寄存器单元，各级移位寄存器单元包括第一及至少一第二电平提升单元、第一及至少一第二电平拉低单元、第一及第二驱动单元。第一电平提升单元及至少一第二电平提升单元分别用于提供第一时序信号至第一输出端及提供至少一第二时序信号至至少一第二输出端。第一电平拉低单元及至少一第二电平拉低单元分别用于提供第一电压至第一及至少一第二输出端。第一驱动单元与第一及至少一第二电平提升单元的输入端耦接于第一节点，其之电压为第一控制信号。第一驱动单元用于响应于输入信号的前缘(Front Edge)来导通第一及至少一第二电平提升单元，并在第二信号的电平高于第三信号的电平时关闭第一及至少一第二电平提升单元。第二驱动单元与第一及至少一第二电平拉低单元的输入端耦接于第二节点，其用于响应于第一控制信号的前缘关闭第一及至少一第二电平拉低单元，并响应于第一控制信号的后缘(Rear edge)导通第一及至少一第二电平拉低单元。其中，第一及至少一第二输出端分别用于输出第一扫描信号及至少第二扫描信号，而输入信号是各移位寄存器单元的前一级移位寄存器单元的至少一第二扫描信号。

为让本发明的上述内容能更明显易懂，下文特举一较佳实施例，并配合附图，作详细说明如下。

附图说明

图1示出了依照本发明第一实施例的液晶显示器的方块图。

图2示出了图1中移位寄存器14a的详细方块图。

图3示出了图2中移位寄存器单元S(1)的详细电路图。

图4示出了图3中移位寄存器单元S(1)的相关信号时序图。

图5示出了图1中移位寄存器14a的另一详细方块图。

图6示出了图5中移位寄存器单元S’(1)的详细电路图。

图7绘示依照本发明第二实施例的移位寄存器的方块图。

图8示出了图7中移位寄存器单元W(1)的相关信号时序图。

图9示出了依照本发明第三实施例的液晶显示器的方块图。

图10示出了图9中移位寄存器242a与244a的详细方块图。

图11示出了图10中移位寄存器单元U(1)的详细电路图。

图12示出了第一及第二扫描驱动器342与344的方块图。

附图符号说明

10、20：液晶显示器

12：数据驱动器

11：数据线

14、24：扫描驱动器

13、241、243：扫描线

14a、14a’、242a、244a：移位寄存器

16：液晶显示面板

15：像素阵列

a1-an、a1’-an’：n列像素

S(1)-S(k)、S’(1)-S’(k)、W(1)-W(k)、U(1)-U(k)：移位寄存器单元

IN：输入端

OUT1、OUT2：输出端

RT：控制端

C1、C2：时序端

302、304：驱动单元

306a、306b：第一、第二电平提升单元

308a、308b：第一、第二电平拉低单元

TP1-TP4、TP1’-TP4’：时序周期

T1-T11、T2’、T10’、T2”、T10”：晶体管

NT1、NT2、NT3：节点

Cp1、Cp2：等效电容

242、342：第一扫描驱动器

244、344：第二扫描驱动器

SD(1)-SD(m)：数据信号

SC(1)-SC(n)：扫描信号

VDD、VSS：电压

STV：起始信号

CLK1-CLK4、CLK1’-CLK3’：时序信号。

具体实施方式

本发明实施例的移位寄存器(Shift Register)中各级移位寄存器单元中具有至少两组输出信号控制单元，以一次提供至少两个输出信号。

第一实施例

请参照图1，其绘示依照本发明第一实施例的液晶显示器的方块图。液晶显示器10包括数据驱动器12、扫描驱动器14及显示面板16。数据驱动器12用于经由m条数据线11来提供数据信号SD(1)-SD(m)至显示面板16，而扫描驱动器14用于经由n条扫描线13来提供扫描信号SC(1)-SC(n)至显示面板16。而显示面板16包括n*m的像素阵列15，其中各n列像素a1-an分别受到扫描信号SC(1)-SC(n)的扫描来分别根据与其对应的数据信号SD(1)-SD(m)来显示显示画面。其中，n及m为自然数。

在本实施例中，扫描驱动器14例如具有移位寄存器14a，其中，多级移位寄存器单元用于提供n个扫描信号SC(1)-SC(n)。接下来对移位寄存器14a作进一步说明。

请参照图2，其示出了图1中移位寄存器单元14a的详细方块图。移位寄存器14a包括k个彼此串联连接的移位寄存器单元S(1)-S(k)，其例如具有相等的结构。在本实施例中，移位寄存器单元S(1)-S(k)包括输入端IN、至少两个输出端OUT1、OUT2、控制端RT、时序端C1与时序端C2，其用于在至少两个输出端OUT1及OUT2产生至少两个扫描信号，其中，k为大于1的自然数，而在本实施例中，其例如为偶数。

移位寄存器S(1)的输入端IN接收起始信号STV，而移位寄存器S(2)-S(k)的输入端IN依序接收前一级移位寄存器的输出端OUT2所输出的扫描信号SC(2)、SC(4)、...、SC(n-2)。其中移位寄存器单元S(1)-S(k)中的移位寄存器单元S(j)与S(j+2)接收实质上相同的时序信号，亦即是移位寄存器单元S(1)-S(k)所接收的时序信号是每三级为一循环不断重复，j为自然数。例如寄存器单元S(1)、S(2)及S(3)分别接收时序信号CLK1与CLK2、CLK3与CLK1及CLK2与CLK3，而移位寄存器单元S(4)-S(6)分别接收与移位寄存器单元S(1)-S(3)实质上相同的时序信号。时序信号CLK1、CLK2及CLK3，其之使能时间例如为错开。

移位寄存器S(1)-S(k-1)的控制端RT分别接收下一级移位寄存器S(2)-S(k)输出的扫描信号SC(3)-SC(n-1)。接下来，以移位寄存器单元S(1)-S(k)中的移位寄存器S(1)为例来对本实施例的移位寄存器14a中各级移位寄存器单元S(1)-S(k)作进一步说明。

请参照图3，其示出了图2中移位寄存器单元S(1)的详细电路图。本实施的移位寄存器单元S(1)包括驱动单元302、304、第一电平提升单元306a及至少一第二电平提升单元306b、第一电平拉低单元308a及至少一第二电平拉低单元308b。

驱动单元302及304例如分别包括晶体管T1、T2与T11及晶体管T3、T4，而第一及至少一第二电平提升单元306a及306b例如分别包括晶体管T5及T6，而第一及至少一第二电平拉低单元308a及308b分别包括晶体管T7、T8及T9、T10。本实施方式以晶体管T1-T11均为N型薄膜晶体管(Thin FilmTransistor，TFT)为例作说明。

晶体管T5及T6的栅极(Gate)相互耦接形成节点NT1(NT2)(节点NT1与NT2可视为同一个节点)，漏极(Drain)分别接收时序信号CLK1及CLK2，源极(Source)分别耦接至输出端OUT1及OUT2。晶体管T5及T6分别用于提供时序信号CLK1及CLK2至输出端OUT1及OUT2。其中节点NT1(NT2)的电压为控制信号Vc1(1)。

晶体管T7及T8的栅极分别耦接至节点NT3及接收输出端OUT2输出的扫描信号SC(2)，漏极均耦接至输出端OUT1，而源极均接收电压VSS。晶体管T9及T10的栅极分别耦接至节点NT3及接收移位寄存器单元S(2)的扫描信号SC(3)，漏极均耦接至输出端OUT2，源极均接收电压VSS。输出端OUT1及OUT2例如分别用于输出扫描信号SC(1)及SC(2)，而电压VSS例如为移位寄存器14a的最低电压电平。而节点NT3的电压为控制信号Vc2(n)，晶体管T7及T9用于响应于控制信号Vc2(n)的上升缘(Rising Edge)来分别提供电压VSS至输出端OUT1及OUT2。

晶体管T1的源极及晶体管T2的漏极均耦接至节点NT1(NT2)，而晶体管T1的漏极及晶体管T2的源极分别接收电压VDD及VSS，其之栅极分别接收起始信号STV及扫描信号SC(2)。其中晶体管T1用于响应于起始信号STV的前缘(Front Edge)来导通晶体管T5及T6，而晶体管T2用于于扫描信号SC(3)的电平高于电压VSS时关闭晶体管T5及T6。其中，电压VDD例如为移位寄存器14a中的最高电压电平。起始信号STV的前缘例如为上升缘。晶体管T11的漏极耦接至节点NT1(NT2)以接收控制信号Vc1(1)，栅极耦接至节点NT3以接收控制信号Vc2(1)，源极接收电压VSS。晶体管T11用于响应于控制信号Vc2(n)的上升缘来提供电压VSS至节点NT1(NT2)，以使控制信号Vc1(n)等于电压VSS。

晶体管T3的源极及晶体管T4的漏极均耦接至节点NT3，而晶体管T3的源极及晶体管T4的漏极分别接收电压VDD及VSS，而其之栅极分别接收电压VDD及控制信号Vc1(1)。其中，晶体管T4的长宽比(Width/Length)例如为大于晶体管T3的长宽比，而驱动单元304例如为偏压单元用于响应于控制信号Vc1(1)的前缘及后缘(Rear Edge)来分别拉低与提升节点NT3上控制信号Vc2(1)的电平，以分别关闭及导通晶体管T7及T9。控制信号Vc1(1)的前缘与后缘例如分别为上升缘及下降缘。

请参照图4，其示出了图3中移位寄存器单元S(1)的相关信号时序图。在时间周期TP1中，起始信号STV等于电压VDD，时序信号CLK1、CLK2及扫描信号SC(3)均等于电压VSS。此时晶体管T2为关闭，晶体管T1导通并导通晶体管T5及T6，使扫描信号SC(1)及SC(2)分别等于时序信号CLK1及CLK2，亦即电压VSS，使得晶体管T8及T10均为关闭。晶体管T1使控制信号Vc1(1)等于Vc1(n)＝VDD-Vth1。其中，Vth1为晶体管T1的阈值电压。而晶体管T4亦为导通，使控制信号Vc2(1)接近电压VSS而关闭晶体管T7及T9。

在时间周期TP2中，起始信号STV及扫描信号SC(3)等于电压VSS，时序信号CLK1等于电压VDD。此时晶体管T1及T2均为关闭，使节点NT1(NT2)为浮接(Floating)。时序信号CLK1于时间周期TP2中由电压VSS提升为电压VDD，此巨幅的电压变化将使电压信号Vc1(1)因推升效应(Boot-Strapping)而进一步提升一个差值电压ΔV，使电压信号Vc1(1)等于Vc1(1)＝VDD-Vth1+ΔV。在本实施

例中，差值电压ΔV等于 $\mathrm{\ΔV}=\frac{C_{\mathrm{gs}}}{C_{p1}+C_{\mathrm{gs}}}(\mathrm{VE}-\mathrm{VDE}),$ 其中，Cgs为晶体管T5的内部寄生电容(未示出)，而Cp1为节点NT1(NT2)看到的等效电容。此时晶体管T5为导通，以提供时序信号CLK1，亦即是电压VDD至输出端OUT1，使扫描信号SC(1)等于电压VDD。晶体管T6亦为导通，以持续地提供时序信号CLK2，亦即是电压VSS至输出端OUT2，使扫描信号SC(2)等于电压VSS。晶体管T4亦为导通，以使控制信号Vc2(n)接近低电压VSS，以关闭晶体管T7及T9，而晶体管T8及T10亦为关闭。

在时序周期TP 3中，时序信号CLK2由电压VSS提升为电压VDD。此时，晶体管T6提供时序信号CLK2，亦即是电压VDD至输出端OUT2，使得扫描信号SC(2)等于电压VDD。而控制信号Vc1(1)持续地等于Vc1(1)＝VDD-Vth1+ΔV，使得控制信号Vc2(n)持续地等于电压VSS，而晶体管T7、T9及T10均为关闭。而晶体管T8为导通，以拉低扫描信号SC(1)的电平使其等于电压VSS。

在时序信号TP4中，扫描信号SC(3)等于电压VDD，此时晶体管T2为导通，来拉低电压Vc1(1)，使其等于电压VSS。而晶体管T10亦为导通，以拉低扫描信号SC(2)，使其等于电压VSS。而晶体管T4为关闭，使得偏压单元偏压控制信号Vc2(1)为电压VDD，进而导通晶体管T7及T9，来分别拉低扫描信号SC(1)及SC(2)。

由以上的叙述可知，本实施例的移位寄存器单元S(1)在时序周期TP1-TP3中产生高电压电平的控制信号Vc1(1)来导通晶体管T5及T6，来分别提供时序信号CLK1及CLK2做为扫描信号SC(1)及SC(2)；并在时序周期TP3及TP4中分别以扫描信号SC(2)及SC(3)来导通晶体管T8与T10，以提供电VSS来做为扫描信号SC(1)及SC(2)。如此，本实施例的移位寄存器单元S(1)可有效地根据时序信号CLK1-CLK3与对应的电路结构来产生扫描信号SC(1)及SC(2)。

本实施例中的控制信号Vc2(1)于时序周期TP1-TP3以外的时间周期中持续地等于电压VDD，以导通晶体管T7与T9来控制扫描信号SC(1)及SC(2)等于电压VSS，以避免扫描信号SC(1)及SC(2)受到噪声干扰导致液晶显示器10的扫描动作发生错误。然而长时间导通将使晶体管T7及T9的阈值电压易因应力效应(Stress Effect)而提升而产生误动作(Malfunction)。本实施方式中的晶体管T8及T10更可在晶体管T7及T9产生误动作时拉低扫描信号SC(1)及SC(2)至电压VSS，以避免扫描信号SC(1)及SC(2)的电平发生错误。

在本实施例中，虽仅以移位寄存器14a中的移位寄存器单元S(1)的操作为例作说明，然，移位寄存器单元S(2)-S(k)的操作可根据移位寄存器单元S(1)的操作而类推得到。而在本实施例中，虽仅以移位寄存器单元S(1)包括一个第二电平提升单元306b及一个电平拉低单元308b为例作说明，然，本实施例的移位寄存器单元S(1)更可包括两个或两个以上的第二电平提升单元306b及第二电平拉低单元308b，以输出三个或三个以上的扫描信号。

在本实施例中虽仅以移位寄存器单元S(1)包括11个晶体管T1-T11的电路结构为例作说明，然，移位寄存器单元S(1)中的驱动单元302及304、第一、第二电平提升单元306a、306b、第一及第二电平拉低单元308a及308b的电路结构并不限于本实施例中移位寄存器单元S(1)的结构，而更可进行若干更动。

例如移位寄存器14a及移位寄存器单元S(1)的电路结构亦可分别如第5及图6所示，其分别示出了图1中移位寄存器14a的另一方块图及其移位寄存器单元S(1)的另一详细电路图。图5中移位寄存器14a’与图2中移位寄存器14a不同之处在于移位寄存器14a’中各移位寄存器单元S’(1)-S’(k-1)的控制端RT接收下一级移位寄存器单元S’(2)-S’(k)的控制信号Vc1(2)-Vc2(k)。而图6的移位寄存器单元S’(1)中与图3的移位寄存器单元S(1)不同之处在于其中的晶体管T2’及T10’的栅极均接收移位寄存器单元S(2)的控制信号Vc1(2)，而源极均接收时序信号CLK2。

控制信号Vc1(2)在时序周期TP4中由电平Vc2(1)＝VDD-Vth1提升为Vc2(1)＝VDD-Vth1+ΔV，而时序信号CLK2于时序周期TP3及TP4中分别等于电压VDD及VSS。如此，晶体管T2’及T10’亦可于时序周期TP4中导通，来拉低控制信号Vc1(1)及扫描信号SC(2)，使其等于电压VSS。这样一来，移位寄存器单元S’(1)与S(1)具有实质上相近的操作，而其余的各级移位寄存器单元S’(2)-S’(k)与对应的移位寄存器单元S(2)-S(k)亦具有实质上相近的操作。

本实施例的移位寄存器单元经由其本身的电路设计来响应于三个时序信号中的其中两个时序信号来产生两个或两个以上的扫描信号。如此，本实施例的移位寄存器可有效地以数量实质上减半的移位寄存器单元来产生数量相同的扫描信号。这样一来，本实施例的移位寄存器具有需使用的移位寄存器单元数量较少、电路结构简单及耗电量较低的优点。

另外，本实施例中部分实施方式中的移位寄存器单元不使用其的输出信号来对其本身或其它级移位寄存器单元的电路操作进行控制。如此，此些实施方式中的移位寄存器单元更具有输出信号失真轻微的优点，而应用其的液晶显示器更具有显示画面的品质较佳的优点。

另外，本实施例的移位寄存器单元更于电平拉低单元中设置两个以上的晶体管，如此，当其中的一个晶体管因应力效应而产生误动作时，本实施例的移位寄存器单元仍可经由另一晶体管来拉低扫描信号，使其等于最低电压电平。如此，本实施方式的第n级移位寄存器单元更具有使用寿命较长的优点。

第二实施例

请参照图7，其示出了依照本发明第二实施例的移位寄存器的方块图。本实施例的移位寄存器40与第一实施例中的移位寄存器14a不同之处在于其使用4个时序信号CLK1’、CLK2’、CLK3’及CLK4，移位寄存器单元40中各级移位寄存器单元W(1)-W(k)中的奇数级移位寄存器W(1)、W(3)、...W(k-1)接收时序信号CLK1’及CLK2’，而其中的偶数级移位寄存器W(2)、W(4)、...W(k)接收时序信号CLK3’及CLK4。

时序信号CLK1’、CLK2’、CLK3’与CLK4的信号波形与移位寄存器40中第一级的移位寄存器单元W(1)的相关信号的时序图如图8所示。其中，本实施例的控制信号Vc1(1)及Vc2(1)与第一实施例中对应的信号具有实质上相等的波形，来分别响应于时序信号CLK1’及CLK2’产生扫描信号SC(1)及SC(2)。如此，本实施例的移位寄存器40中第一级的移位寄存器单元W(1)可分别响应于起始信号STV的上升缘后时序信号CLK1’及CLK2’的第一个上升缘产生高信号电平的扫描信号SC(1)及SC(2)。而移位寄存器40中各偶数级移位寄存器W(2)、W(4)、...W(k)可分别在前一级移位寄存器单元W(1)、W(3)...W(k-1)的输出端OUT2输出的扫描信号SC(2)、SC(4)...SC(n-2)的上升缘后时序信号CLK3’及CLK4的第一个上升缘产生高信号电平的扫描信号SC(3)与SC(4)、SC(7)与SC(8)、...SC(n-1)与SC(n)。

而移位寄存器40中各奇数级移位寄存器单元W(3)、W(5)、...W(k-1)亦可根据相近的原理于扫描信号SC(4)、SC(8)...SC(n-4)的上升缘后时序信号CLK1’及CLK2’的第一个上升缘产生高信号电平的扫描信号SC(5)与SC(6)、SC(9)与SC(10)、SC(n-3)与SC(n-2)。这样一来，本实施例的移位寄存器40亦可有效地经由各级移位寄存器W(1)-W(k)来产生两个扫描信号SC(1)与SC(2)、...SC(n-1)与SC(n)。

而本实施例的移位寄存器40中各级移位寄存器单元W(1)-W(k)的电路结构亦可进行如图3及图6的电路结构替换，而仍具有实质上相近的操作。由以上的叙述可知，本实施例的移位寄存器亦具有需使用的移位寄存器单元数量较少、电路结构简单、耗电量较低、输出信号失真轻微及使用寿命较长的优点。

第三实施例

请参照图9，其绘示依照本发明第三实施例的液晶显示器的方块图。液晶显示器20与图1中的液晶显示器10不同之处在于其设置双边扫描的扫描驱动器24来提供扫描信号SC(1)’-SC(n)’以对液晶显示面板16中各列像素a1’-an’进行扫描。扫描驱动器24包括第一扫描驱动器及第二扫描驱动器242及244，其例如分别设置于液晶显示面板16的两侧。在本实施例中以第一扫描驱动器242更包括移位寄存器242a用于经由扫描线241来提供扫描信号SC(1)’、SC(2)’、SC(5)’、SC(6)’、...SC(n-1)’及SC(n)’至液晶显示面板16；而第二扫描驱动器244更包括移位寄存器244a，用于经由扫描线243来提供扫描信号SC(3)’、SC(4)’、SC(7)’、SC(8)’、...SC(n-3)’及SC(n-2)’至液晶显示面板16为例作说明。

请参照图10，其示出了图9中移位寄存器242a与244a的详细方块图。移位寄存器242a与图7中移位寄存器40不同之处在于其中各级移位寄存器单元U(1)-U(x)的时序端C1、C2与控制端RT分别接收时序信号CLK1’、CLK2’及CLK3’，而输出端OUT1及OUT2分别输出扫描信号SC(1)’与SC(2)’、SC(5)’与SC(6)’...SC(n-3)’与SC(n-2)’，x为自然数。

图10中的移位寄存器单元U(1)-U(x)与图7中对应的奇数级移位寄存器单元W(1)、W(3)、W(5)、...、W(k-1)不同之处在于其中控制端RT是接收时序信号CLK3’。由图8可知，在时序周期TP1’-TP4’中，时序信号CLK3’与扫瞄信号SC(3)具有实质上相等的波形，如此，移位寄存器单元U(1)具有与图7中对应的移位寄存器单元W(1)实质上相等的动作来提供扫瞄信号SC(1)’与SC(2)’。移位寄存器单元U(1)的详细电路图如图11所示，其中的晶体管T2”及T10”的栅极接收时序信号CLK3’。

本实施例其余的移位寄存器单元U(2)-U(x)亦具有与图7中对应的移位寄存器单元W(3)、W(5)、W(7)、...、W(k-1)实质上相同的操作，而可分别产生对应的扫瞄信号SC(5)’与SC(6)’、SC(7)’与SC(8)’、...、SC(1)’SC(n-3)’与SC(n-2)’。

而移位寄存器244a与移位寄存器242a亦具有相近的操作，其不同之处在于其中各级移位寄存器单元的时序端C1、C2与控制端分别接收时序信号CLK3’、CLK4与CLK1’，以分别产生扫描信号SC(3)’与SC(4)’、SC(7)’与SC(8)’、...SC(n-1)’与SC(n)’。

在本实施例中虽仅以第一扫描驱动器242及第二扫描驱动器244分别响应时序信号CLK1’、CLK2’及CLK3’与时序信号CLK3’、CLK4及CLK1’来分别提供扫描信号SC(4x+1)’、SC(4x+2)’及SC(4x+3)’与SC(4x+4)’的情形为例做说明，然，本实施例的扫描驱动器24并不局限于包括上述的第一与第二扫描驱动器242与244，而更可包括其它形式的扫描驱动器来提供实质上相同的扫描信号SC(1)’-SC(n)’，x＝0、1、2、...、Y，Y为满足4Y+4＝n的自然数。

例如扫描驱动器24包括第一扫描驱动器342与第二扫描驱动器344，第一扫描驱动器342中各级移位寄存器用于响应于时序信号CLK1’与CLK3’来提供扫描信号SC(1)’、SC(3)’、SC(5)’、...、SC(n-1)’；第二扫描驱动器344中各级移位寄存器用于响应于时序信号CLK2’与CLK4来提供扫描信号SC(2)’、SC(4)’、SC(6)’、...、SC(n)’，如图12所示。

由以上叙述可知，本实施例的移位寄存器亦具有需使用的移位寄存器单元数量较少、电路结构简单、耗电量较低、输出信号失真轻微及使用寿命较长的优点。

综上所述，虽然本发明已以一较佳实施例揭露如上，然其并非用于限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视本发明的申请专利范围所界定者为准。

Claims (26)

1.一种移位寄存器，应用于一液晶显示器的扫描驱动器，以产生多个扫描信号，该移位寄存器具有多级移位寄存器单元，其中，各所述移位寄存器单元包括：

一第一电平提升单元及至少一第二电平提升单元，分别用于提供一第一时序信号至一第一输出端及提供至少一第二时序信号至至少一第二输出端；

一第一电平拉低单元及至少一第二电平拉低单元，分别用于提供一第一电压至该第一输出端及至该至少一第二输出端；

一第一驱动单元，与该第一及该至少一第二电平提升单元的输入端耦接于一第一节点，该第一节点的电压为一第一控制信号，该第一驱动单元用于响应于一输入信号的前缘来导通该第一及该至少一第二电平提升单元，并于一第二控制信号的电平高于一第三控制信号的电平时关闭该第一及该至少一第二电平提升单元；以及

一第二驱动单元，与该第一及该至少一第二电平拉低单元的输入端耦接于一第二节点，该第二驱动单元用于响应于该第一控制信号的前缘关闭该第一及该至少一第二电平拉低单元，并响应于该第一控制信号的后缘导通该第一及该至少一第二电平拉低单元；

其中，该第一及该至少一第二输出端分别用于输出一第一扫描信号及至少一第二扫描信号；

其中，该输入信号是各所述移位寄存器单元的前一级移位寄存器单元的至少一第二扫描信号。

2.如权利要求1所述的移位寄存器，其中，该至少一第二电平拉低单元包括一第一晶体管，栅极耦接至该第二节点，第一源极/漏极耦接至该至少一第二输出端，第二源极/漏极接收该第一电压。

3.如权利要求2所述的移位寄存器，其中，所述移位寄存器单元中的第n级移位寄存器单元的至少一第二电平拉低单元更包括一第二晶体管，栅极接收第n+1级移位寄存器单元的第一扫描信号，第一源极/漏极耦接至该至少一第二输出端，第二源极/漏极接收该第一电压，n为自然数。

4.如权利要求2所述的移位寄存器，其中，第n级移位寄存器单元的至少一第二电平拉低单元更包括一第三晶体管，栅极接收第n+1级移位寄存器单元的第一控制信号，第一源极/漏极耦接至该至少一第二输出端，第二源极/漏极接收该至少一第二时序信号。

5.如权利要求2所述的移位寄存器，其中，第n级移位寄存器单元的至少一第二电平拉低单元更包括一第四晶体管，栅极接收第n+1级移位寄存器单元的第一时序信号，第一源极/漏极耦接至该至少一第二输出端，第二源极/漏极接收该第一电压。

6.如权利要求1所述的移位寄存器，其中，该第一驱动单元包括一第五晶体管，栅极接收前一级移位寄存器单元的至少一第二扫描信号，第一源极/漏极接收一第二电压，第二源极/漏极耦接至该节点。

7.如权利要求6所述的移位寄存器，其中，第n级移位寄存器单元的第一驱动单元更包括一第六晶体管，栅极接收该第二控制信号，第一源极/漏极耦接至该第一节点，第二源极/漏极接收该第三控制信号，n为自然数。

8.如权利要求7所述的移位寄存器，其中，该第二及该第三控制信号分别等于第n+1级移位寄存器单元的第一扫描信号及该第一电压。

9.如权利要求7所述的移位寄存器，其中，该第二及该第三控制信号分别等于第n+1级移位寄存器单元的第一控制信号及该至少一第二时序信号。

10.如权利要求7所述的移位寄存器，其中，该第二及该第三控制信号分别等于第n+1级移位寄存器单元的第一时序信号及该第一电压。

11.如权利要求1所述的移位寄存器，其中，该第一及该至少一第二电平提升单元分别包括一第七晶体管及一第八晶体管，该第一及该第八晶体管的栅极耦接至该第一节点，第一源极/漏极分别接收该第一时序信号及该至少一第二时序信号，第二源极/漏极分别耦接至该第一及该至少一第二输出端。

12.如权利要求1所述的移位寄存器，其中，该第一电平拉低单元包括一第九晶体管，栅极耦接至该第二节点，第一源极/漏极耦接至该第一输出端，第二源极/漏极接收该第一电压。

13.如权利要求12所述的移位寄存器，其中，该第一电平拉低单元更包括一第十晶体管，栅极接收该至少一第二扫描信号，第一源极/漏极耦接至该第一输出端，第二源极/漏极接收该第一电压。

14.如权利要求1所述的移位寄存器，其中，该第二驱动单元包括一偏压单元，用于响应于该第一控制信号来控制该第二节点的电压电平；

其中，该偏压单元用于响应于该第一控制信号的前缘来关闭该第一及该至少一第二电平拉低单元，并响应于该第一控制信号的后缘来导通该第一及该至少一第二电平拉低单元。

15.如权利要求1所述的移位寄存器，其中，该扫描驱动器提供三个使能时间相互错开的周期信号做为所述移位寄存器单元的第一及至少一第二时序信号，其中，所述移位寄存器单元中的第n、第n+1及第n+2级移位寄存器单元分别以三个周期信号中的第一与第二、第二与第三及第三与第一周期信号来分别做为第一及至少一第二时序信号。

16.如权利要求1所述的移位寄存器，其中，该扫描驱动器提供四个使能时间相互错开的周期信号做为所述移位寄存器单元的第一及至少一第二时序信号。

17.如权利要求16所述的移位寄存器，其中，所述移位寄存器单元中的第n及第n+1级移位寄存器单元分别以四个周期信号中的第一、第二及第三、第四周期信号来分别做为第一及至少一第二时序信号。

18.如权利要求16所述的移位寄存器，其中，该移位寄存器用于响应于四个周期信号中的第一与第二周期信号来产生扫描信号以对该液晶显示器中的第1n列及第2n列像素进行扫描；

其中，扫描驱动器更包括与该移位寄存器具有相近结构的另一移位寄存器，其用于响应于四个周期信号中的第三与第四周期信号来产生扫描信号以对该液晶显示器中的第3n列及第4n列像素进行扫描。

19.如权利要求18所述的移位寄存器，其中，该扫描驱动器为双边扫描驱动器。

20.一种液晶显示器，包括：

一显示面板，具有一像素阵列；

一数据驱动器，用于提供多笔像素数据；以及

一扫描驱动器，包括一第一移位寄存器，用于提供多个扫描信号开启该像素阵列中的像素根据所述像素数据来显示一数据画面，该第一移位寄存器包括多级移位寄存器单元，各所述移位寄存器单元包括：

一第一电平提升单元及至少一第二电平提升单元，分别用于提供一第一时序信号至第一输出端及提供至少一第二时序信号至至少一第二输出端；

一第一电平拉低单元及至少一第二电平拉低单元，分别用于提供一第一电压至该第一输出端及至该至少一第二输出端；

一第一驱动单元，与该第一及该至少一第二电平提升单元的输入端耦接于一第一节点，该第一节点的电压为一第一控制信号，该第一驱动单元用于响应于一输入信号的前缘来导通该第一及该至少一第二电平提升单元，并在一第二信号的电平高于一第三信号的电平时关闭该第一及该至少一第二电平提升单元；及

一第二驱动单元，与该第一及该至少一第二电平拉低单元的输入端耦接于一第二节点，该第二驱动单元用于响应于该第一控制信号的前缘关闭该第一及该至少一第二电平拉低单元，并响应于该第一控制信号的后缘导通该第一及该至少一第二电平拉低单元；

其中，该第一及该至少一第二输出端分别用于输出一第一扫描信号及至少一第二扫描信号；

其中，该输入信号是各所述移位寄存器单元的前一级移位寄存器单元的至少一第二扫描信号。

21.如权利要求20所述的液晶显示器，其中，该至少一第二电平拉低单元包括一第一晶体管，栅极耦接至该第二节点，第一源极/漏极耦接至该至少一第二输出端，第二源极/漏极接收该第一电压。

22.如权利要求21所述的液晶显示器，其中，所述移位寄存器单元中的第n级移位寄存器单元的至少一第二电平拉低单元更包括一第二晶体管，栅极接收第n+1级移位寄存器单元的第一扫描信号，第一源极/漏极耦接至该至少一第二输出端，第二源极/漏极接收该第一电压，n为自然数。

23.如权利要求21所述的液晶显示器，其中，第n级移位寄存器单元的至少一第二电平拉低单元更包括一第三晶体管，栅极接收第n+1级移位寄存器单元的第一控制信号，第一源极/漏极耦接至该至少一第二输出端，第二源极/漏极接收该至少一第二时序信号。

24.如权利要求21所述的液晶显示器，其中，第n级移位寄存器单元的至少一第二电平拉低单元更包括一第四晶体管，栅极接收第n+1级移位寄存器单元的第一时序信号，第一源极/漏极耦接至该至少一第二输出端，第二源极/漏极接收该第一电压。

25.如权利要求21所述的液晶显示器，其中，该第一驱动单元包括一第五晶体管，栅极接收前一级移位寄存器单元的至少一第二扫描信号，第一源极/漏极接收一第二电压，第二源极/漏极耦接至该节点。

26.如权利要求25所述的液晶显示器，其中，第n级移位寄存器单元的第一驱动单元更包括一第六晶体管，栅极接收该第二控制信号，第一源极/漏极耦接至该第一节点，第二源极/漏极接收该第三控制信号，n为自然数。

Images