JP4860233B2 - 液晶表示装置のフリッカ防止調整方法 - Google Patents

Description

本発明は、アクティブマトリックス液晶表示装置のフリッカ及び焼きつきを防止する方法、特にV_COMの調整方法に係る。

ＴＦＴスイッチング素子を含むアクティブマトリックスＬＣＤ（液晶表示装置）構成の各画素において、ＴＦＴ素子がオンの際に画素電極と共通電極との間に液晶を駆動する電圧が与えられる。画素電極には信号（データ）電圧、共通電極には一定の共通電圧V_COMが印加される。線順次駆動の走査形式では、マトリックスの各行を順次に走査し、走査されている1つの行ライン上の全てのＴＦＴ素子を一水平走査期間のＶ_Ｈだけオンにするアドレス電圧（ゲート信号電圧）がアドレス線に印加される。即ち、Ｖ_Ｈ期間の間だけ信号電圧が画素電極に印加され、１フレーム期間の残りの期間における信号電圧は、画素電極に並列な蓄積容量に蓄積された電荷により維持される。次のフレームにおいて走査されたとき、その蓄積電荷は次のデータにより更新される。

液晶は直流電圧で駆動すると寿命が短くなること等から、極性反転駆動方式が一般的に採用され、図１にフレーム反転コモンＤＣ駆動方式での液晶に印加される電圧の波形を示す。即ち、フレーム毎に正と負の極性反転の信号電圧を印加する。フレームＦ_ｉで正極性なら、フレームＦ_ｉ＋１で負極性とする。ＴＦＴ素子がオンであるＶ_Ｈ期間、信号電圧がＴＦT素子を介して画素電極に直接印加されると同時に、蓄積容量が信号電圧まで充電される。その後ＴＦＴ素子がオフになったとき、本来は信号電圧に対応する充電電圧が残りのフレーム期間そのまま維持されるべきであるが、画素電極に結合されているゲート・ソース（又はゲート・ドレイン）間の寄生容量Cgsに対し流れ、信号電圧が正極性においては充電電圧がΔVg'だけ低下し、一方信号電圧が負極性においては、ΔV波だけ低下する。このΔVgは突き抜け電圧と称される。信号電圧の極性によってこのΔVgは低下させる量が違うから、画素電極の電圧である充電電圧は正と負極性で非対称となり、いわゆる“フリッカ”が生ずる。この非対称性を補うため、共通電極の共通電圧V_COMの電圧レベルは、信号電圧の中心レベルから負極性側にΔV_COMだけシフトさせて設定し正と負極性の信号電圧に対称性を取り、フリッカを抑制している。

即ち、信号電圧が正極性、負極性共に充電電圧が突き抜け電圧ΔVgだけ低下する。又、TNの場合、黒表示と白表示で液晶容量が違うので、白表示と黒表示で突き抜け電圧の最適V_COMの値が違う。通常、中間階調表示でフリッカ調整を行うことでフリッカを抑制している。

一方、各画素のＴＦＴ素子のソース電極（又はドレイン電極）はゲート（アドレス）配線と重なって形成され、ゲート配線の寄生容量Cgsを形成する。このCgsは、ゲート線においてゲートドライバ側の近くから遠くになるにつれてゲートパルスを遅延させる原因となる（又はゲートパルスの波形がなまってくる）。これは、突き抜け電圧ΔVgの大きさに影響を与え、ゲートドライバから遠い画素になるにつれてΔVgが小さくなる。前述のように、フリッカをなくすために信号電圧の正・負電極性での対象性を得るようシフトして設定したV_COMは、ΔVgの大きさに依存する。

そうすると、寄生容量Cgsの影響でΔVgがゲート線の位置で変わってくることは、フリッカをなくすためにV_COMが設定すべき電圧レベル値はゲート線の位置で変わってくることを意味する。このように、ゲート線に遅延がある際に、フリッカをなくすためのゲート線の位置に対するV_COM値を実線で図２に示す。フリッカをなくすには、以下の式で示されるΔVgを一定にしてこのV_COM値が図２の点線のようにフラットであるべきである。

ΔVg = (Vgh Vgl) x Cgs / (Cgs + Clc + Cs)
Vgh：ゲート電圧のオンレベル
Vgl：ゲート電圧のオフレベル
Cgs：ゲート・ソース間の寄生容量
Clc：画素容量
Cs：蓄積容量

このために、ゲートドライバから遠くなる位置のＴＦＴ素子について、Cgsを大きくすることでゲート線遅延に伴うΔVgが小さくなることを補償することが提案され、そのためにＴＦＴ素子のチャネル幅Ｗ／チャネル長を大きくしていくことが採用されている（特開平１０−２０６８２３号）。

しかしながら、このようにCgsを大きくしていく（チャネル幅を大きくしていく）ことだけでは、ゲート線と信号線の線幅、ゲート絶縁膜の膜厚等の製造上のバラツキによりV_COMを十分にフラットにすることはできなかった。従って、本発明の課題は、上述のごとき製造上のバラツキに伴う不十分なV_COMのフラット化を調整により改善する方法を提供することにある。

特開平１０−２０６８２３号

第１と第２の基板間に配置された液晶、該第１の基板上でマトリックス状に配置された、表示領域を画成しているゲート線とデータ線、該第１の基板上で、該ゲート線とデータ線の交点各々に規定された画素領域内に形成された画素電極、該第１又は第２の基板上で、画素電極との間に液晶駆動電圧を印加するよう形成された共通電極、該表示領域の外側に設けられ、該ゲート線各々を順次走査するようゲート線に信号を印加するゲートドライバ、表示領域の外側に設けられ、データ線各々にデータ信号を印加するデータドライバ、及び画素領域各々に設けられたＴＦＴ素子であって、ゲート線上のゲート信号によってオンになったとき、該データ線上のデータ信号を該画素電極に印加するＴＦＴ素子とからなるアクティブマトリックス液晶表示装置のフリッカ調整方法であり、
該ゲートドライバの位置から遠くに配置されたＴＦＴ素子のゲート−ソース寄生容量が、近くに配置されたＴＦＴ素子のゲート−ソース寄生容量より大きくなるよう形成されているアクティブマトリックス液晶表示装置において、本発明のフリッカ防止調整方法は行われる。

本発明の調整方法では、液晶表示装置の表示部の中央部でのフリッカを防止するよう、共通電極電圧V_COMの電圧レベルを調整して、電圧レベルを設定し、そして液晶表示装置の表示部の周辺部でのフリッカを防止するよう、ゲートドライバからのゲート信号電圧のゲートターンオン電圧Vghの大きさを調整する。

本発明の調整方法によると、製造上においてゲート線と信号線の線幅、ゲート絶縁膜の膜厚等のバラツキによるV_COMの特性のフラット化が表示域全体にわたって十分になされない場合でも、フラット化が可能であり、液晶表示装置の表示域全体にわたってフリッカの防止（焼きつけの防止）が可能となる。

本発明の調整方法を実施する対象としてのアクティブマトリックスＬＣＤ構成における１画素領域での構造を図３に示す。ゲート線（アドレス線）１０とデータ線２０が画成する１画素領域に、ＴＦＴ素子と画素電極が形成される。ＴＦＴ素子はアモルファス半導体領域（パッチ）３０、ドレイン電極４０、ソース電極５０を含み、ゲート電極はゲート線１０から延在する突出部１０ａで構成される。ドレイン電極４０はデータ線２０に接続され、ソース電極５０はコンタクトホールを介して画素電極６０に接続されている。画素電極６０の一部は次のゲート線１０と重複して領域６０で蓄積容量Csを形成している。

図４は、ＴＦＴ素子構造部を含むＴＮ型液晶表示装置の断面を示す。基板ａ上にゲート配線１０とその突出部１０ａが形成され、絶縁層ｂ上にアモルファス半導体パッチ３０が形成され、その左右にドレイン電極４０とソース電極５０が接触層としてのn + α Si膜ｃを介して形成される。それらをカバーする保護膜dがつけられ、コンタクトホールeを介して画素電極６０がソース電極５０に接続されている。液晶fをはさみ、対向基板g上にブラックマトリクスh、カラーフィルタi、対向（共通）電極jが設けられる。

本発明の調整方法を実施する対象としてのアクティブマトリックスＬＣＤ構成の特徴として、ＴＦＴ素子のゲート−ソース間寄生容量Cgsがゲートドライバ側から遠くに離れるにつれて、大きくなるようにしている。具体例としては、個々のＴＦＴ素子のチャネル幅Ｗをゲートドライバ側から遠くなるにつれて大きくしていくようにしている。このようにしてV_COMを一応はフラット化させている。

そのＴＦＴ構造の１つの例について、ゲートドライバに近い位置にあるＴＦＴ構成を図５、遠い位置にあるＴＦＴ構成を図６に示す。図５と図６において、３０′と３０″はアモルファス半導体パッチ、４０′と４０″はドレイン電極、そして５０′と５０″はソース電極であり、ゲート電極となるゲート線突出部１０ａ′と１０ａ″上に形成されている。図５において、アモルファス半導体パッチ３０′は斜線区域として示されている。ＴＦＴ素子製造工程でマスク枚数を減らすため、パッチ３０′はドレイン電極４０′と同一境界線で形成され、ドレイン電極４０′の外郭と一致している。

図５と図６において、ソース電極５０′、５０″とその周辺の点区域がゲート・ソース寄生容量Cgsを形成する。寄生容量Cgsは図５のものに対し、図６のものが大きくなっている。このため、ソース電極の幅は図６のゲートドライバから遠い位置のＴＦＴのものが広くなっている。一方、ＴＦＴ素子のチャネル幅は図５においてＷ′、図６においてＷ″として示され、ＴＦＴ素子のチャネルギャップは図５においてＬ′、図６においてＬ″として示されている。本発明によると、寄生容量Cgsを変えてもＴＦＴ素子のチャネル幅とチャネルギャップは同じに維持される。即ち、Ｗ′＝Ｗ″、Ｌ′＝Ｌ″となるように、ソース電極とドレイン電極が設計される。

図５と図６の例では、入れ子状に凹形のドレイン電極の中にソース電極が入っている基本構造をしている。図６で寄生容量Cgsを大きくするためソース電極の幅を広くした分、チャネル長を一定（即ちＷ′＝Ｗ″）にすべくドレイン電極の両側の辺は短くなっている。即ちIVの長さを大きくしている。又、チャネルギャップを一定（即ちＬ′＝Ｌ″）にすべく、ドレイン電極のへこみ部の横幅は広くしている。又、チャネルギャップＬを一定にすべくドレイン電極の下辺の幅を広くしている。このように、寄生容量Cgsを変えて突き抜け電圧ΔVgをゲート線（アドレス線）についてゲートドライバの近端から遠端にわたって一定にし、V_COMをゲート線にわたって一定であってもフリッカが生じないようにしているが、チャネル幅ＷとギャップＬを一定にしているので、ＴＦＴ素子のターンオン電流Ion、ターンオフ電流Ioffも一定になり、寄生容量Cgsを変化させることによる設計上の弊害がない。

具体的には、先ず所望のCgsを得るようソース電極５０″の幅を決め、図６に示すＩ、II、III、IV及びVの幅を適宜選択することで、一定のチャネル長とチャネルギャップを実現している。

前述のように、このように寄生容量Cgs（チャネル幅Ｗ）の変化により、ゲートドライバからの距離に対し一定なV_COMになるが、製造上のゲート線と信号線の線幅、ゲート絶縁膜のバラツキで、製造毎に特性が異なり、フリッカを十分に抑えることはできない。本発明のV_COM調整法では、ＬＣＤ表示装置の表示中央部のフリッカが抑制されるようV_COMレベルの調整による設定を行う。その設定で周辺にフリッカが生じているときは、その後に周辺のフリッカ調整を行うためにVgh／Vgl（Vgh：ゲート電圧のオンレベル、Vgl：ゲート電圧のオフレベル）の設定を行う。

図７、８に示すように、寄生容量Cgs（チャネル幅Ｗ）の変化を有するＬＣＤ表示装置でのV_COM特性は、製造上におけるゲート線と信号線の線幅、ゲート絶縁膜の膜厚等のバラツキによりずれる。図７はゲート線や信号線の線幅が細くなった場合、またはゲート絶縁膜の膜厚が厚くなった場合に起こる。この場合はVghを大きくすると点線のように下にそっているV_COMがフラットに調整できる。図８はゲート線や信号線の線幅が太くなった場合、またはゲート絶縁膜の膜厚が薄くなった場合に起こる。この場合はVghを小さくすると一点斜線のよう下にそっているV_COMをフラットに調整できる。即ちVghによりV_COM特性のそりを調整ができることを本発明者は見出した。

発明者の認識によると、ＴＦＴ素子の寄生容量Cgs（又はチャネル幅Ｗ）がゲートドライバの距離から一定であるようなＬＣＤ表示装置では、Vghを変えてもV_COM特性の”そり”の調整は事実上できなかった。従って、フリッカ防止のためのV_COM特性調整法は、ＴＦＴ素子の寄生容量Cgs（又はチャネル幅Ｗ）が変化しているタイプのアクティブマトリックスＬＣＤ表示装置に適用されるものである。

本発明の実施例として、画素電極と共通電極が対向する異なる基板上にそれぞれ形成されているＴＮ型液晶表示装置において説明されたが、第１の基板（アレイ基板）上にゲート線、データ線、画素電極と共に共通電極が形成される液晶表示装置のＴＦＴ構造にも適用できることは明らかであり、即ち、ＴＮ、ＩＰＳ、ＦＦＳ、ＭＶＡ型の液晶表示装置に適用できるものである。

画素電極電圧とV_COM電圧を示す図である。 フリッカ防止のためのV_COMレベルを示す図である。 本発明の調整法の適用される液晶表示装置での画素領域内のＴＦＴ素子と画素電極を示す図である。 本発明の調整法の適用される液晶表示装置での液晶表示装置の断面を示す図である。 ゲート線上におけるゲートドライバに近いＴＦＴ素子の構造の例を示す図である。 ゲート線上におけるゲートドライバに遠いＴＦＴ素子の構造の例を示す図である。 近端部Ｖ_COM特性について、本発明の調整法によるV_COM特性のフラット化を示す図である。 遠端部Ｖ_COM特性について、本発明の調整法によるＶ_COM特性のフラット化を示す図である。

符号の説明

１０・・・ゲート線
１０ａ・・ゲート線突出部
２０・・・データ線
３０・・・アモルファス半導体パッチ
４０・・・ドレイン電極
５０・・・ソース電極
６０・・・画素電極
６０ａ・・蓄積容量部

Claims (2)

1. 第１と第２の基板間に配置された液晶、該第１の基板上でマトリックス状に配置された、表示領域を画成しているゲート線とデータ線、該第１の基板上で、該ゲート線とデータ線の交点各々に規定された画素領域内に形成された画素電極、該第１又は第２の基板上で、画素電極との間に液晶駆動電圧を印加するよう形成された共通電極、該表示領域の外側に設けられ、該ゲート線各々を順次走査するよう該ゲート線に信号を印加するゲートドライバ、該表示領域の外側に設けられ、該データ線各々にデータ信号を印加するデータドライバ、及び画素領域各々に設けられたＴＦＴ素子であって、該ゲート線上のゲート信号によってオンになったとき、該データ線上のデータ信号を該画素電極に印加するＴＦＴ素子とからなるアクティブマトリックス液晶表示装置であって、
   
   該ゲートドライバの位置から遠くに配置されたＴＦＴ素子のゲート−ソース寄生容量が、近くに配置されたＴＦＴ素子のゲート−ソース寄生容量より大きくなるよう形成されているアクティブマトリックス液晶表示装置のフリッカ調整方法において、
   
   該液晶表示装置の表示部の中央部でのフリッカを防止するよう、該共通電極の電圧V_COMの電圧レベルを調整して、該電圧レベルを設定し、そして
   
   該液晶表示装置の表示部の周辺部でのフリッカを防止するよう、ゲートドライバからのゲート信号電圧のゲートターンオン電圧Vghの大きさを調整することからなるフリッカ調整方法。
   
2. 請求項１に記載の調整方法において、前記ＴＦＴ素子のチャネル幅Ｗは、ＴＦＴ素子がゲートドライバから離れるに従って大きくなるよう構成されているものであるフリッカ調整方法。

Images