CN101790790A - Si衬底上的高空穴迁移率p沟道Ge晶体管结构 - Google Patents

Si衬底上的高空穴迁移率p沟道Ge晶体管结构 Download PDF

Info

Publication number
CN101790790A
CN101790790A CN200880104492A CN200880104492A CN101790790A CN 101790790 A CN101790790 A CN 101790790A CN 200880104492 A CN200880104492 A CN 200880104492A CN 200880104492 A CN200880104492 A CN 200880104492A CN 101790790 A CN101790790 A CN 101790790A
Authority
CN
China
Prior art keywords
gaas
resilient coating
layer
barrier
growth
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880104492A
Other languages
English (en)
Other versions
CN101790790B (zh
Inventor
M·K·胡代特
S·达塔
J·T·卡瓦列罗斯
P·G·托尔钦斯基
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN101790790A publication Critical patent/CN101790790A/zh
Application granted granted Critical
Publication of CN101790790B publication Critical patent/CN101790790B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02463—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/26—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys
    • H01L29/267—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, elements provided for in two or more of the groups H01L29/16, H01L29/18, H01L29/20, H01L29/22, H01L29/24, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开提供了一种用于实现在硅(“Si”)衬底上的高空穴迁移率p沟道锗(“Ge”)晶体管结构的装置和方法。一种示例性装置可以包括：包括GaAs成核层、第一GaAs缓冲层和第二GaAs缓冲层的缓冲层。所述示例性装置还可以包括在所述第二GaAs缓冲层上且带隙大于1.1eV的底部阻挡层、在所述底部阻挡层上且相对于所述底部阻挡层具有大于0.3eV的价带偏移的Ge有源沟道层、以及在所述Ge有源沟道层上的AlAs顶部阻挡层，其中，所述AlAs顶部阻挡层的带隙大于1.1eV。当然，在不偏离本实施例的情况下，可以有许多替代、变化和变型。

Description

Si衬底上的高空穴迁移率p沟道Ge晶体管结构
技术领域
本公开内容描述了一种Si衬底上的高空穴迁移率p沟道Ge晶体管结构。
背景技术
大多数现代电子器件(例如，计算机和蜂窝电话)可能包括半导体器件。半导体器件可以被制造为分立器件(例如晶体管)和/或被制造为可以包括单个半导体衬底上的许多互连器件的集成电路。半导体器件的性能可以由例如掺杂物的杂质的受控添加来进行控制。在设计半导体器件和可能包括半导体器件的电子器件时，设计考虑可以包括器件速度和功耗。
例如，硅(“Si”)可以用作衬底，锗(“Ge”)可以用于有源沟道层。Si和Ge的不相等晶格常数可能要求在Si衬底和Ge有源沟道层之间包括一个或多个过渡层或缓冲层。没有这些缓冲层，晶格失配可能导致可能使得器件不能工作或可能使得器件过早发生故障的缺陷。为了解决晶格失配，可以将Si和Ge的化合物，例如Si1-xGex(x＝0.4-0.7)用于这些缓冲层。尽管这些缓冲层可以解决晶格失配，但是他们不能提供完全的解决方案。由于Si1-xGex的带隙相对较低，所以Ge有源沟道层可能会遭受到有源沟道和Si1-xGex缓冲层之间的平行传导(parallel conduction)的影响。由于有源沟道和Si1-xGex缓冲层之间的平行传导，可能需要相对较大的栅极电压来关闭器件。Si1-xGex-Ge界面还可能提供可以导致载流子限制不足以及载流子迁移率的相关减小的相对较低的价带偏移。结果，由Si衬底、Ge有源沟道层和Si1-xGex缓冲层构建的半导体器件可能比没有这些限制的半导体器件更慢且可能消耗更大功率。
附图说明
从下面对与所要求保护主题一致的实施例的具体描述中，所要求保护的主题的特征和优点将更加显而易见，其中应参照附图来考虑上述描述，其中：
图1A和1B示出了与本公开内容一致的两个示例性实施例；
图2示出了多种半导体关于晶格参数的能带图；
图3示出了Si衬底上的单畴GaAs的示例性示意图；
图4示出了在Si上生长的0.8μm的GaAs层的示例性TEM图像；以及
图5A和5B示出了两种示例性材料界面的能带偏移。
尽管下面的具体描述将参照示意性的实施例来进行，但是其许多替换、变型和变化对于本领域技术人员来说是显而易见的。
具体实施方式
总体上，本公开内容描述了一种用于在硅(“Si”)衬底上实现高空穴迁移率p沟道锗(“Ge”)晶体管结构的方法和装置。空穴迁移率可以影响器件的开关速度。较高的空穴迁移率可以对应于较高的开关速度并且由此可以提供较快的器件性能。相对于Si以及III-V族化合物半导体，Ge可以具有更高的空穴迁移率。与Ge相比，Si可以是半导体制造中相对更常用的衬底。Si可以相对更便宜并且可以获得相对较大直径(例如，300mm或更大)的锭块和晶圆。可以容易地实现现有技术的65nm Si CMOS制造能力。另外，高空穴迁移率p沟道Ge量子阱可以与n沟道量子阱集成在Si衬底上。例如，砷化铟镓(InGaAs)、锑化铟(InSb)或砷化铟(InAs)可以用于n沟道量子阱。集成的p沟道和n沟道器件对于超高速低功率CMOS逻辑应用是有用的。
与本公开内容一致，所述装置可以包括能够桥接材料失配的一个或多个缓冲层和/或阻挡层，其中所述材料失配可能存在于Ge有源器件沟道层和Si衬底之间。例如，所述一个或多个缓冲层和/或阻挡层可以桥接可能存在于Si衬底和Ge有源器件沟道层之间的晶格常数差异。所述一个或多个缓冲层和/或阻挡层还可以在Ge有源器件沟道层之内提供空穴限制。所述缓冲层和/或阻挡层材料还可以减少或消除Ge有源器件沟道层与缓冲层和/或阻挡层之间的平行传导。
图1A和1B示出了本公开内容的两个示例性实施例。图1A描述了根据本公开内容的一个示例性实施例的半导体器件100的层结构的表示。可以设置Si衬底110。Si衬底110可以是p型或n型。Si衬底110的电阻率可以在大约1Ω-cm到大约50kΩ-cm的范围内，包括其间所有的值和增量。如这里所使用的，“大约”可以被理解为意指在±10％之内，例如，Si衬底110的电阻率可以在1±0.1Ω-cm到50±5kΩ-cm的范围内。Si衬底110还可以包括朝着[110]方向的在大约2°到大约8°范围内的(100)斜切，包括其间所有的值和增量。换句话说，Si衬底110可以从锭块的顶表面(100)但是相对于锭块的表面成一角度进行切割。
然后，可以在Si衬底110上生长GaAs(砷化镓)成核层120。GaAs成核层120可以相对薄，其厚度在大约30
Figure GPA00001037985200031
(埃)到大约500
Figure GPA00001037985200032
的范围内，包括其间所有的值和增量。GaAs成核层120可以在相对低的温度(即，在大约400℃到大约500℃范围内的温度，包括其间所有的值和增量)生长在Si衬底110上。可以经由金属有机化学气相沉积(MOCVD)或分子束外延(MBE)，或其它这种工艺来形成GaAs成核层120。GaAs成核层120可以利用GaAs材料的原子双层填充最低的Si衬底110台阶。GaAs成核层120可以生成无反相畴的“虚极”衬底。
然后，可以在GaAs成核层120上生长第一GaAs缓冲层130。第一GaAs缓冲层130的厚度在大约0.2μm到大约1.0μm的范围内，包括其间所有的值和增量。第一GaAs缓冲层可以在大约400℃到大约600℃范围内的温度(包括其间所有的值和增量)生长。第一GaAs缓冲层130的生长可以包括热循环退火。所述热循环退火可以减少可能存在于第一GaAs缓冲层130和/或在GaAs成核层120与Si衬底110交界处或其交界处附近的晶体结构中的位错。位错可能是由GaAs和Si之间的晶格失配造成的。
然后，可以在第一GaAs缓冲层130上生长第二GaAs缓冲层140。第二GaAs缓冲层140的厚度可以在大约0.2μm到大约5.0μm的范围内，包括其间所有的值和增量。第二GaAs缓冲层140可以在相对高的温度下生长，即，在大约500℃到大约650℃范围内(包括其间所有的值和增量)的温度下生长。在相对高的温度下生长第二GaAs缓冲层140可以提供具有相对较高结构质量的层140。
然后，可以设置掺杂层145。掺杂层145可以向Ge有源沟道层，例如层160提供空穴(带电载流子)。掺杂层145可以生长在第二GaAs缓冲层上并且可以是相对薄(即，厚度小于50
Figure GPA00001037985200041
)的掺杂GaAs层或δ掺杂As(砷)层。掺杂物可以是例如铍或碳，并且可以提供空穴，即，受主。在形成有源器件沟道，例如量子阱之前，可以将掺杂层的生长考虑为反相掺杂结构。在另一示例性实施例中，掺杂层的生长可能不会发生，直至例如在顶部阻挡层上的有源器件沟道的生长之后。可以将在有源器件沟道的生长之后的掺杂层的生长考虑为正常掺杂结构。所述掺杂可以是δ掺杂、调制掺杂、平面掺杂或其它类型的掺杂。δ掺杂可以被理解为产生的掺杂物原子可以被空间限制在一个原子层之内，即，类似δ函数的掺杂分布。调制掺杂可以被理解为在整个掺杂层上产生非均匀的、类似周期的掺杂物原子分布。平面掺杂可以被理解为在整个掺杂层上产生基本均匀的掺杂物原子分布。
从反相掺杂结构继续，然后，可以生长GaAs底部阻挡层150。GaAs底部阻挡层150的厚度可以在大约30到大约100
Figure GPA00001037985200043
的范围内，包括其间所有的值和增量。然后，可以在GaAs底部阻挡层150上生长Ge有源沟道层160。在大约350℃到大约500℃的范围内(包括其间所有的值和增量)的温度下，Ge有源沟道层160的厚度可以生长至大约100
Figure GPA00001037985200044
到大约500
Figure GPA00001037985200045
的范围内，包括其间所有的值和增量。GaAs底部阻挡层150的厚度可以影响Ge有源沟道层160中的带电载流子密度。相对较薄的GaAs底部阻挡层150可以在Ge有源沟道层中提供较大的载流子密度，但是因为载流子和掺杂物之间的散射，所以可能减小载流子迁移率。相对较厚的GaAs底部阻挡层150可以减小载流子密度，但是因为相对较厚的GaAs底部阻挡层150可以减小散射，所以可以不减小载流子迁移率。
然后，在大约400℃到大约600℃的范围内(包括其间所有的值和增量)的温度下，可以在Ge有源沟道层160上生长AlAs顶部阻挡层170。AlAs顶部阻挡层170的厚度可以生长在大约100
Figure GPA00001037985200046
至大约200
Figure GPA00001037985200047
的范围内，包括其间所有的值和增量。Ge有源沟道层160可以是量子阱。量子阱可以被理解为可以在一个方向上限制粒子并且因此使得它们占据平面区域的势阱。最后，在AlAs顶部阻挡层170上，可以生长厚度在大约100
Figure GPA00001037985200048
到大约500的范围内(包括其间所有的值和增量的GaAs接触层180)。
图1B描述了根据本公开内容的另一示例性实施例的半导体器件100’的层结构的另一表示。层110、120、130、140、160以及180和掺杂层145可以是具有图1A中描述的类似设计相同的层。在本实施例中，可以在生长Ge有源沟道层160之前，生长AlAs底部阻挡层150’。与图1A中描述的实施例类似，在生长了Ge有源沟道层之后，可以生长AlAs顶部阻挡层170。然后，可以在AlAs顶部阻挡层170上生长GaAs接触层180。
有源器件层和相邻层之间的失配的晶格常数可以导致能够恶化半导体器件的运行的缺陷(例如，位错、层错、孪晶(即，原子的周期性排列的破坏))。图2描述了多种半导体材料的关于晶格常数的能带图。Si(图2，240)衬底110可以具有大约5.431
Figure GPA00001037985200051
(埃)的晶格常数。GaAs(图2，220)层120、130、140、150、180可以具有大约5.653
Figure GPA00001037985200052
的晶格常数。AlAs(图2，230)层150’、170可以具有大约5.660
Figure GPA00001037985200053
的晶格常数。Ge(图2，210)有源沟道层160可以具有大约5.658
Figure GPA00001037985200054
的晶格常数。AlAs层150’、170和Ge有源沟道层160可以被认为具有大约0.04％的差异的相对紧密匹配的晶格常数。GaAs层120、130、140、150、180和Ge有源沟道层160可以被认为具有大约0.09％的差异的相对匹配的晶格常数。Si衬底110和Ge有源沟道层160可以被认为具有大约4％的差异的失配的晶格常数。GaAs层120、130和140以及GaAs和AlAs底部阻挡层150、150’可以桥接Si衬底110和Ge有源沟道层160之间的晶格失配。GaAs和AlAs底部阻挡层150、150’的晶格可以与Ge有源沟道层160的晶格充分匹配，使得可能由于晶格失配而存在于Ge有源沟道层160中的相关的缺陷被最小化和/或可以不被传播，该缺陷例如是位错。
图3描述了Si衬底330上的GaAs 320的示例性示意表示。GaAs可以是极性材料意味着GaAs可以形成共价键和离子键。Si可以是非极性材料，即，Si可以仅形成共价键。非极性衬底和极性材料之间的成核层的生长可以改善极性材料和衬底之间的键合，并且可以减小反相畴。反相畴可以是例如能够增加器件泄露的Ga-Ca或As-As键。图3示出了可能已经在Si衬底330上生长的单畴GaAs层320。换句话说，GaAs层320可以不具有反相畴缺陷。
图4描述了在Si 430上生长的0.8μm厚的GaAs层420的示例性TEM图像。GaAs和Si的晶格可以相对不匹配，并且可以具有大约4％的晶格失配。如同可以从图4中可以看出，缺陷440可以存在于Si层430和GaAs层420之间的界面410处。如同还可以看出，例如，在图4中，缺陷密度可以随着层厚度的增加而减小，例如，如同区域440与区域450相比。通过对例如热循环退火、生长速率、As(砷)与Ga(镓)的流量比等生长条件的选择，可以减小总的缺陷密度。
Ge有源沟道层160和GaAs和AlAs底部阻挡层150、150’之间的价带偏移的幅值可以影响Ge有源沟道层160之内的空穴限制。较大的价带偏移可以比较低的价带偏移提供更好的空穴限制。然后，更好的空穴限制可以增加2DHG(二维空穴气)迁移率。可以将二维空穴气限定为可以在两个方向上自由移动但是在第三方向上可以相对牢固地被限定的空穴气。例如，2DHG可以存在于量子阱中，例如，图1A和1B的165。如上所述，增加的空穴迁移率可以提供较快的开关。
图5A和5B描述了例如两种示例性材料界面的价带偏移500、500’。图5A示出了GaAs底部层510和AlAs顶部层530之间的Ge有源沟道层520。如图5A所示，可以首先生长GaAs底部层510，然后是Ge有源沟道层520，然后是AlAs顶部层530。在这种配置中，对于Ge量子阱来说，GaAs-Ge界面540可以具有大约0.42eV的价带偏移，并且对于隔离的界面来说，GaAs-Ge界面540可以具有大约0.54eV的价带偏移。对于Ge量子阱来说，Ge-AlAs界面550可以具有大约0.65eV的价带偏移，并且对于隔离的界面来说，Ge-AlAs界面550可以具有大约0.69eV的价带偏移。作为比较，Si1-xGex与Ge有源沟道层可以具有在0.2到0.3eV范围内的价带偏移。较高的价带偏移可以提供更好的空穴限制。与Si1-xGex-Ge界面相比，AlAs-Ge(例如，图1A，AlAs顶部阻挡层170和Ge有源沟道层160)界面可以提供更好的空穴限制。
图5B示出了AlAs底部层510’和AlAs顶部层530之间的Ge有源沟道层520。如图5B中所示，可以首先生长AlAs底部层510’，然后生长Ge有源沟道层520，然后生长AlAs顶部层530。在这种配置中，对于Ge量子阱来说，AlAs-Ge界面550可以具有大约0.65eV的价带偏移，并且对于隔离的界面来说，AlAs-Ge界面550可以具有大约0.69eV的价带偏移。对于Ge量子阱来说，Ge-AlAs界面540’可以具有大约0.91eV的价带偏移，并且对于隔离的界面来说，Ge-AlAs界面540’可以具有大约0.94eV的价带偏移。如上所述，Si1-xGex阻挡层与Ge有源沟道层可以具有在大约0.2到大约0.3eV范围内的价带偏移。较高的价带偏移可以提供更好的空穴限制。与Si1-xGex-Ge界面相比，AlAs-Ge(例如，图1B，AlAs顶部阻挡层170和Ge有源沟道层160)界面可以提供更好的空穴限制。
应意识到，例如，对于根据图5A或图5B配置的Ge量子阱来说，可以将载流子(空穴)限制在量子阱里面。换句话说，可以将这种Ge量子阱描述为I型量子阱。可以将I型量子阱限定为如下量子阱：其具有的能带偏移使得一个或多个阻挡层的导带边的能量比一个或多个量子阱层的导带边的能量高，并且一个或多个阻挡层的价带边的能量比一个或多个量子阱层的价带边的能量低，使得可以将最低导带子带和最高价带子带的波函数局域化于相同的一个或多个量子阱层中。相反地，Si1-xGex底部层与Ge有源沟道层可以提供II型量子阱，其中可以将最低导带子带和最高价带子带的波函数主要局域化于一个或多个不同的量子阱层中。
GaAs和AlAs底部阻挡层150、150’和AlAs顶部阻挡层170的带隙的幅值可以影响Ge有源沟道层160和缓冲层和/或GaAs接触层之间的平行传导。平行传导可以导致基于Ge量子阱的晶体管中的Ion/Ioff比率非常小。此外，基于Ge量子阱的晶体管可能要求较高的驱动电压以既关断长沟道器件，也关断短沟道器件。平行传导还可以不利地影响(例如，降低)有源器件沟道中的有效空穴迁移率。
参考图2，GaAs 220可以具有大约1.424eV的带隙，AlAs 230可以具有大约2.18eV的带隙。Ge 210可以具有大约0.67eV的带隙，Si 240可以具有大约1.1eV的带隙。然后，根据参数x的值，Si和Ge的化合物(Si1-xGex)可以具有大约在0.67eV和大约1.1eV之间的带隙。应意识到，GaAs和AlAs两者的带隙都可以大于Si、Ge和Si1-xGex的带隙。较高的带隙可以对应于具有绝缘属性的材料，而较小的带隙可以对应于其行为更像导体的材料。因此，与Si1-xGex层相比，GaAs和AlAs的层，例如，150、150’和170可以提供更好的与Ge有源沟道层160的隔离。
在这里已经描述了各种特征、方面和实施例。如同本领域技术人员将理解的，所述特征、方面和实施例可以彼此组合以及进行修改和变型。因此，应将本公开视为涵盖这些组合、修改和变型。

Claims (20)

1.一种半导体器件，包括
Si衬底；
在所述Si衬底上的缓冲层，所述缓冲层包括GaAs成核层、第一GaAs缓冲层和第二GaAs缓冲层；
在所述缓冲层上的底部阻挡层，所述底部阻挡层的带隙大于大约1.1eV；
在所述底部阻挡层上的Ge有源沟道层，其中，所述底部阻挡层和所述Ge有源沟道层之间的价带偏移大于大约0.3eV；以及
在所述Ge有源沟道层上的AlAs顶部阻挡层，其中，所述AlAs顶部阻挡层的带隙大于大约1.1eV。
2.根据权利要求1所述的半导体器件，其中：
所述底部阻挡层为GaAs。
3.根据权利要求1所述的半导体器件，其中：
所述底部阻挡层为AlAs。
4.根据权利要求1所述的半导体器件，其中：
所述Si衬底具有朝着[110]方向的在大约2度至大约8度范围内的(100)斜切。
5.根据权利要求1所述的半导体器件，其中：
所述GaAs成核层的厚度在大约
Figure FPA00001037985100011
(埃)到大约
Figure FPA00001037985100012
的范围内，所述第一GaAs缓冲层的厚度在大约0.2μm到大约1.0μm的范围内，并且所述第二GaAs缓冲层的厚度在大约0.2μm到大约5.0μm的范围内。
6.根据权利要求1所述的半导体器件，还包括：
在所述第二GaAs缓冲层上的第一掺杂层，其中，所述底部阻挡层在所述第一掺杂层上，其中，掺杂物为铍或碳。
7.根据权利要求1所述的半导体器件，还包括：
在所述AlAs顶部阻挡层上的第二掺杂层，其中，掺杂物为铍或碳。
8.一种方法，包括：
提供具有朝着[110]方向的(100)斜切的Si衬底；
在所述Si衬底上生长GaAs成核层；
在所述GaAs成核层上生长第一GaAs缓冲层，所述生长包括热循环退火；
在所述第一GaAs缓冲层上生长第二GaAs缓冲层；
在所述第二GaAs缓冲层上生长底部阻挡层，其中，所述底部阻挡层的带隙大于大约1.1eV；
在所述底部阻挡层上生长Ge有源沟道层，其中，所述底部阻挡层和所述Ge有源沟道层之间的价带偏移大于大约0.3eV；
在所述Ge有源沟道层上生长AlAs顶部阻挡层，其中，所述AlAs顶部阻挡层的带隙大于大约1.1eV；以及
在所述AlAs顶部阻挡层上生长GaAs接触层。
9.根据权利要求8所述的方法，其中：
所述底部阻挡层为GaAs或AlAs。
10.根据权利要求8所述的方法，还包括：
在所述第二GaAs缓冲层上生长第一掺杂层，其中，在所述第一掺杂层上生长所述底部阻挡层，其中，掺杂物为铍或碳。
11.根据权利要求8所述的方法，还包括：
在所述AlAs顶部阻挡层上生长第二掺杂层，其中，掺杂物为铍或碳。
12.根据权利要求8所述的方法，其中：
所述GaAs成核层的生长厚度在大约到大约
Figure FPA00001037985100032
的范围内，所述第一GaAs缓冲层的生长厚度在大约0.2μm到大约1.0μm的范围内，并且所述第二GaAs缓冲层的生长厚度在大约0.2μm到大约5.0μm的范围内。
13.根据权利要求8所述的方法，其中：
在大约300℃至大约500℃的范围内的温度下生长所述GaAs成核层，在大约400℃至大约600℃的范围内的温度下生长所述第一GaAs缓冲层，并且在大约500℃至大约650℃的范围内的温度下生长所述第二GaAs缓冲层。
14.一种半导体器件，包括：
具有朝着[100]方向的(100)斜切的Si衬底；
在所述Si衬底上的缓冲层，所述缓冲层包括GaAs成核层、第一GaAs缓冲层和第二GaAs缓冲层；
在所述缓冲层上的底部阻挡层，其中，所述底部阻挡层的带隙大于大约1.1eV；
在所述底部阻挡层上的Ge有源沟道层，其中，所述底部阻挡层和所述Ge有源沟道层之间的价带偏移大于大约0.3eV；以及
在所述Ge有源沟道层上的AlAs顶部阻挡层，其中，所述AlAs顶部阻挡层的带隙大于大约1.1eV，以及
在所述AlAs顶部阻挡层上的GaAs接触层。
15.根据权利要求14所述的半导体器件，其中：
所述斜切在大约2度到大约8度的范围内。
16.根据权利要求14所述的半导体器件，其中：
所述底部阻挡层为GaAs。
17.根据权利要求14所述的半导体器件，其中：
所述底部阻挡层为AlAs。
18.根据权利要求14所述的半导体器件，其中：
所述GaAs成核层的厚度在大约
Figure FPA00001037985100041
到大约
Figure FPA00001037985100042
的范围内，所述第一GaAs缓冲层的厚度在大约0.2μm到大约1.0μm的范围内，并且所述第二GaAs缓冲层的厚度在大约0.2μm到大约5.0μm的范围内。
19.根据权利要求14所述的半导体器件，还包括：
在所述第二GaAs缓冲层上的第一掺杂层，其中，所述底部阻挡层在所述第一掺杂层上，其中，掺杂物为铍或碳。
20.根据权利要求14所述的半导体器件，还包括：
在所述AlAs顶部阻挡层上的第二掺杂层，其中，掺杂物为铍或碳。
CN2008801044921A 2007-08-30 2008-08-25 Si衬底上的高空穴迁移率p沟道Ge晶体管结构 Expired - Fee Related CN101790790B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/847,780 US7791063B2 (en) 2007-08-30 2007-08-30 High hole mobility p-channel Ge transistor structure on Si substrate
US11/847,780 2007-08-30
PCT/US2008/074173 WO2009032581A2 (en) 2007-08-30 2008-08-25 High hole mobility p-channel ge transistor structure on si substrate

Publications (2)

Publication Number Publication Date
CN101790790A true CN101790790A (zh) 2010-07-28
CN101790790B CN101790790B (zh) 2013-09-11

Family

ID=40405963

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801044921A Expired - Fee Related CN101790790B (zh) 2007-08-30 2008-08-25 Si衬底上的高空穴迁移率p沟道Ge晶体管结构

Country Status (4)

Country Link
US (2) US7791063B2 (zh)
CN (1) CN101790790B (zh)
DE (1) DE112008002337B4 (zh)
WO (1) WO2009032581A2 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798204A (zh) * 2012-12-17 2015-07-22 英特尔公司 具有富锗有源层与掺杂的过渡层的半导体器件
US10256332B1 (en) 2017-10-27 2019-04-09 Vanguard International Semiconductor Corporation High hole mobility transistor
TWI658588B (zh) * 2017-09-08 2019-05-01 世界先進積體電路股份有限公司 高電洞移動率電晶體

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8362460B2 (en) * 2006-08-11 2013-01-29 Cyrium Technologies Incorporated Method of fabricating semiconductor devices on a group IV substrate with controlled interface properties and diffusion tails
US7791063B2 (en) * 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
US20100327317A1 (en) * 2009-06-26 2010-12-30 Ravi Pillarisetty Germanium on insulator using compound semiconductor barrier layers
EP2270840B1 (en) * 2009-06-29 2020-06-03 IMEC vzw Method for manufacturing an III-V material substrate and the substrate thereof
US8203137B2 (en) * 2009-07-13 2012-06-19 Hewlett-Packard Development Company, L.P. Photonic structure
US8283653B2 (en) * 2009-12-23 2012-10-09 Intel Corporation Non-planar germanium quantum well devices
US8368052B2 (en) * 2009-12-23 2013-02-05 Intel Corporation Techniques for forming contacts to quantum well transistors
KR20120047583A (ko) * 2010-11-04 2012-05-14 삼성전자주식회사 태양 전지 및 이의 제조 방법
TWI451494B (zh) * 2012-06-06 2014-09-01 Nat Applied Res Laboratories 浮橋結構及其製造方法
US8716751B2 (en) 2012-09-28 2014-05-06 Intel Corporation Methods of containing defects for non-silicon device engineering
US8975674B2 (en) 2012-11-09 2015-03-10 National Applied Research Laboratories Bridge structure
SG11201606451QA (en) 2014-03-28 2016-09-29 Intel Corp Selective epitaxially grown iii-v materials based devices
US9331073B2 (en) 2014-09-26 2016-05-03 International Business Machines Corporation Epitaxially grown quantum well finFETs for enhanced pFET performance
KR101888585B1 (ko) * 2015-12-29 2018-08-16 (재)한국나노기술원 Iii-v족 화합물 활용층 형성용 기판 및 iii-v족 화합물 활용층 제조방법
KR102557608B1 (ko) * 2017-11-22 2023-07-19 아이큐이, 피엘씨 스트레인-밸런싱된 반도체 구조물
WO2019168541A1 (en) * 2018-03-02 2019-09-06 Intel Corporation Non-silicon n-type and p-type stacked transistors for integrated circuit devices

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US685888A (en) * 1897-10-21 1901-11-05 Goodyear Shoe Machinery Company Tension and take-up device for sewing-machines.
US5019882A (en) * 1989-05-15 1991-05-28 International Business Machines Corporation Germanium channel silicon MOSFET
JPH03278542A (ja) * 1990-03-28 1991-12-10 Hitachi Ltd 半導体装置
US5319657A (en) * 1991-10-08 1994-06-07 Matsushita Electric Industrial Co., Ltd. Semiconductor laser of modulation doping quantum well structure with stopper against dopant dispersion and manufacturing method thereof
US5268324A (en) * 1992-05-27 1993-12-07 International Business Machines Corporation Modified silicon CMOS process having selectively deposited Si/SiGe FETS
US5357119A (en) * 1993-02-19 1994-10-18 Board Of Regents Of The University Of California Field effect devices having short period superlattice structures using Si and Ge
US5792679A (en) * 1993-08-30 1998-08-11 Sharp Microelectronics Technology, Inc. Method for forming silicon-germanium/Si/silicon dioxide heterostructure using germanium implant
US5443685A (en) * 1993-11-01 1995-08-22 At&T Corp. Composition and method for off-axis growth sites on nonpolar substrates
JP3442889B2 (ja) * 1994-12-27 2003-09-02 株式会社東芝 半導体発光装置
JP2685030B2 (ja) * 1995-05-26 1997-12-03 日本電気株式会社 半導体装置及びその製造方法
DE19542241C2 (de) * 1995-11-13 2003-01-09 Siemens Ag Optoelektronisches Bauelement in II-VI-Halbleitermaterial
US5719895A (en) * 1996-09-25 1998-02-17 Picolight Incorporated Extended wavelength strained layer lasers having short period superlattices
US5799026A (en) * 1996-11-01 1998-08-25 The United States Of America As Represented By The Secretary Of The Navy Interband quantum well cascade laser, with a blocking quantum well for improved quantum efficiency
US5798555A (en) * 1996-11-27 1998-08-25 The Regents Of The University Of California Enhancement-depletion logic based on Ge mosfets
JP3535527B2 (ja) * 1997-06-24 2004-06-07 マサチューセッツ インスティテュート オブ テクノロジー 傾斜ＧｅＳｉ層と平坦化を用いたゲルマニウム・オン・シリコンの貫通転位の制御
US7145167B1 (en) * 2000-03-11 2006-12-05 International Business Machines Corporation High speed Ge channel heterostructures for field effect devices
US6350993B1 (en) * 1999-03-12 2002-02-26 International Business Machines Corporation High speed composite p-channel Si/SiGe heterostructure for field effect devices
US6455398B1 (en) * 1999-07-16 2002-09-24 Massachusetts Institute Of Technology Silicon on III-V semiconductor bonding for monolithic optoelectronic integration
US6563143B2 (en) * 1999-07-29 2003-05-13 Stmicroelectronics, Inc. CMOS circuit of GaAs/Ge on Si substrate
US6992319B2 (en) * 2000-07-18 2006-01-31 Epitaxial Technologies Ultra-linear multi-channel field effect transistor
EP1309989B1 (en) * 2000-08-16 2007-01-10 Massachusetts Institute Of Technology Process for producing semiconductor article using graded expitaxial growth
US6548335B1 (en) * 2000-08-30 2003-04-15 Advanced Micro Devices, Inc. Selective epitaxy to reduce gate/gate dielectric interface roughness
US6849882B2 (en) * 2001-05-11 2005-02-01 Cree Inc. Group-III nitride based high electron mobility transistor (HEMT) with barrier/spacer layer
US6753273B2 (en) * 2001-07-31 2004-06-22 The Board Of Trustees Of The University Of Illinois Semiconductor devices and methods
US6498063B1 (en) * 2001-10-12 2002-12-24 Micron Technology, Inc. Even nucleation between silicon and oxide surfaces for thin silicon nitride film growth
AU2002352866A1 (en) * 2001-11-26 2003-06-10 Wisconsin Alumni Research Foundation Stress control of semiconductor microstructures for thin film growth
US6703271B2 (en) * 2001-11-30 2004-03-09 Taiwan Semiconductor Manufacturing Company Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer
US7071407B2 (en) * 2002-10-31 2006-07-04 Emcore Corporation Method and apparatus of multiplejunction solar cell structure with high band gap heterojunction middle cell
US6909147B2 (en) 2003-05-05 2005-06-21 International Business Machines Corporation Multi-height FinFETS
US6855963B1 (en) * 2003-08-29 2005-02-15 International Business Machines Corporation Ultra high-speed Si/SiGe modulation-doped field effect transistors on ultra thin SOI/SGOI substrate
US7235497B2 (en) * 2003-10-17 2007-06-26 Micron Technology, Inc. Selective oxidation methods and transistor fabrication methods
WO2005079308A2 (en) * 2004-02-17 2005-09-01 New Jersey Institute Of Technology One dimensional nanostructures for vertical heterointegration on a silicon platform and method for making same
US7256077B2 (en) * 2004-05-21 2007-08-14 Freescale Semiconductor, Inc. Method for removing a semiconductor layer
DE102004062290A1 (de) * 2004-12-23 2006-07-06 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterchips
US20060148182A1 (en) * 2005-01-03 2006-07-06 Suman Datta Quantum well transistor using high dielectric constant dielectric layer
US7196380B2 (en) 2005-01-13 2007-03-27 International Business Machines Corporation High mobility plane FinFET with equal drive strength
US7282425B2 (en) * 2005-01-31 2007-10-16 International Business Machines Corporation Structure and method of integrating compound and elemental semiconductors for high-performance CMOS
EP1763069B1 (en) * 2005-09-07 2016-04-13 Soitec Method for forming a semiconductor heterostructure
US8183556B2 (en) * 2005-12-15 2012-05-22 Intel Corporation Extreme high mobility CMOS logic
US8637759B2 (en) * 2005-12-16 2014-01-28 The Boeing Company Notch filter for triple junction solar cells
US20070238281A1 (en) * 2006-03-28 2007-10-11 Hudait Mantu K Depositing polar materials on non-polar semiconductor substrates
US7566898B2 (en) * 2007-03-01 2009-07-28 Intel Corporation Buffer architecture formed on a semiconductor wafer
US8124959B2 (en) * 2007-06-28 2012-02-28 Intel Corporation High hole mobility semiconductor device
US7791063B2 (en) 2007-08-30 2010-09-07 Intel Corporation High hole mobility p-channel Ge transistor structure on Si substrate
US7759142B1 (en) * 2008-12-31 2010-07-20 Intel Corporation Quantum well MOSFET channels having uni-axial strain caused by metal source/drains, and conformal regrowth source/drains
US20100327317A1 (en) * 2009-06-26 2010-12-30 Ravi Pillarisetty Germanium on insulator using compound semiconductor barrier layers
US7892902B1 (en) * 2009-12-22 2011-02-22 Intel Corporation Group III-V devices with multiple spacer layers

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104798204A (zh) * 2012-12-17 2015-07-22 英特尔公司 具有富锗有源层与掺杂的过渡层的半导体器件
CN104798204B (zh) * 2012-12-17 2017-10-17 英特尔公司 具有富锗有源层与掺杂的过渡层的半导体器件
US10008565B2 (en) 2012-12-17 2018-06-26 Intel Corporation Semiconductor devices with germanium-rich active layers and doped transition layers
TWI658588B (zh) * 2017-09-08 2019-05-01 世界先進積體電路股份有限公司 高電洞移動率電晶體
US10256332B1 (en) 2017-10-27 2019-04-09 Vanguard International Semiconductor Corporation High hole mobility transistor

Also Published As

Publication number Publication date
US8217383B2 (en) 2012-07-10
WO2009032581A2 (en) 2009-03-12
WO2009032581A3 (en) 2009-04-30
US7791063B2 (en) 2010-09-07
CN101790790B (zh) 2013-09-11
DE112008002337B4 (de) 2017-06-29
US20100327261A1 (en) 2010-12-30
US20090057648A1 (en) 2009-03-05
DE112008002337T5 (de) 2010-10-14

Similar Documents

Publication Publication Date Title
CN101790790B (zh) Si衬底上的高空穴迁移率p沟道Ge晶体管结构
CN101981657B (zh) 在硅上形成缓冲层构造的方法以及由此形成的结构
US9991172B2 (en) Forming arsenide-based complementary logic on a single substrate
US7566898B2 (en) Buffer architecture formed on a semiconductor wafer
CN102054862B (zh) 锑化物高电子迁移率晶体管及其制造方法
US20150115327A1 (en) Group III-V Device Including a Buffer Termination Body
Luryi et al. Possible device applications of silicon molecular beam epitaxy
CN112436056A (zh) 高电子迁移率晶体管
JP2020009799A (ja) トンネル電界効果トランジスタ
KR20130105804A (ko) 반도체 기판 및 절연 게이트형 전계 효과 트랜지스터
US8575595B2 (en) P-type semiconductor devices
Chmielewski et al. High-performance metamorphic tunnel junctions for III–V/Si multijunction solar cells
US10374037B2 (en) Incoherent type-III materials for charge carriers control devices
CN116504827B (zh) Hemt外延片及其制备方法、hemt
US20240213327A1 (en) Superlattice buffer structure and semiconductor device having the same
JP2780333B2 (ja) 半導体積層構造及びこれを有する半導体素子
Giannoccaro et al. Analysis and simulation of superlattice GaN/InGaN pin solar cells
Gomes et al. A strategic review on growth of InP on silicon substrate for applications in high frequency RF devices
Venkataraman Si, Si–Ge and the new heterostructure world
Razeghi P-Based Semiconductor Multilayers
JP2012069767A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ及びその製造方法
JPH02231765A (ja) 半導体装置
JP2012054404A (ja) Ｉｉｉ−ｖ族化合物半導体エピタキシャルウェハ及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130911

Termination date: 20190825

CF01 Termination of patent right due to non-payment of annual fee