JPH02231765A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH02231765A
JPH02231765A JP5193489A JP5193489A JPH02231765A JP H02231765 A JPH02231765 A JP H02231765A JP 5193489 A JP5193489 A JP 5193489A JP 5193489 A JP5193489 A JP 5193489A JP H02231765 A JPH02231765 A JP H02231765A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
layer
semiconductor device
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5193489A
Other languages
English (en)
Inventor
Hiroyuki Eto
江藤 浩幸
Kiyokazu Nakagawa
清和 中川
Hidekazu Murakami
英一 村上
Masao Kondo
将夫 近藤
Masanobu Miyao
正信 宮尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP5193489A priority Critical patent/JPH02231765A/ja
Publication of JPH02231765A publication Critical patent/JPH02231765A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
〔産業上の利用分野〕 本発明は、ペテロ接合を有する半導体装置、特に横方向
の超格子梼造を有する半導体装置に関する. 〔従来の技術〕 高速トランジスタへの応用や半導体レーザへの応用を目
的としたヘテロ接合の構造として、キャリャを2次元量
子井戸に閉じ込めた址子細線構造や、キャリャを3次元
量子井戸に閉じ込めた景子mW造が知られている.これ
らの2次元及び3次元量子井戸構造を実現させるために
は、キャリャを基板と垂直な膜厚向及び基板に平行な面
内方向に閉じ込める必要がある.これらのうち、キャリ
ャを膜厚方向に閉じ込める構造としては、バンドギャッ
プの異なる材料を重ね合わせたいbゆる超格子構造や.
MOS反転層を用いた構造等が知られている.これらの
ft.造を作製することにより、キャリャを膜厚方向に
閉じ込めた、一次元量子井戸構造が容易に実現される. しかし、キャリャを面内方向に示し込めるのは,あまり
容易ではない.キャリャを面内及び垂直方向に閉じ込め
た景子細線閘造の例として、アブライド・フイジツクス
・レター,41,P635(1 9 8 2年)  (
Appl.I’hnp.Latt.,41, P635
(1982))に記載の半導体装置を,第2111を用
いて説明する.まず、半絶縁性G a A s基板11
上に、キャリャと膜厚方向に閉じ込めるための構造とし
て、分子纏エビタキシー法によってGaAsl3とGa
o*フaA Q o.zsAsl2から成る超格子を形
成する.次に、フォトレジストでストライブを形成し、
化学マッチングの際の異方性を利用して三角形の断面積
を有するメモリ構造を作る.その後、キャリャを面内方
向に閉じ込めるための障壁層として、分子線エビタキシ
ー法によって Gao.ssA 1i o.atAsl4を全酋に成長
させ、量子細線構造を有する半導体装置を作製する. 〔発明が解決しようとする課題〕 しかし、上記の半導体装置を作装するには,二度の結晶
成長が必要であるので装置を作製する方法が複雑となり
、さらに,途中で成長を中断して大気中に取り出すため
に,最初の成長層と二度目の成長層との界面に不純物が
混入しやすいという問題点があった. 本発明の目的は、キャリャを面内方向に閉じ込めるのに
必要な横方向の超格子と容易に形成できる構造を提供す
ることにある.
【課題を解決するための手段】
上記目的は、同一の組成からなる材料でありながら,し
かも異なるバンドギャップ(E g)を有する材料を、
同一基板上に一度の堆積で形成することにより達成され
る. さらに、同一組成の材料でバンドギャップを変えるため
に、材料のミクロな構造を部分的に変えたものである. また,同一組成の材料のEgを変えるために、部分的に
材料の歪みを変えたものである.(作用〕 上述の如く同一組成の材料でバンドギャップの異なる膜
を,一度の成膜で基板上に形成することにより、下記の
如くキャリャを面内方向に閉じ込めるための障Iu層を
容易に形成できる.即ち,バンドギャップの異なる材料
では、価電子帯の上端のエネルギー(Ev)もしくは伝
導帯の底のエネルギー(Ec)のうち少なくとも一方が
異なっているために,そのような材料を接合することに
よって,ホールもしくは電子のうち少なくとも一方に対
するlIlrJ1が形成できる.このような性質を持つ
材料を,同一組成の材料で作製できれば,ペテロ接合面
を基板に対して垂直又はそれに近い方向に容易に形成す
ることが可能となり、そのヘテロ接合面を用いて,キャ
リャを面内方向に閉じ込めることができる. 同一組成の材料でバンドギャップを変えるための手段と
しては、材料のミクロな拵造を部分的に変えてやればよ
い.例えば、同一組成の材料でも,結晶状.態と微結晶
状態、及び非晶質状態では,Egは大きく異なる.例え
ばSi材料の場合、結晶Si(c−Si)のEgは約1
.1aV .微結晶Si (μc−Si) ”t’は約
1.4aV.非晶質Si(a−Si)のEgは約1.8
eVである.このようなミクロ構造の異なる同一組成の
材料を、一度の成膜で基板上に形成すれば,横方向の超
格子構造を容易に形成することができる.また,材料の
Egは歪みによっても変えることができる.材料の歪み
を変える方法の1つとして、基板上に格子定数の異なる
材料を単結晶成長させた場合の、成長膜の歪みを基板面
方位によって変える方法がある.その例として、基板を
Si、成長膜をS l 1−X G IIX膜とした場
合について述べる.Si基板上に、Siよりも大きな格
子定数を持つSix−xG●X膜を単結晶成長させた場
合、SIGa膜の厚さがある臨界値以下では.Side
膜の面内方向の格子定数は縮んでSi基板と一致し、い
bゆるコメンシュレートな成長をする.それに対応して
、SiGa膜の膜厚方向の格子定数はバルクよりも伸び
る.この膜厚方向の歪みは,SiGe膜が弾性的に非等
方体であるため,基板面方位によって異なっている.第
3図は,Si基板上にコメンシュレートに成長したSi
Ga[の、膜厚方向の歪み(E工)と、S i h−x
Gax INの組成Xとの関係を表わした図である.こ
のように,Si基板上のSiGalllの歪みε↓は基
板面方位に依存して、ε上(100)>ξJL (1 
1 0)>ε. (111)となる.さらに、基板面方
位によって膜にかかる応力の方向が異なるために膜の変
形の仕方が異なり.Si  (100),  (110
).  (111)基板上のSiGa膜はそれぞれ立方
晶から正方品,斜方品,斜方面体品へと歪む.このよう
な、SiGa股の歪みの基板面方位依存性を反映して、
SiGa膜のEgも基板面方位によって異なる.以上述
べたような基板面方位によってコメンシュレートに成長
した膜のEgが異なるという関係は、他の基板と膜の格
子定数が異なる系、例えばGe基板上のS i z−x
G@x単結晶膜などの■族系元素の組合わせや、QaP
又はGaAs基板上のG8▲X”−x単結晶膜、GaA
s基板上のIni−xGaxAS単結晶膜なとの■一V
族化合物半導体の組み合わせや, ZnS基板上のZn
Saなどのn −VI族化合物半導体の組み合わせ,又
はG a A a基板上のZnSなどの■−v族とIt
 −Vl族の組み合わせにおいても成立つ.このような
Egの面方位依存性を利用して,基板上に基板面方位と
は異なる面方位と部分的に露出させて結晶成長を行なえ
ば、同一材料でしかもEgの異なるような構造を形成で
きる.さらに,材料の歪みを変えるための棉造として,
基板表面を異なる格子定数を有する材料によって形成し
た後,それらのうちの少なくとも材料と異なる格子定数
を持つ材料を堆積させる構造が考える.その一例を,第
4図を用いて説明する.Si一基板40上に,Siとは
異なる格子定数を持つS i z−yGsy単結晶[4
1によってパターンを形成した後、S i h−x G
 ex単結晶fi42.43をコメンシュレートに単結
晶成長させる.このS i t−x G ax膜の歪み
は、下地の格子定数によって異なるために、Siに接合
している膜42とS i i−y G ay膜に接合し
ている膜43とでは歪みが異なっている.膜の歪みが異
なれば、Egも異なる.従って、以上述べた様に、基板
表面に格子定数の異なる部分を形成した後、結晶成長を
行えば、Egの異なる構造を同一組成の材料で形成でき
る.この様な構造は、成膜する単結晶材料の格子定数が
基板表面を形成する少なくとも1つの材料の格子定数と
異なっていれば,容易に形成可能であり,従って、先に
述べた化合物半導体の組み合わせによっても形成できる
. 〔実施例〕 以下に本発明の実施例を説明する. 〔実施例l〕 本実施例では、第1図を用いて、同一組成の材料を用い
て歪みの相異によってEgの異なる柄造を作製した例に
ついて述べる. まず、比抵抗10Ω゛・備のp型S i (1 0 0
)基板1上に、フォトレジスト又はS i Ox膜によ
って幅200人のストライブを形成する.そして、ヒド
ラジン水溶液に浸漬し、異方エッチを行ない、Si (
100)基板上に両側を(111)面に囲まれたストラ
イプ状の(1 0 0)面を形成する.異方エッチング
を行なう溶液としては、ヒドラジン水溶液とイソプロビ
ルアルコール(IPA)を混合したもの,又はKOH水
溶液、あるいはκ011水溶液とIPAの混合液であっ
てもかまわない.レジスト又はSiftを除去した後,
基板を化学洗浄し、分子線エビタキシー(MBE)装置
内に導入する.基板表面を清浄化した後,基板湿度55
0℃でSi,Go、及びsbの分子線を基板に照射し,
(Zoo)面上及び(1 1 1)面上にキャリャ濃度
10”3″′aのx=0.3 なるSix−xG●翼単
結晶膜2.3を100人堆積する.その上に、アンドー
ブのSi単結晶膜4を200人堆積する.このようにし
て形成した(100)面上のS i h−xGe*膜3
と(1 1 1)面上のSin−xGsx膜2では歪み
が異なり、そのためにEgが異なっている.即ち.(1
00)面上の膜3に対して、(l l l)面上の膜2
及びSil,4は電子に対する障p11Njとなり,電
子は(100)面上のS i 1−x G ax膜3内
に二次元的に閉じ込められ,量子細線構造が形成される
. 同様の方法によって,ホールの量子細線楕造を形成する
ことが可能である. 本実施例によれば、堆積膜中の歪みの相異に基づいて、
横方向の超格子横造を有する半導体装置を容易に形成で
きる. 〔実施例2〕 本実施例では、実施例lと同様に、歪みの相異によって
同一組成の材料のEgを変化できる半導体装置について
,第4図を用いて説明する.まず、比抵抗10Ω”el
lのn型S i (1 0 0)基板上に、分子線エビ
タキシー法、又は化学気相成長法等によってアンドープ
のy=0.2  なるSin−νG.ツ単結晶膜を、1
000人堆積する.この膜厚はコメンシュレートに成長
する臨界膜厚以上であればいくらでもよい.このように
して、ほぼ歪みが緩和されたSide膜を形成した後、
エッチングによってSiGa膜の膜厚を100人と薄く
する.そして.ff!子繰りソグラフイ,ドライエッチ
ングによって、幅200人のストライプ状のS i i
−yG@y WA4 1を形成する.このようにして作
製した半導体基板を化学洗浄した後、88E装誼内に導
入し、表面を清浄化する.基板温度を550℃に設定し
た後、基板にSi,Ge及びGaの分子線を照射し、キ
ャリャ濃度10”3−”膜厚200人のx=0.3 な
るS i x−xG@x単結晶膜42.43をコメンシ
ュレートに成長させる.さらに、アンドーブのSi層4
4を200人堆積する.このS i &−111G●翼
膜の格子定数は、Si基板40及びS i h−x G
 @x膜41とは異なっているが,Si基板上の膜42
に比べて* Si x−yGmy基板上の[43の方が
格子不整合が小さいために歪みは小さく,従ってEgは
大きくなる.このために、43R!Jは42M内のホー
ルに対して障IN1klとなり,ホールが二次元景子井
戸に閉じ込められた量子細線構造が形成される. 本実施例によれば,堆積膜中の歪みの相異に基づいて同
一組成の材料によってEgの異なる構造を形成でき、従
って横方向の超格子構造を容易に形成できる. 〔実施例3〕 本実施例では,同一組成の材料において、結晶状態と非
晶質状態とでEgの異なることを利用した横方向の超格
子棉造を有する半導体装置の例を、第5D!1を用いて
説明する. 実施例1に述べたのと同様な方法によって、10Ω・〔
のpN:ISi(100)基板を異方エッチングして、
(1 1 1)面に囲まれた200人幅のストライプ状
の(100)面を形成する.基板を化学洗浄した後、プ
ラズマCVDM置中に導入する6基板温度を150℃に
設定した後.,装置内にSiHaガス,GeHaWス及
びHaで希釈したPHaガスを導入し、13.56MH
z ,60Wの高周波電力を印加し、Q . 5 To
rrの圧力でガスを反応させ、基板51上にx=0.2
5 なるS i x−x G l!X非晶gtIMを2
00人堆積させる.その後、装置内にNxもしくはAr
等の不活性ガスを流し,基板温度500℃でS i x
−xGex膜を固相成長させる.そして、(1 0 0
)面上のSix−xG●8膜が単結晶化した後、すぐに
基板湿度を下げて、同相成長を中止する.このような固
相成長を行なうと、(1 1 1)面上の成長速度は(
1 0 0)面上に比べて1桁程度遅いので,(100
)面上ではS i h−* G @x単結晶膜52が形
成されるが、(111)面上ではほとんど非晶質のS 
i i−x G ex膜54が残される.非品貿膜54
は単結晶膜52に比べてEgが広く,電子及びホールに
対する障壁層となる.このような構造を形成した後、さ
らに障壁層として,非晶IRSi膜55を基板温度15
0℃で200人堆積する.このようにして,量子細線構
造を有する半導体装置を形成する. 本実施例によれば、同一組成の材料を用いて非晶質状態
と結晶状態でのEgの異なる構造を形成でき、従って横
方向の超格子構造を容易に形成できる. 〔実施例4〕 本実施例では、同一組成の材料において,結晶状態と微
結晶状態におけるEgの相異を利用した例を、第6図を
用いて説明する. まず,比抵抗10Ω・国のn型Si基板上に50人の熱
酸化膜(Sift)を形成した後、電子線リソグラフイ
及びドライエッチングによって幅200人のストライプ
状のSiOz膜62を形成する.このようにして形成し
た基板を、化学洗浄した後,プラズマCVD装置内に導
入し、基板温度を250℃に設定する.装置内に25倍
のH2で希釈したSiHaガス、25倍のH2で希釈し
たGaHiガス,及びH2で希釈したBzHeガスを流
し、60W,13.56MHz  の高周波電力を引加
し,0 . 5 Torrの圧力でガスを反応させ、基
板上にx=0.4  なるS i x−xGex PI
Aを100人堆積する.この場合、SiOz上では微結
晶S i 1−X G ax膜64が、Si基板上では
単結晶S i i−xGex III6 3が形成され
る.微結晶S i 1−x G @K膜は単結晶S i
 1−xG*x膜よりもEgが大きく,64はホール及
び電子に対する障壁層となる.さらに、障壁層として,
基板温度150℃でSiH番ガスを流し、非晶質S i
 ill65を200人堆積する.このようにして作製
した半導体装置において,ホールは一次元性を示し,量
子細線構造が形成される. 本実施例によれば,同一組成の材料を用いて、微結晶状
態と結晶状態でのEgの異なる棉造を形成できる.即ち
横方向の超格子構造を容易に形成できる. 〔実施例5〕 本実施例では、実施例4と同様に,結晶状態と微結晶状
態とでE.の異なる材料を用いた半導体装置の例を、第
7図を用いて説明する.実施例1と同様の方法により、
比抵抗10Ω・国のn型Si (100)基板を異方エ
ッチして、幅200人のストライプ上の(100)面の
周囲に(1 1 1)面を露出させる.このようにして
作製した基板を化学洗浄した後,プラズマCVD装置内
に導入し,実施例4と同様の方法によって、基板温度2
50℃でx=0.4 なるS i z−x G ax膜
を100人堆積する.この場合、(1 1 1)面上で
は微結晶S i h−x G ax ’I!A 7 2
、(100)面上では単結晶S i x−* G ex
膜73が形成される.さらに,SiHaガスのみを流し
、基板温度200℃で非晶質S i lI 7 4を形
成する.前記実施例で述べたように、微結品S i i
−xG●8膜72はキャリャの障壁層となるので、量子
細線構造が形成される. 本実施例によれば、同一組成の材料を用いて,微結晶状
態と結晶状態でのEgの異なる棉造を有する半導体装置
、即ち横方向の超格子構造を有する半導体装置を容易に
形成できる. 〔発明の効果〕 本発明によれば,同一組成の材料においてバンドギャッ
プEgの互いに異なるヘテロ接合が作製可能となり,そ
れを利用して横方向の超格子横造を有する半導体装置を
容易に形成できる.
【図面の簡単な説明】
第1図及び第4図ないし第7図は本発明の実施例を表わ
す図,第2図は従来例を説明するための図、第3図はS
i基板上にコメンシュ゜レートに成長したS i x−
x G ax単結晶膜の歪みの面方位依存性を表わした
図である. 1・・・Si (100)基板,2,3・・・単結晶S
it−xG@x,4・・・アンドープSi.11・・・
半絶縁性GaAs基板、l 2 −Gao.taA Q
 o.isAs , l 3 −G a A s ,1
 4−GaoaesAnoaaiAs 、4 0=S 
i(100)基板、4 1 ・・・単結晶S i n−
yGay. 4 2 ,43・・・S i s−x G
 ax単結晶、44・・・Si,51・・・S i (
1 0 0)基板、5 2−・・単結晶S i 1−X
 G ax、54・・・非晶’fR S i t−xG
@x 、5 5・・・非晶質Sil−xGax .61
−Si (Zoo)基板,62=S i Ox 、6 
3−単結晶S i n−xGex . 6 4 ・=微
結晶S i l−xG*x . 6 5 ”・非晶’j
jSi,71−Si(工00)基板、7 2−・・微結
晶S i 1−X G ax、7 3 ・・・単結晶S
 i i−xGax . 7 4 ・=非晶質S x 
a第 図 冨 回

Claims (1)

  1. 【特許請求の範囲】 1、同一基板上に堆積された第1の半導体の層と第2の
    半導体の層とを有し、上記第1の半導体と第2の半導体
    は同一組成から成り、かつバンドギャップが互いに異な
    ることを特徴とする半導体装置。 2、上記第1の半導体と第2の半導体は単結晶からなり
    、かつ歪みの大きさもしくは歪む方向のうちの少なくと
    も一方が異なることを特徴とする請求項1記載の半導体
    装置。 3、上記第1の半導体は非晶質半導体からなり、上記第
    2の半導体は単結晶半導体からなることを特徴とする請
    求項1記載の半導体装置。 4、上記第1の半導体は微結晶半導体からなり、上記第
    2の半導体は単結晶半導体からなることを特徴とする請
    求項1記載の半導体装置。 5、上記半導体基板を加工し2つ以上の異なる格子面を
    露出させ、それらのうちの1つの面上に上記第1の半導
    体の層を、他の異なる1つの面上に上記第2の半導体の
    層を形成したことを特徴とする請求項2記載の半導体装
    置。 6、上記半導体基板を加工し2つ以上の異なる格子面を
    露出させ、それらのうちの1つの面上に上記第1の半導
    体の層を、他の1つの面上に上記第2の半導体の層を形
    成したことを特徴とする請求項3記載の半導体装置。 7、上記半導体装板を加工し2つ以上の異なる格子面を
    露出させ、それらのうちの1つの面上に上記第1の半導
    体の層を、他の1つの面上に上記第2の半導体の層を形
    成したことを特徴とする請求項4記載の半導体装置。 8、上記基板の表面は2つ以上の異なる格子定数を有す
    る単結晶材料によつて形成され、それらのうちの1つの
    材料上に上記第1の半導体の層を、他の1つの材料上に
    上記第2の半導体の層を形成したことを特徴とする請求
    項2記載の半導体装置。 9、上記基板の表面は部分的に単結晶材料、他の部分は
    非晶質材料から形成され、上記第1の半導体の層を非晶
    質材料上に、上記第2の半導体の層を単結晶材料上に形
    成したことを特徴とする請求項4記載の半導体装置。 10、上記基板はシリコンを主成分とすることを特徴と
    する請求項1記載の半導体装置。 11、上記第1の半導体及び第2の半導体は、シリコン
    およびゲルマニウムを主成分とすることを特徴とする請
    求項1記載の半導体装置。
JP5193489A 1989-03-06 1989-03-06 半導体装置 Pending JPH02231765A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5193489A JPH02231765A (ja) 1989-03-06 1989-03-06 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5193489A JPH02231765A (ja) 1989-03-06 1989-03-06 半導体装置

Publications (1)

Publication Number Publication Date
JPH02231765A true JPH02231765A (ja) 1990-09-13

Family

ID=12900700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5193489A Pending JPH02231765A (ja) 1989-03-06 1989-03-06 半導体装置

Country Status (1)

Country Link
JP (1) JPH02231765A (ja)

Similar Documents

Publication Publication Date Title
US6447938B1 (en) Gallium nitride collector grid solar cell
Tomioka et al. III–V nanowires on Si substrate: selective-area growth and device applications
US4529455A (en) Method for epitaxially growing Gex Si1-x layers on Si utilizing molecular beam epitaxy
US4872046A (en) Heterojunction semiconductor device with <001> tilt
CN101790790B (zh) Si衬底上的高空穴迁移率p沟道Ge晶体管结构
EP0279989B1 (en) Semiconductor heterostructure having a compositionally varying region comprising SnSi
KR100319300B1 (ko) 이종접합구조의 양자점 버퍼층을 가지는 반도체 소자
US9406506B2 (en) Lattice matched aspect ratio trapping to reduce defects in III-V layer directly grown on silicon
JPH07120790B2 (ja) 半導体装置
JP2014229900A (ja) Iii−v族デバイスおよびその製造方法
US5456206A (en) Method for two-dimensional epitaxial growth of III-V compound semiconductors
KR100377498B1 (ko) 양자점 구조 반도체 소자의 제조 방법 및 이에 의해 제조된 반도체 소자
Wang et al. Optical and electrical properties of InP/InGaAs grown selectively on SiO2‐masked InP
JP3326704B2 (ja) Iii/v系化合物半導体装置の製造方法
WO2020009020A1 (ja) トンネル電界効果トランジスタ
JPH02231765A (ja) 半導体装置
JP2001237413A (ja) 量子ドットの作製方法
JPS63184320A (ja) 半導体装置
JP2674043B2 (ja) エピタキシャル成長法
Grundmann et al. Heterostructures
Horikoshi et al. Application of migration-enhanced epitaxy to novel semiconductor structures
JPS61189619A (ja) 化合物半導体装置
JPH08264456A (ja) 化合物半導体の結晶成長方法
JPH10284510A (ja) 半導体基板
JP3421234B2 (ja) 半導体装置およびその製造方法