CN101789427A - 绝缘栅型半导体装置 - Google Patents

绝缘栅型半导体装置 Download PDF

Info

Publication number
CN101789427A
CN101789427A CN200910262187A CN200910262187A CN101789427A CN 101789427 A CN101789427 A CN 101789427A CN 200910262187 A CN200910262187 A CN 200910262187A CN 200910262187 A CN200910262187 A CN 200910262187A CN 101789427 A CN101789427 A CN 101789427A
Authority
CN
China
Prior art keywords
gate
resistance
igbt
diode
insulated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910262187A
Other languages
English (en)
Inventor
米田秀司
石田裕康
及川慎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101789427A publication Critical patent/CN101789427A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0641—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region without components of the field effect type
    • H01L27/0647—Bipolar transistors in combination with diodes, or capacitors, or resistors, e.g. vertical bipolar transistor and bipolar lateral transistor and resistor
    • H01L27/0652—Vertical bipolar transistor in combination with diodes, or capacitors, or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/866—Zener diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/162—Modifications for eliminating interference voltages or currents in field-effect transistor switches without feedback from the output circuit to the control circuit
    • H03K17/163—Soft switching

Abstract

提供一种绝缘栅型半导体装置。为了防止由于IGBT的切断时的dv/dt过大引起的、IGBT的破坏，采用在芯片上外置连接栅极电阻的电路。但是在对用户提供IGBT的芯片时，有时在用户侧连接dv/dt成为额定值外的电阻值的栅极电阻的情况，存在发生由此引起的IGBT的破坏的问题。通过将二极管和电阻并联连接而与IGBT集成在相同芯片上，并将二极管的阴极连接在IGBT的栅极上，能够在IGBT的芯片内限制dv/dt的值而不会使导通特性变差。通过内置具有能够防止IGBT的dv/dt破坏的电阻值的电阻，能够防止由于在芯片的提供目的地(用户侧)的dv/dt的增大引起的IGBT的破坏。

Description

绝缘栅型半导体装置
技术领域
本发明涉及绝缘栅型半导体装置，特别涉及防止由于用于发光管的电流控制的绝缘栅型半导体元件的电压变化率的增大而引起的破坏的绝缘栅型半导体装置。
背景技术
作为进行用于数字静像照相机(Digital still camera)和移动电话的照相机功能的发光装置(闪光)的电流控制等的开关元件，使用绝缘栅型双极晶体管(Insulated Gate Bipolar Transistor：以下称为IGBT)(例如参照专利文献1)。
参照图9，表示以往的发光装置的一例。图9是发光装置的整体的电路结构图，以作为发光管使用氙放电管的情况为例进行说明。
参照图9，说明电路的主要动作，通过升压变压器36将电源电池38升压至规定的电压，并将电荷储存在主电容器35中。通过栅极驱动电路37导通开关元件60，若从触发电路30对作为发光管40的氙放电管施加触发电压，则发光管40开始发光。通过在规定的定时切断开关元件60，从而发光管40停止发光。
开关元件60是主要高精度地控制发光停止，且大功率且响应特性良好的IGBT。开关元件(IGBT)60的栅极G经由栅极电阻Rg，连接到栅极驱动电路37，通过来自栅极驱动电路37的信号，控制IGBT60的导通/截止。
图10是表示IGBT60的芯片的一部分的平面图。IGBT60(的芯片)上设有配置晶体管单元(transistor cell)的元件区域(双点划线)60e、以及栅极-发射极间保护二极管60d。元件区域60e包括：例如内壁被栅极绝缘膜(未图示)覆盖的沟槽(trench)63、被沟槽63埋藏的栅极电极64、以及与沟槽63相邻设置的发射极区域66，被沟槽63围住的区域成为晶体管单元。在元件区域60e上通过绝缘膜(未图示)设有发射极电极67，发射极电极67通过发射极接触区域65进行接触。元件区域60e外的例如芯片的角部分配置保护二极管60d。元件区域60e的栅极电极64经由栅极布线部68连接到栅极焊盘69。
图11是表示IGBT60的开启(turn on)时以及切断(turn off)时的、集电极-发射极间电压VCE和集电极电流IC、栅极电压VG、切断损失的关系的图。
开启区间(上升(rise)时间tr)是集电极-发射极间电压VCE从90％成为10％的区间(时间)，切断区间(下降(fall)时间tf)是集电极电流IC从90％成为10％的区间(时间)。开启区间、切断区间的损失(电流×电压)分别称为开启损失、切断损失。在图11中，切断区间的集电极-发射极间电压VCE的斜率是dv/dt，图11的阴影部分是切断损失的值。
栅极电阻Rg被外接在IGBT60的芯片上(图9)，通过其电阻值调整IGBT60的切断时的集电极-发射极间电压VCE的电压变化率(以下，记为dv/dt)。此外，通过栅极电阻Rg的值，决定IGBT60导通为止的时间(上升时间tr)。
IGBT在其特性上，若切断时的dv/dt的值大，则晶体管单元进行不均匀动作，热量集中在一部分单元中，导致破坏(以下称为dv/dt破坏)。因此，一般，如图9所示，采用在IGBT60的栅极G上连接栅极电阻Rg的电路结构。由于栅极电阻Rg其电阻值越大dv/dt的值越小，因此能够防止IGBT60的dv/dt破坏。
但是，若将栅极电阻Rg的电阻值增加到必要以上，即，切断时的dv/dt的值过小，则与此相伴阴影部分的的面积增加，因此导致切断损失增加(图11)。在切断损失过大时，由于其热而IGBT60破坏(以下将切断损失引起的破坏称为热破坏)。从而，dv/dt破坏和热破坏处于平衡(trade-off)的关系，栅极电极Rg需要调整为最佳的值。
图12是表示开关元件60和与其连接的栅极电阻的其他的电路例子的图。
图9是一个栅极电阻Rg与IGBT60的栅极G连接的结构，开启时的栅极充电电流和切断时的栅极放电电流都通过相同栅极电阻Rg。从而，不能单独控制切断时的特性(例如dv/dt)和开启时的特性(例如上升时间)。
另一方面，图12(A)至图12(C)的电路是栅极电阻Rgon和整流二极管70串联连接并连接到IGBT60的栅极G上，且整流二极管70和栅极电阻Rgoff并联连接的结构。根据该结构，开启时的栅极充电电流经由电阻Rgon和整流二极管23流向IGBT60的栅极G，切断时栅极放电电流经由电阻Rgoff(和电阻Rgon)流过。而且由于能够单独设定电阻Rgon和电阻Rgoff，因此能够独立控制开启时的特性和切断时的特性。
专利文献1：(日本)特开2005-302380号
在如上所述的IGBT中，希望能够独立控制开启时的特性和切断时的特性，如图12所示，可设为在IGBT60的芯片上通过外置连接栅极电阻Rgon、Rgoff以及整流二极管70，开启时的栅极充电电流和切断时的栅极放电电流流过不同的栅极电阻Rgon、Rgoff的结构。
特别地，在将IGBT用于发光装置的电流控制用的开关元件的情况下，为了防止IGBT受dv/dt破坏，重要的是IGBT安全动作，且适当选择栅极电阻Rgoff，所述栅极电阻Rgoff具有可得到期望的特性的范围的电阻值。
因此，在对用户提供IGBT的芯片或将芯片通过树脂等来封装的组件(package)制品时，建议在保证IGBT的动作的额定内的使用(例如，连接具有dv/dt成为400V/μs以下的电阻值的栅极电阻Rgoff)。
但是，如图12所示，在IGBT60的芯片上通过外置连接栅极电阻Rgoff的结构(图9的栅极电阻Rg也同样)中，有时在用户侧连接dv/dt成为额定之外的电阻值的栅极电阻Rgoff，存在产生由此引起的IGBT60的dv/dt破坏的问题。
发明内容
本发明鉴于这样的课题而完成，通过包括以下结构而解决该课题：一导电型半导体层；反导电型半导体层，设置在该一导电型半导体层上；元件区域，配置在该反导电型半导体层表面上设置的绝缘栅型半导体元件的晶体管单元；二极管，设置在该元件区域外的所述反导电型半导体层表面上，阴极连接在所述绝缘栅型半导体元件的栅极电极，阳极连接在与栅极驱动电路的连接端；以及电阻，设置在所述元件区域外的所述反导电型半导体层表面，与所述二极管的两端并联连接。
根据本发明，第1，并联连接整流二极管和电阻从而集成在与IGBT相同芯片上，将整流二极管的阴极与IGBT的栅极相连，从而能够在IGBT的芯片内限制切断时的dv/dt的值。即，通过内置具有能够防止IGBT的破坏的电阻值的电阻(栅极电阻Rgoff)，能够防止在芯片或用树脂等封装了芯片的组件制品的提供目的地(用户侧)的dv/dt的增大引起的IGBT的破坏。
即使在用户侧没有连接外置电阻的情况下，通过决定不会成为导致dv/dt破坏的dv/dt的值的栅极电阻Rgoff，能够防止IGBT的破坏。
第2，通过在设备内整体(monolithic)形成整流二极管和电阻，从而与在外置连接相同电阻值的栅极电阻和整流二极管的情况相比，能够实现作为开关元件的小型化。
第3，由于整流二极管和电阻配置在IGBT的栅极焊盘(pad)部的下方，因此能够提供不会大幅扩大芯片尺寸就避免切断时的dv/dt的增大引起的破坏的IGBT。
第4，将栅极-发射极间的保护二极管设置在元件区域外的栅极布线部，在栅极焊盘部下方配置二极管和电阻，从而能够提供维持以往的芯片尺寸，且避免dv/dt的增大引起的破坏的IGBT。
附图说明
图1是用于说明本发明的第1实施方式的绝缘栅型半导体装置的图，图1(A)是发光装置的电路图，图1(B)是绝缘栅型半导体装置的电路图。
图2是用于说明本发明的第1实施方式的绝缘栅型半导体装置的平面图。
图3是用于说明本发明的第1实施方式的绝缘栅型半导体装置的平面图。
图4是用于说明本发明的第1实施方式的绝缘栅型半导体装置的截面图。
图5(A)至图5(C)是用于说明本发明的第1实施方式的绝缘栅型半导体装置的截面图。
图6是用于说明本发明的第2实施方式的绝缘栅型半导体装置的平面图。
图7是用于说明本发明的第2实施方式的绝缘栅型半导体装置的平面图。
图8是用于说明本发明的第2实施方式的绝缘栅型半导体装置的电路图。
图9是用于说明以往技术的电路图。
图10是用于说明以往技术的平面图。
图11是用于说明以往技术的特性图。
图12(A)至图12(C)是用于说明以往技术的电路图。
标号说明
1p++型半导体衬底
2a n+型半导体层
2b n-型半导体层
3沟道层
4沟槽(trench)
5栅极绝缘膜
6栅极电极
7发射极区域
8主体区域
9层间绝缘膜
9’绝缘膜
10发射极电极
11、60IGBT
11e、60e元件区域
11d、60d保护二极管
13、70整流二极管
14电阻
15栅极布线部
16栅极焊盘部
60、100绝缘栅型半导体装置
具体实施方式
参照图1至图8说明本发明的实施方式。
首先，参照图1至图5，说明第1实施方式。图1是表示在发光装置的发光管的电流控制用的开关元件部采用第1实施方式的绝缘栅型半导体装置的图，图1(A)是发光装置的电路概要图，图1(B)是表示第1实施方式的绝缘栅型半导体装置的电路图。
参照图1(A)，发光装置包括电源电池38、升压变压器36、主电容35、触发电路30、发光管40、开关元件100、栅极驱动电路37等。另外，与图9的电路概要图相同的结构要素由相同符号来表示。
该电路的主要动作如下。升压变压器36将电源电池38升压为几百伏特程度的高电压，并使该电流流过主电容35从而储存电荷。
若通过栅极驱动电路37，开关元件100导通，则通过触发电路30内的变压器31，发光管(氙放电管)40的一侧的电压上升到几千伏特程度，发光管(氙放电管)40被激发。由此形成主电容35的放电路径，发光管40开始放电发光。在调整发光量的情况下，通过在规定的定时关断开关元件100，从而发光管40停止放电发光。在不调光的情况下，主电容的放电结束的同时终止发光。
参照图1(B)，说明成为图1(A)的开关元件100的第1实施方式的绝缘栅型半导体装置。
绝缘栅型半导体装置100具有IGBT11、整流二极管13、电阻14。IGBT11的集电极C连接在发光管40的一端，发射极E连接在触发电路30内的变压器31的一端。二极管13是整流二极管，阴极CA与IGBT11的栅极G串联连接。整流二极管13的阳极A连接在与栅极驱动电路27的连接端。整流二极管13的阴极CA和阳极A上并联连接电阻14。IGBT11在细节上，其栅极G和发射极E之间连接作为双向齐纳二极管的栅极过电压保护二极管(以下称为保护二极管)11d。
参照图2至图5，说明绝缘栅型半导体装置100的结构。图2和图3是表示绝缘栅型半导体装置100的芯片的一部分的平面图，在图2中表示衬底SB表面的结构，由虚线表示了电极层。在图3中，表示了表面的电极层的图形。图4是图2和图3的a-a线截面图，图5是图2和图3的b-b线截面图(图5(A))、c-c线截面图(图5(B))、d-d线截面图(图5(C))。另外，在图5(B)、图5(C)中衬底SB的结构与图5(A)相同，因此省略图示。
参照图2，绝缘栅型半导体装置100是将IGBT11、二极管13、以及电阻14集成在一个芯片(同一衬底)上的装置。
IGBT11在衬底SB的一主面上具有配置了IGBT的多个晶体管单元的元件区域11e(双点划线)和保护二极管11d。另外，这里作为一例表示n沟道型IGBT的情况。
在元件区域11e的外周，设有用于连接栅极电极6和栅极焊盘16的栅极布线部15。栅极布线部15由第1栅极布线151和第2栅极布线152构成，第1栅极布线151设置在衬底表面且由多晶硅层构成，第2栅极布线152与第1栅极布线151一部分重叠而延伸。第2栅极布线152与元件区域11e的发射极电极10、以及栅极焊盘部16是同样的金属层(图3)。
参照图4，说明IGBT11的元件区域11e的结构。
例如，在衬底SB表面上设有p型杂质区域即沟道层3，所述衬底SB是在p++型硅半导体衬底1上层叠了n+型半导体层2a和n-型半导体层2b而构成。设置贯通沟道层3的沟槽4，用栅极绝缘膜5覆盖沟槽4内壁。在沟槽4内填埋导入了杂质的多晶硅层等导电层，设置栅极电极6。在与栅极电极6相邻的沟道层3表面上，设置n型杂质区域即发射极区域7。在发射极区域7之间的沟道层3表面上，设置主体区域8。用层间绝缘膜9覆盖栅极电极6，在衬底SB表面上设置发射极电极10。发射极电极10是与栅极焊盘部16和第2栅极布线152同样的铝(Al)等金属层，经由层间绝缘膜9间的接触孔(contact hole)CH，与发射极区域7接触。由此，被沟槽4包围的区域成为晶体管单元，排列多个该晶体管单元而构成元件区域11e。另外，在本实施方式中，为了便于说明，将沟道层3的形成区域设为元件区域11e。
发射极电极10延伸至元件区域11e外的保护二极管11d的上方，与保护二极管11d的一端接触(参照图2、图3)。
栅极电压从栅极焊盘部16经由电阻14、整流二极管13、以及栅极布线部15，被施加到IGBT11的栅极电极6。
参照图2和图5(A)，在元件区域11e外的例如芯片角部的n-型半导体层2b的表面上设有p型杂质区域即护圈(guard ring)GD，通过覆盖其表面的绝缘膜5在衬底SB表面上设有电阻13、整流二极管14、以及保护二极管11d。
电阻13、整流二极管14以及保护二极管11d由与第1栅极布线151以及栅极电极6相同的多晶硅层构成。电阻13、整流二极管14、以及保护二极管11d上设有绝缘膜9’，在其上设有连接电阻13、整流二极管14、以及保护二极管11d的每一个的一部分而覆盖的栅极焊盘部16。
此外，在电阻13、整流二极管14、以及保护二极管11d的每一个的其他的一部分上，通过绝缘膜9’，延伸有第2栅极布线152。
保护二极管11d是将在多晶硅层导入了n型杂质的n型杂质区域11dn以及导入了p型杂质的p型半导体区域11dp例如同心圆状配置，从而形成了多个pn结的双向齐纳二极管。中心的例如n型半导体区域11dn通过在绝缘膜9’上设置的接触孔CH与栅极焊盘部16相连，最外围的n型半导体区域11dn通过连接孔CH与发射极电极10接触。从而，防止由于在IGBT11的栅极-发射极间从外部施加的电压而栅极绝缘膜5被破坏的情况。另外，保护二极管11d的pn结的串联连接数是一例，根据击穿电压而适当选择。
参照图2和图5(B)，整流二极管13具有在多晶硅层分别导入了p型杂质和n型杂质的n型半导体区域131和p型半导体区域132。成为阳极A的p型半导体区域132通过在绝缘膜9’上设置的接触孔CH与栅极焊盘部16接触，成为阴极CA的n型半导体区域131通过接触孔CH与第2栅极布线152接触。
参照图2和图5(C)，电阻14是在多晶硅层导入了例如n型杂质而成，具有片材电阻6ohm/square～几十ohm/square的电阻值。电阻14的一端通过在绝缘膜9’上设置的接触孔CH与栅极焊盘部16接触，电阻14的另一端通过接触孔CH与第2栅极布线152接触。
由此，整流二极管13和电阻14并联连接，整流二极管13的阴极CA和电阻14的一端通过栅极布线部15，与IGBT11的栅极(栅极电极6)连接。整流二极管的阳极A和电阻14的另一端通过栅极焊盘部16和与其相连的未图示的外部连接部件(例如结合引线(bonding wire)或金属板等)，连接到与绝缘栅型半导体装置(IGBT的芯片)100的外部的栅极驱动电路(参照图1)的连接端。
根据该结构，在IGBT11的开启时栅极充电电流通过芯片100内的整流二极管13流过IGBT11的栅极G。另一方面，切断时，栅极放电电流通过芯片100内的电阻14流过与栅极驱动电路27的连接端(参照图1(B))。
从而，可独立(不考虑对开启时的上升时间tr的影响)设定IGBT11的切断时的dv/dt的值。而且，能够根据集成在同一芯片上的IGBT11的用途(这里，发光装置的开关元件部)来选择电阻14的值，将IGBT11的切断时的dv/dt的值限制在期望的值以下。
即，能够提供具有限制切断时的dv/dt的功能的IGBT的芯片100，因此即使在芯片或用树脂等封装了芯片的组件制品的提供目的地(用户侧)上，例如没有外置连接栅极电阻的情况下，也能够防止由于dv/dt过大引起的IGBT11的破坏。
具体来说，用于发光装置时的切断时的dv/dt的保证值一般为300V/μs～400V/μs。在本实施方式中，作为一例，通过将电阻14的电阻值设为50Ω～100Ω，能够提供将dv/dt的值限制在400V/μs以下的IGBT的芯片100。
在第1实施方式中，在栅极焊盘部16的下方设有用于防止IGBT11的切断时的dv/dt过大的整流二极管13和电阻14。从而，作为IGBT11的芯片100，内置用于保护由于dv/dt过大引起的IGBT11的破坏的功能，且与外置栅极电阻作为开关元件来使用的以往结构(图12)相比，能够实现装置的小型化。
参照图6至图8，说明第2实施方式。第2实施方式在IGBT11的栅极布线部15上设有保护二极管11d。图6和图7是表示第2实施方式的平面图，图6表示衬底SB表面的结构，用虚线表示了电极层。图7表示了表面的电极层的图形。图8是表示第2实施方式的绝缘栅型半导体装置100的电路图。另外，与第1实施方式相同的结构用相同标号来表示。
栅极布线部15的第1栅极布线151例如是导入了n型杂质作为导电体的多晶硅层，在第2实施方式中在第1栅极布线151的一部分交互配置n型半导体区域11dn和p型半导体区域11dp而形成双向齐纳二极管，并设为保护二极管11d。
在保护二极管11d的上方，通过绝缘膜(未图示)延伸第2栅极布线152。然后，例如保护二极管11d的两端的n型半导体区域11dn通过在绝缘膜上设置的接触孔CH，与第2栅极布线152接触。此外，保护二极管11d的中央部的n型半导体区域11dn通过在绝缘膜上设置的接触孔CH，与IGBT11的发射极电极10连接。发射极电极10设有突起部PM，突起部PM延伸至保护二极管11d从而与其接触。
除此之外的结构与第1实施方式相同因此省略其说明。
由此，能够将保护二极管11d连接在IGBT11的栅极-发射极间(图8)。另外，保护二极管11d的pn结的串联连接数、以及第2栅极布线152与发射极电极10的接触位置是一例，根据击穿电压适当选择它们。
通过在第1栅极布线151的一部分上设置保护二极管11d，能够在栅极焊盘部16下方仅配置整流二极管13和电阻14。由此，能够提供维持以往的IGBT60的芯片(参照图10)的大小以及元件区域60e的面积，且具有防止由于dv/dt过大引起的IGBT的破坏的功能的绝缘栅型半导体装置100。
另外，电阻14不限定在图2和图6所示的长条状的形状，也可以是弯曲的图形。通过弯曲电阻14而设为例如L形状或折回形状，能够活用芯片上的空区域而配置电阻14。
以上，以n沟道型IGBT为例说明了本发明的实施方式，但即使是相反的导电型的p沟道型IGBT也同样能够实施。

Claims (5)

1.一种绝缘栅型半导体装置，其特征在于，包括：
一导电型半导体层；
反导电型半导体层，设置在该一导电型半导体层上；
元件区域，配置在该反导电型半导体层表面上设置的绝缘栅型半导体元件的晶体管单元；
二极管，设置在该元件区域外的所述反导电型半导体层表面上，阴极连接在所述绝缘栅型半导体元件的栅极电极，阳极连接在与栅极驱动电路的连接端；以及
电阻，设置在所述元件区域外的所述反导电型半导体层表面，与所述二极管的两端并联连接。
2.如权利要求1所述的绝缘栅型半导体装置，其特征在于，将所述绝缘栅型半导体元件的切断时的电压变化率限制为期望的值以下。
3.如权利要求2所述的绝缘栅型半导体装置，其特征在于，具有与所述栅极电极连接的栅极焊盘部，在该栅极焊盘部下方配置所述二极管以及所述电阻。
4.如权利要求3所述的绝缘栅型半导体装置，其特征在于，在所述元件区域外的所述反导电型半导体层表面上，设有用于连接所述栅极电极和所述栅极焊盘部的栅极布线部，在该栅极布线部设置其他的二极管。
5.如权利要求1至4的任一项所述的绝缘栅型半导体装置，其特征在于，所述绝缘栅型半导体元件是进行发光管的电流控制的IGBT。
CN200910262187A 2008-12-25 2009-12-25 绝缘栅型半导体装置 Pending CN101789427A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008330813A JP2010153636A (ja) 2008-12-25 2008-12-25 絶縁ゲート型半導体装置
JP330813/08 2008-12-25

Publications (1)

Publication Number Publication Date
CN101789427A true CN101789427A (zh) 2010-07-28

Family

ID=42283767

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910262187A Pending CN101789427A (zh) 2008-12-25 2009-12-25 绝缘栅型半导体装置

Country Status (3)

Country Link
US (1) US8253207B2 (zh)
JP (1) JP2010153636A (zh)
CN (1) CN101789427A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051159A (zh) * 2013-01-08 2013-04-17 株洲南车时代电气股份有限公司 电力电子装置及其混合功率模块、混合功率模块的形成方法
CN105317611A (zh) * 2014-08-01 2016-02-10 富士电机株式会社 半导体装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012054378A (ja) * 2010-09-01 2012-03-15 Renesas Electronics Corp 半導体装置
WO2015080162A1 (ja) * 2013-11-28 2015-06-04 ローム株式会社 半導体装置
JP6510310B2 (ja) 2014-05-12 2019-05-08 ローム株式会社 半導体装置
JP6772328B2 (ja) * 2014-05-12 2020-10-21 ローム株式会社 半導体装置
DE112019005495T5 (de) 2018-11-02 2021-09-02 Rohm Co., Ltd. Halbleiterbauteil, halbleitermodul, relay-einheit, batterieeinheit und fahrzeug
CN112930632B (zh) 2018-11-02 2023-08-04 罗姆股份有限公司 半导体单元、半导体装置、电池单元以及车辆
JP7180359B2 (ja) * 2018-12-19 2022-11-30 富士電機株式会社 抵抗素子

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1135806A1 (de) * 1998-12-03 2001-09-26 Infineon Technologies AG Steuerbares halbleiterbauelement mit einem gatevorwiderstand
JP4846106B2 (ja) * 2001-02-16 2011-12-28 三菱電機株式会社 電界効果型半導体装置及びその製造方法
JP2005302380A (ja) 2004-04-07 2005-10-27 Sony Corp 発光回路およびキセノンランプの発光方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051159A (zh) * 2013-01-08 2013-04-17 株洲南车时代电气股份有限公司 电力电子装置及其混合功率模块、混合功率模块的形成方法
CN105317611A (zh) * 2014-08-01 2016-02-10 富士电机株式会社 半导体装置
CN105317611B (zh) * 2014-08-01 2019-05-10 富士电机株式会社 半导体装置

Also Published As

Publication number Publication date
US20100163922A1 (en) 2010-07-01
US8253207B2 (en) 2012-08-28
JP2010153636A (ja) 2010-07-08

Similar Documents

Publication Publication Date Title
CN101789427A (zh) 绝缘栅型半导体装置
US9013848B2 (en) Active clamp protection circuit for power semiconductor device for high frequency switching
US6919603B2 (en) Efficient protection structure for reverse pin-to-pin electrostatic discharge
US6614633B1 (en) Semiconductor device including a surge protecting circuit
US6707128B2 (en) Vertical MISFET transistor surrounded by a Schottky barrier diode with a common source and anode electrode
US7750439B2 (en) ESD protection device
US20100259201A1 (en) Semiconductor device
JP2000012780A (ja) 半導体スナバ装置及び半導体装置
US9899367B2 (en) Integrated circuit including lateral insulated gate field effect transistor
US9142620B2 (en) Power device packaging having backmetals couple the plurality of bond pads to the die backside
JP5943037B2 (ja) 半導体装置
US8426914B2 (en) Semiconductor device integrated with converter and package structure thereof
JP3183020B2 (ja) 保護回路を内蔵した絶縁ゲート型半導体装置
US11139288B2 (en) Silicon-controlled-rectifier electrostatic protection structure and fabrication method thereof
US10615076B2 (en) Semiconductor chip having on-chip noise protection circuit
US7586720B1 (en) Electrostatic discharge protection device
TWI788213B (zh) 雙向靜電放電保護裝置
CN217062106U (zh) 集成温度传感器的点火igbt器件
EP3188241B1 (en) Light-emitting diode chip
CN110010602B (zh) 一种低击穿电压放电管及其制作方法
JP2000324797A (ja) スナバ装置
JP5125899B2 (ja) 内燃機関用点火装置
US9048278B2 (en) Semiconductor device
JP3284809B2 (ja) 大容量半導体装置
JP4899292B2 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20100728