CN101785096B - 半导体集成电路器件 - Google Patents
半导体集成电路器件 Download PDFInfo
- Publication number
- CN101785096B CN101785096B CN200980100120.6A CN200980100120A CN101785096B CN 101785096 B CN101785096 B CN 101785096B CN 200980100120 A CN200980100120 A CN 200980100120A CN 101785096 B CN101785096 B CN 101785096B
- Authority
- CN
- China
- Prior art keywords
- boundary line
- wiring
- element sides
- unit
- sides boundary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/118—Masterslice integrated circuits
- H01L27/11803—Masterslice integrated circuits using field effect technology
- H01L27/11807—CMOS gate arrays
Abstract
本发明提供一种不伴随OPC修正的数据量和处理时间增大而可防止靠近单元边界线的金属布线的变细和断线的半导体集成电路的布图结构。单元A和单元B在单元边界线(F1)处相邻。按照以单元边界线(F1)为对称轴实质上成为轴对称的方式，配置在直至单元边界线(F1)之间都不存在其它布线区的金属布线(m4、m6、m7、m9)的布线区。另一方面，扩散区的单元边界线(F1)侧的边(g1、g2、g3、g4)相对于单元边界线(F1)是非对称的。
Description
技术领域
本发明涉及一种对提高布线图形尺寸精度有效的半导体集成电路的布图(layout)结构。
背景技术
随着通过微细化推进布线宽度的缩小化，就变得不能忽视因光邻近效应(proximity effect)而产生的布线宽度的变化。所谓光邻近效应是布线宽度的完成值依赖于到邻近的布线的距离而变动的现象。光邻近效应导致布线尺寸的精度下降。为此，按照布线间隔，因光邻近效应的影响，布线宽度会比规定值缩小，根据情况会存在断线的可能性。
因此，基于OPC(Optical Proximity effect Correction)的对光邻近效应的影响的修正就变得不可缺少。所谓OPC是预测由布线间隔而产生的布线宽度的变动量，并进行修正，以便抵消此变动量，从而固定保持布线的完成宽度的技术。
例如，专利文献1已公开了一种有关多晶硅布线对策的技术。
专利文献1：JP特开平10-32253号公报
发明内容
在半导体集成电路的设计中，通常通过配置登记在库(library)的标准单元(standard cell)来进行布图设计。此情况下，对于最靠近某一单元的单元边界线的金属布线来说，到邻近的布线的距离会因相邻配置的单元的布图结构的不同而不同。
因此，关于最靠近单元边界线的金属布线，由于在配置单元后才使到邻近的布线的距离被确定，所以需要进行OPC修正。如果不这样，特别是在65nm以下的加工中，对于最靠近单元边界线的金属布线来说，就会增大因光邻近效应而产生变细、断线的可能性。另一方面，在配置单元后进行OPC修正的情况下，也会存在随着OPC修正的数据量增大，OPC修正处理时间会变长这样的问题。
鉴于上述问题，本发明的目的在于，提供一种不伴随OPC修正的数据量和处理时间的增大而能将靠近单元边界线的金属布线的变细和断线防患于未然的半导体集成电路的布图结构。
本发明提供一种半导体集成电路器件，其包括单元结构互不相同、且在沿着第一方向延伸的单元边界线处相邻的第一及第二标准单元；在上述第一及第二标准单元中，按照以上述单元边界线为对称轴实质上成为轴对称的方式，配置沿着上述第一方向延伸、且在直至上述单元边界线之间都不存在其它布线区的矩形的布线区。
根据本发明，在相邻的第一及第二标准单元中，按照以单元边界线为对称轴实质上成为轴对称的方式，配置在直至单元边界线之间都不存在其它布线区的矩形的布线区，换言之配置最靠近单元边界线的布线区。由此，对于最靠近单元边界线的布线区来说，在配置标准单元之前，就能确定到邻近的布线的距离。因此，能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。其结果，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。
此外，本发明提供一种半导体集成电路器件，其包括单元结构互不相同、且在沿着第一方向延伸的单元边界线处相邻的第一及第二标准单元；在上述第一及第二标准单元中，沿着上述第一方向延伸、且在直至上述单元边界线之间都不存在其它布线区的矩形的布线区，以上述单元边界线为对称轴成为非对称，在将规定长以下的间隔看作相接连的状态的时候，上述布线区以上述单元边界线为对称轴实质上成为轴对称。
根据本发明，在相邻的第一及第二标准单元中，在将规定长以下的间隔看作相接连的状态的时候，按照以单元边界线为对称轴实质上成为轴对称的方式，配置在直至单元边界线之间都不存在其它布线区的布线区。由此，对于最靠近单元边界线的布线区来说，在配置标准单元之前，就能确定到邻近的布线的距离。因此，能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。其结果，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。
发明效果
如上所述，根据本发明，不伴随OPC修正的数据量和处理时间的增大，就能将最靠近单元边界线的金属布线的变细和断线防患于未然。
附图说明
图1是表示第一实施方式相关的半导体集成电路器件的结构的布图平面图。
图2是表示第一实施方式相关的半导体集成电路器件的另一结构的布图平面图。
图3是表示第一实施方式相关的半导体集成电路器件的另一结构的布图平面图。
图4是表示第二实施方式相关的半导体集成电路器件的结构的布图平面图。
图5是表示第二实施方式相关的半导体集成电路器件的另一结构的布图平面图。
图6是表示第二实施方式相关的半导体集成电路器件的另一结构的布图平面图。
图7是表示第三实施方式相关的半导体集成电路器件的结构的布图平面图。
图8是表示第四实施方式相关的半导体集成电路器件的结构的布图平面图。
图9是表示第四实施方式相关的半导体集成电路器件的另一结构的布图平面图。
图10是表示具备单元边界线的标准单元的例子。
图11是使用图10这样的标准单元的布图数据的例子。
图12是表示具备单元边界线的标准单元的另一个例子。
图13是使用图12这样的标准单元的布图数据的例子。
图14是使用无单元边界线的标准单元的布图数据的例子。
图15是表示图14的布图数据中的单元边界线的图。
符号说明
F1单元边界线 m1电源布线
m2接地布线 m4、m6、m7、m9金属布线
D1、D2、D3、D4伪图形(dummy pattern)
d1、d2、d3、d4扩散区
g1、g2、g3、g4扩散区的边
c1、c2、c3、c4接触器(contact)
M1、M2、M3、M4布线区
X1、X2、X3、X4实际的布线区
具体实施方式
下面，参照附图，说明本发明的实施方式。
(第一实施方式)
图1是表示第一实施方式相关的半导体集成电路器件的结构的布图平面图。在图1的结构中，作为第一标准单元的单元A及作为第二标准单元的单元B在沿着第一方向(图中的纵方向)延伸的单元边界线F1处相邻。
单元A和单元B的单元结构互不相同。在单元A中配置PMOS晶体管P1、P2和NMOS晶体管N1、N2。通过从电源布线m1引出的金属布线m3、m4对PMOS晶体管P1、P2的源极提供电源电压。PMOS晶体管P1、P2的漏极是共有的，通过金属布线m5与NMOS晶体管N1的漏极连接。此金属布线m5构成单元A的输出。通过从接地布线m2引出的金属布线m6对NMOS晶体管N2的源极提供接地电压。通过这样的结构，单元A实现规定的电路功能。
同样地，在单元B中配置PMOS晶体管P3和NMOS晶体管N3。通过从电源布线m1引出的金属布线m7对PMOS晶体管P3的源极提供电源电压。PMOS晶体管P3的漏极通过金属布线m8与NMOS晶体管N3的漏极连接。此金属布线m8构成单元B的输出。通过从接地布线m2引出的金属布线m9对NMOS晶体管N3的源极提供接地电压。通过这样的结构，单元B也实现规定的电路功能。
在此，着眼于单元边界线F1的附近的布线区。在本实施方式中，按照以单元边界线F1为对称轴实质上成为轴对称的方式，配置沿着与单元边界线F1相同方向延伸、且最靠近单元边界线F1(换言之，在直至单元边界线F1之间都不存在其它布线区)的金属布线m4、m6、m7、m9的矩形的布线区。
即，当对比金属布线m4和金属布线m7时，各自的布线宽度w1、w3相等，到单元边界线F1的各自的距离s1、s2相等。此外，延伸的长度(单元边界线F1的方向的范围)实质上相等。此外，当对比金属布线m6和金属布线m9时，各自的布线宽度w2、w4相等，到单元边界线F1的各自的距离s3、s4相等。此外，延伸的长度(单元边界线F1的方向的范围)实质上相等。
在图1的结构中，靠近单元边界线F1的扩散区的尺寸在单元A和单元B中不同。即，单元A中最靠近单元边界线F1(换言之，在直至单元边界线F1之间都不存在其它扩散区)的扩散区d1、d2的单元边界线F1侧的边g1、g2，和单元B中的最靠近单元边界线F1(换言之，在直至单元边界线F1之间都不存在其它扩散区)的扩散区d3、d4的单元边界线F1侧的边g3、g4，并不是以单元边界线F1为对称轴成为轴对称，而是成为非对称。
在这样的结构中，根据现有的方法，通常在单元B中，按照小的尺寸的扩散区d3、d4，较短地形成金属布线m7、m9。因此，与相邻的单元A中的金属布线m4、m6，关于单元边界线F1不是轴对称。
但是，在本实施方式中，虽然靠近单元边界线F1的扩散区的尺寸在单元A和单元B中不同，但是通过较长地延长来构成单元B中的金属布线m7、m9，就能使其关于单元边界线F1与相邻的单元A中的金属布线m4、m6成为轴对称。
由此，关于单元边界线F1附近的金属布线，能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。其结果，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。
图2是表示本实施方式相关的半导体集成电路器件的另一结构的布图平面图。在图2中，单元A及单元B的结构与图1相同。而且，与图1相同，按照以单元边界线F1为对称轴实质上成为轴对称的方式，配置沿着与单元边界线F1相同方向延伸、且最靠近单元边界线F1的金属布线m4、m6、m7、m9的矩形的布线区。另一方面，在这些矩形的布线区中，接触器的配置相对于单元边界线F1成为非对称。
在图2的结构中，通过相对于金属布线m4相对于接触器c1的扩展长(extension)x1，延长金属布线m7相对于接触器c3的扩展长x3，就能使金属布线m4和金属布线m7关于单元边界线F1成为轴对称。此外，同样地，通过相对于金属布线m6相对于接触器c2的扩展长x2，延长金属布线m9相对于接触器c4的扩展长x4，就能使金属布线m6和金属布线m9关于单元边界线F1成为轴对称。
即使根据图2的结构，关于单元边界线F1附近的金属布线，也能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。其结果，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。
并且，通过扩展金属布线的区域能提高金属布线层的面积率，能均匀地保持单元内的金属布线层的膜厚。此外，通过延长相对于接触器的扩展长，来提高成品率。
图3是表示本实施方式相关的半导体集成电路器件的另一结构的布图平面图。在图3中，单元A的结构与图1不同，没有PMOS晶体管P2，且NMOS晶体管N1、N2都与PMOS晶体管P1连接。
在图3的结构中，在单元A的单元边界线F1的附近，配置金属布线的伪图形D1。而且，按照以单元边界线F1为对称轴实质上成为轴对称的方式，配置沿着与单元边界线F1相同方向延伸、且最靠近单元边界线F1的金属布线D1、m6、m7、m9的矩形的布线区。
根据现有的方法，通常在单元A中不配置伪图形D1。因此，在相邻的单元B中的金属布线m7中，就不会存在关于单元边界线F1成为轴对称的布线区。此情况下，关于金属布线m7，在单元内不能确定到邻近的金属布线的距离。
即，如图3所示，通过在单元A中配置伪图形D1，关于单元边界线F1附近的金属布线m7，能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。由此，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。
(第二实施方式)
图4是表示第二实施方式相关的半导体集成电路器件的结构的布图平面图。在图4的结构中，作为第一标准单元的单元A及作为第二标准单元的单元B在沿着第一方向(图中的纵方向)延伸的单元边界线F1处相邻。
单元A和单元B的单元结构互不相同。在单元A中配置PMOS晶体管P1、P2和NMOS晶体管N1、N2。PMOS晶体管P1、P2的源极是共有的，通过从电源布线m1引出的金属布线m3提供电源电压。PMOS晶体管P1、P2的漏极由金属布线m4连接，并且与NMOS晶体管N1、N2的漏极连接。此金属布线m4构成单元A的输出。NMOS晶体管N1、N2的源极是共有的，通过从接地布线m2引出的金属布线m5提供接地电压。通过这样的结构，单元A实现规定的电路功能。
同样地，在单元B中配置PMOS晶体管P3、P4和NMOS晶体管N3、N4。PMOS晶体管P3、P4的源极是共有的，通过从电源布线m1引出的金属布线m7提供电源电压。PMOS晶体管P3的漏极通过金属布线m6与NMOS晶体管N3的漏极连接。PMOS晶体管P4的漏极通过金属布线m8与NMOS晶体管N4的漏极连接。此金属布线m8构成单元B的输出。NMOS晶体管N3、N4的源极是共有的，通过从接地布线m2引出的金属布线m9提供接地电压。通过这样的结构，单元B实现规定的电路功能。
在单元A中，金属布线m4包含：以靠近单元边界线F1的边e1为一边的矩形的布线区(用虚线包围的部分)M1，和以靠近单元边界线F1的边e2为一边的矩形的布线区(用虚线包围的部分)M2。此外，在单元B中也与单元A相同，金属布线m6包含：以靠近单元边界线F1的边e3为一边的矩形的布线区(用虚线包围的部分)M3，和以靠近单元边界线F1的边e4为一边的矩形的布线区(用虚线包围的部分)M4。布线区M1、M2、M3、M4是最靠近单元边界线F1的矩形的布线区，换言之，是在直至单元边界线F1之间都不存在其它布线区的矩形的布线区。
而且，在本实施方式中，按照以单元边界线F1为对称轴实质上成为轴对称的方式，配置沿着与单元边界线F1相同方向延伸、且最靠近单元边界线F1的矩形的布线区M1、M2、M3、M4。
即，当对比布线区M1和布线区M3时，各自的布线宽度w1、w3相等，到单元边界线F1的各自的距离s1、s2相等。此外，沿着单元边界线F1的方向延伸的长度(即边e1、e3的长度)和范围实质上相等。此外，当对比布线区M2和布线区M4时，各自的布线宽度w2、w4相等，到单元边界线F1的各自的距离s3、s4相等。此外，沿着单元边界线F1的方向延伸的长度(即边e2、e4的长度)和范围实质上相等。
由此，关于单元边界线F1附近的金属布线，能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。其结果，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。
图5是表示本实施方式相关的半导体集成电路器件的另一结构的布图平面图。在图5中，单元A的结构与图4不同，没有PMOS晶体管P2，NMOS晶体管N1、N2都与PMOS晶体管P2连接。
在图5的结构中，在单元A的单元边界线F1的附近，配置金属布线的伪图形D1。而且，按照以单元边界线F1为对称轴实质上成为轴对称的方式，配置沿着与单元边界线F1相同方向延伸、且最靠近单元边界线F1的金属布线D1的矩形的布线区及布线区M2、M3、M4。
根据现有的方法，通常在单元A中不配置伪图形D1。因此，相邻的单元B中的布线区M3，就不存在相对于单元边界线F1成为轴对称的布线区。此情况下，关于布线区M3，在单元内不能确定到邻近的金属布线的距离。
即，如图5所示，通过在单元A中配置伪图形D1，关于单元边界线F1附近的金属布线m6的布线区M3，就能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。由此，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。
图6是表示本实施方式相关的半导体集成电路器件的另一结构的布图平面图。在图6中，单元A和单元B的结构与图4不同。
而且，在图6的结构中，也按照以单元边界线F1为对称轴实质上成为轴对称的方式，配置沿着与单元边界线F1相同方向延伸、且最靠近单元边界线F1的伪图形D1的矩形的布线区、金属布线m5的矩形的布线区M2、金属布线m6的矩形的布线区M3、及金属布线m8的矩形的布线区M4。
由此，关于单元边界线F1附近的金属布线，能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。由此，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。
(第三实施方式)
图7是表示第三实施方式相关的半导体集成电路器件的结构的布图平面图。在图7的结构中，作为第一标准单元的单元A及作为第二标准单元的单元B在沿着第一方向(图中的纵方向)延伸的单元边界线F1处相邻。
单元A和单元B的单元结构互不相同。在单元A中配置PMOS晶体管P1、P2和NMOS晶体管N1、N2。PMOS晶体管P1、P2的源极通过从电源布线m1引出的金属布线m3、m4提供电源电压。PMOS晶体管P1、P2的漏极是共有的，通过金属布线m5与NMOS晶体管N1的漏极连接。此金属布线m5构成单元A的输出。NMOS晶体管N2的源极通过从接地布线m2引出的金属布线m6提供接地电压。通过这样的结构，单元A实现规定的电路功能。
同样地，在单元B中配置PMOS晶体管P3和NMOS晶体管N3。通过从电源布线m1引出的金属布线m7对PMOS晶体管P3的源极提供电源电压。PMOS晶体管P3的漏极通过金属布线m8与NMOS晶体管N3的漏极连接。此金属布线m8构成单元B的输出。NMOS晶体管N3的源极通过从接地布线m2引出的金属布线m9提供接地电压。通过这样的结构，单元B实现规定的电路功能。
此外，在单元A中，在最靠近单元边界线F1的金属布线m4、m6之间配置伪图形D1、D2。同样地，在单元B中，也在最靠近单元边界线F1的金属布线m7、m9之间配置伪图形D3、D4。即在图7的结构中，作为最靠近单元边界线F1(在直至单元边界线F1之间都不存在其它布线区)的矩形的布线区，分别在单元A中配置金属布线m4、m6及伪图形D1、D2，在单元B中配置金属布线m7、m9及伪图形D3、D4。伪图形D1、D2、D3、D4的宽度w5分别相等，此外，到单元边界线F1的距离s1、s2、s3、s4也分别相等。
而且，在本实施方式中，按照相对于单元边界线F1实质上成为轴对称的方式，配置单元A中的金属布线m4、m6及伪图形D1、D2和单元B中的金属布线m7、m9及伪图形D3、D4。
由此，关于单元边界线F1附近的金属布线，能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。由此，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。此外，由于通过配置伪图形能使金属布线的区域增大，所以能调节金属布线层的面积率，能均匀地保持单元内的金属布线层的膜厚，提高成品率。
再有，伪图形D1、D2、D3、D4也可以是用于构成输入输出端子的金属布线。
(第四实施方式)
在上述各实施方式中，为了能预先预测基于光邻近效应的布线宽度变动的大小，在相邻的2个单元中，按照相对于单元边界线成为轴对称的方式，配置最靠近单元边界线的矩形的布线区。
在此可知，即使是间断地配置布线区的结构，只要其布线区相互的间隔是特别的微小，当从光邻近效应的观点看时，这些布线区实质上可看作连成1个的状态。鉴于这一点，即使布线区本身相对于单元边界线不一定为轴对称，也能有获得与上述的各实施方式相同的作用效果的结构。
即，在相邻的2个单元中，沿着与单元边界线同一方向延伸、且在直至单元边界线之间都不存在其它布线区的矩形的布线区，以单元边界线为对称轴成为非对称。而且，当将规定长度以下的间隔看作相接连的状态时，这些布线区以单元边界线为对称轴实质上成为轴对称。在此的规定长度是在光邻近效应的观点中可被看作实质上相接连的状态的间隔的长度。在此结构中，虽然布线区本身相对于单元边界线不成为轴对称，但是当从光邻近效应的观点看时，布线区实质上按照相对于单元边界线成为轴对称的方式被配置。因此，与上述的各实施方式相同，能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。
图8是表示第四实施方式相关的半导体集成电路器件的结构的布图平面图。在图8的结构中，作为第一标准单元的单元A及作为第二标准单元的单元B在沿着第一方向(图中的纵方向)延伸的单元边界线F1处相邻。单元A和单元B的结构与图7基本上相同。但是，与图7相比，较长地延长单元B中的金属布线m7、m9，并且规定在其间配置的伪图形仅为1个(伪图形D3)。
在图8的结构中，将布线区的间隔t设定为从光邻近效应的观点看时布线区可被看作相接连的状态时的规定长度以下。在图8中，间隔t比布线宽度w更小。由此，就成了配置沿着单元边界线F1的方向延伸、且在直至单元边界线F1之间都不存在其它布线区的实际的布线区X1、X2的情况。在布线区X1中，配置金属布线m4、m6及伪图形D1、D2，在布线区X2中，配置金属布线m7、m9及伪图形D3。
而且，布线区X1、X2以单元边界线F1为对称轴实质上成为轴对称。即，布线区X1、X2宽度都为w，到单元边界线F1的距离都为s。
即使根据这样的结构，关于单元边界线F1附近的金属布线，也能预先预测基于光邻近效应的布线宽度变动的大小，能在标准单元的状态下施行OPC修正。由此，不需要单元配置后的OPC修正，在能削减OPC修正的数据量的同时，还能缩短OPC修正处理时间。此外，由于通过配置伪图形能使金属布线的区域增大，所以能调节金属布线层的面积率，能均匀地保持单元内的金属布线层的膜厚，提高成品率。
再有，伪图形D1、D2、D3也可以是用于构成输入输出端子的金属布线。此外，伪图形D1、D2、D3也可以连接到金属布线m4、m6、m7、m9的任意一个。
此外，在图8的结构中，虽然在第一方向中途径整个单元A及单元B形成实际的布线区X1、X2，但也可以在其一部分上形成。
图9是表示本实施方式相关的半导体集成电路器件的另一结构的布图平面图。在图9中，单元A及单元B的结构与上述的图3相同。在图9的结构中，按照以单元边界线F1为对称轴实质上成为轴对称的方式，形成沿着第一方向延伸、且在直至单元边界线F1之间都不存在其它布线区的实际的布线区X3、X4。即，布线区X3、X4宽度都为w，到单元边界线F1的距离都为s。但是，布线区X3、X4在第一方向中形成在单元A及单元B的一部分中。而且，在布线区X3中按间隔t配置伪图形D1、D2，在布线区X4中配置金属布线m7。此外，还按照关于单元边界线F1成为轴对称的方式，配置金属布线m6、m9的布线区。
再有，在上述各实施方式中，所谓布线区相对于单元边界线实质上成为轴对称是指，宽度、到单元边界线的距离、以及延伸的长度实质相等的情形。在此的“实质上相等”是指从光邻近效应的观点看时允许在对相邻的布线造成的影响中不发生差异的程度的不同。
在此，关于本申请中的“单元边界线”，与“标准单元”加以联系进行补充说明。
在半导体集成电路领域，通常通过配置登记在库(library)的标准单元来进行布图设计。标准单元分别具有倒相器(inverter)、NAND、NOR、触发器(flip-flop)等的各种逻辑功能。
标准单元的布图数据，通常如图10所示的单元X的那样，包括单元边界线。而且，在布图设计之时，如图11所示，通过配置各单元(单元X、Y、Z)使它们与单元边界线相连来作成布图数据。
但是，单元边界线是布图设计时所虚拟的线，在最终的半导体集成电路中不存在。因此，在标准单元的布图数据中，不必在图10所示这样的位置处保持单元边界线。例如，如图12所示，单元边界线设定得比图10更偏外侧，如图13所示，即使重叠配置邻接的单元也无妨。或者，为了能不在标准单元的布图数据中设置单元边界线，也可以如图14所示，相邻配置各单元。
图11的布图的情形，单元边界线处于标准单元本身的单元边界线的位置X1、X2的位置。再有，图13的布图的情形，邻接的单元重叠配置，标准单元的单元边界线位于其相邻的单元内。此情况下，本申请中，认为在处于标准单元本身的单元边界线之间的位置Y1、Y2处存在单元边界线。再有，图14的布图的情形，虽然没有标准单元本身的单元边界线，但本申请中，如图15所示，认为单元边界线处于位置Z1、Z2。
即，在本申请中，在半导体集成电路器件中，将实现一个逻辑功能的块(block)看作1个标准单元。在此，所谓“实现逻辑功能的块”是指具有所谓倒相器、NAND、NOR、触发器这样的各种逻辑功能的电路块。而且，认为在实现逻辑功能的块彼此邻接的其交界线处存在单元边界线。
在“实现逻辑功能的块”即标准单元中，信号线布线在该布线层中不与其它标准单元连接，是独立的。例如，如图14所示，相邻配置的单元X、Y、Z，信号线布线相互独立，在各个单元中信号线不连接。但是，电源布线在各个单元中连接。即，通过观察单元内信号线布线的结构就能识别标准单元的交界线即单元边界线的位置。再有，连接各个单元的信号线布线通常形成在单元内信号线布线的上层的布线层。
工业实用性
根据本发明，由于不伴随OPC修正的数据量和处理时间的增大，就能将最靠近单元边界线的金属布线的变细和断线防患于未然，所以有助于提高各种电子设备中所搭载的半导体集成电路的成品率、降低成本、缩短开发时间。
Claims (3)
1.一种半导体集成电路器件，包括单元结构互不相同、且在沿着第一方向延伸的单元边界线处相邻的第一及第二标准单元，
在上述第一及第二标准单元中，
按照以上述单元边界线为对称轴成为非对称的方式，配置沿着上述第一方向延伸、且在直至上述单元边界线之间都不存在其它布线区的矩形的布线区；
在将规定长以下的间隔看作相接连的状态时，上述布线区以上述单元边界线为对称轴实质上成为轴对称；
上述规定长是在光邻近效应的观点中能实质上看作相接连的状态的间隔的长度。
2.根据权利要求1所述的半导体集成电路器件，其特征在于，
上述布线区中至少一部分与电源布线或接地布线连接。
3.根据权利要求1所述的半导体集成电路器件，其特征在于，
上述布线区中至少一部分是伪图形。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008176143 | 2008-07-04 | ||
| JP2008-176143 | 2008-07-04 | ||
| PCT/JP2009/000801 WO2010001507A1 (ja) | 2008-07-04 | 2009-02-24 | 半導体集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101785096A CN101785096A (zh) | 2010-07-21 |
| CN101785096B true CN101785096B (zh) | 2013-06-26 |
Family
ID=41465617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200980100120.6A Active CN101785096B (zh) | 2008-07-04 | 2009-02-24 | 半导体集成电路器件 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPWO2010001507A1 (zh) |
| CN (1) | CN101785096B (zh) |
| WO (1) | WO2010001507A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102918643A (zh) * | 2011-04-06 | 2013-02-06 | 松下电器产业株式会社 | 半导体集成电路装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523446A (zh) * | 2003-02-19 | 2004-08-25 | ���µ�����ҵ��ʽ���� | 掩模图形产生方法及掩模图形产生装置 |
| CN1794459A (zh) * | 2004-12-20 | 2006-06-28 | 松下电器产业株式会社 | 单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004342757A (ja) * | 2003-05-14 | 2004-12-02 | Toshiba Corp | 半導体集積回路及びその設計方法 |
| JP2007317814A (ja) * | 2006-05-25 | 2007-12-06 | Matsushita Electric Ind Co Ltd | スタンダードセルを用いた半導体集積回路とその設計方法 |
| JP4621696B2 (ja) * | 2007-01-15 | 2011-01-26 | 株式会社東芝 | レイアウトパターンの作成装置及びレイアウトパターンの作成方法 |
-
2009
- 2009-02-24 WO PCT/JP2009/000801 patent/WO2010001507A1/ja active Application Filing
- 2009-02-24 JP JP2009519685A patent/JPWO2010001507A1/ja active Pending
- 2009-02-24 CN CN200980100120.6A patent/CN101785096B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1523446A (zh) * | 2003-02-19 | 2004-08-25 | ���µ�����ҵ��ʽ���� | 掩模图形产生方法及掩模图形产生装置 |
| CN1794459A (zh) * | 2004-12-20 | 2006-06-28 | 松下电器产业株式会社 | 单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路 |
Non-Patent Citations (2)
| Title |
|---|
| JP特开2007-110166A 2007.04.26 |
| JP特开2007-317814A 2007.12.06 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101785096A (zh) | 2010-07-21 |
| JPWO2010001507A1 (ja) | 2011-12-15 |
| WO2010001507A1 (ja) | 2010-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8319257B2 (en) | Semiconductor device and layout design method therefor | |
| US7137094B2 (en) | Method for reducing layers revision in engineering change order | |
| CN101005068B (zh) | 单元和半导体器件 | |
| US7290234B2 (en) | Method for computer aided design of semiconductor integrated circuits | |
| JP3231741B2 (ja) | スタンダードセル、スタンダードセル列、スタンダードセルの配置配線装置および配置配線方法 | |
| US8525552B2 (en) | Semiconductor integrated circuit device having a plurality of standard cells for leakage current suppression | |
| JP7071195B2 (ja) | 異種コンタクトを具備する集積回路、及びそれを含む半導体装置 | |
| US8004014B2 (en) | Semiconductor integrated circuit device having metal interconnect regions placed symmetrically with respect to a cell boundary | |
| US20060195811A1 (en) | System and method for reducing design cycle time for designing input/output cells | |
| CN104377196A (zh) | 标准单元布局、具有工程更改指令单元的半导体器件及方法 | |
| JP2008235350A (ja) | 半導体集積回路 | |
| CN101743633A (zh) | 半导体集成电路装置 | |
| JP4204444B2 (ja) | 半導体集積回路の設計方法 | |
| JP5256800B2 (ja) | 半導体集積回路 | |
| US9898569B2 (en) | Semiconductor layout structure and designing method thereof | |
| US20170170162A1 (en) | Integrated circuit having spare circuit cells | |
| US8810280B2 (en) | Low leakage spare gates for integrated circuits | |
| KR20160105263A (ko) | 시스템 온 칩 및 이의 레이아웃 설계 방법 | |
| CN101785096B (zh) | 半导体集成电路器件 | |
| CN102334183B (zh) | 半导体装置 | |
| ITMI20100755A1 (it) | Cella di base per implementazione di un ordine di modifica o engineering change order (eco) perfezionata. | |
| CN109148450B (zh) | 半导体器件和制造该半导体器件的方法 | |
| JP2014103254A (ja) | 半導体装置およびその製造方法 | |
| JP2004006514A (ja) | ゲートアレイ半導体装置の基本セル，ゲートアレイ半導体装置，および，ゲートアレイ半導体装置のレイアウト方法 | |
| US20070164790A1 (en) | Method for Forming a Domino Circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20151106 Address after: Kanagawa Patentee after: Co., Ltd. Suo Si future Address before: Osaka Japan Patentee before: Matsushita Electric Industrial Co., Ltd. |