CN102918643A - 半导体集成电路装置 - Google Patents

半导体集成电路装置 Download PDF

Info

Publication number
CN102918643A
CN102918643A CN2012800015203A CN201280001520A CN102918643A CN 102918643 A CN102918643 A CN 102918643A CN 2012800015203 A CN2012800015203 A CN 2012800015203A CN 201280001520 A CN201280001520 A CN 201280001520A CN 102918643 A CN102918643 A CN 102918643A
Authority
CN
China
Prior art keywords
metal line
power supply
connector
wiring
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2012800015203A
Other languages
English (en)
Inventor
池上智朗
西村英敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102918643A publication Critical patent/CN102918643A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H01L2027/11868—Macro-architecture
    • H01L2027/11874—Layout specification, i.e. inner core region
    • H01L2027/11881—Power supply lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种半导体集成电路装置。相对于连接第1供电用金属布线(MV1)与设置于其上层的第2供电用金属布线(NV1)的供电用插塞(QV1)而言，在其附近设置有连接第1电路用金属布线(M4)与设置于其上层的第2电路用金属布线(N4)的布线插塞(Q4)。而且，供电用插塞(QV1)与布线用插塞(Q4)被配置为在第1供电用金属布线(MV1)延伸的方向上相对地错开位置。

Description

半导体集成电路装置
技术领域
本发明涉及半导体集成电路装置的布局，尤其涉及对兼顾半导体集成电路装置的微细化和小面积化有效的技术。
背景技术
以往，在半导体集成电路装置中，通过自由地配置并布线具有各种各样的宽度或长度的晶体管，由此实现具有所期望的功能的多种多样的电路单位。将该电路单位称为单元(cell)。而且，组合该单元并进行配置布线，由此实现大规模集成电路装置(LSI：Large Scale Integration)。
近年来，伴随着用于削减芯片成本的单元的小面积化，不仅需要缩小被配置于单元内的晶体管或布线的尺寸，还谋求在单元内无浪费地配置晶体管或布线。结果，尤其是在双稳态触发电路或闩锁电路等复杂的单元中，在布局上存在以下的问题。
图10是以小面积来实现闩锁电路单元的布局俯视图。图10中，配置由栅极布线Gn(n为整数、以下同样)及形成有源极/漏极的活性区域Dn构成的晶体管Tn，在其上层形成有用于连接这些晶体管Tn的第1层金属布线Mn。用于供给各晶体管Tn的源极电位的供电用活性区域DV0～DV1及供电用第1层金属布线MV0～MV1在单元的上下端沿着附图横向延伸。再有，形成有连接栅极布线Gn或活性区域Dn与金属布线Mn的布线用插塞(plug)Pn、及连接活性区域DV0～DV1与金属布线MV0～MV1的供电用插塞PVn。为了抑制晶体管Tn的源极电位下降，通常以等间隔配置多个供电用插塞PVn。即，供电用插塞PVn的中心位于具有规定长度的间距S0的栅格线(grid line)Ln上。如此一来，在将横宽是以栅格的整数倍来定义的单元上下左右地相邻配置多个之际，由于可以将各单元的供电用插塞配置为互相重叠，故供电用插塞彼此之间不会妨碍而可以紧密地配置。
在此，从制造工艺的观点来看，在互相接近配置的插塞的间隔较小的情况下，插塞彼此之间会短路，产生无法获得所期望的电路动作的可能性。为了防止这种现象，需要使布线用插塞Pn与供电用插塞PVn的间隔大于供电用插塞PVn彼此之间的间隔。例如图10的情况下，需要分别增大布线用插塞P14与供电用插塞PV6、PV7的间隔、布线用插塞P24与供电用插塞PV10、PV11的间隔、布线用插塞P15与供电用插塞PV21、PV22的间隔、布线用插塞P20与供电用插塞PV23、PV24的间隔。再有，即便在栅极布线Gn的电位没有与晶体管Tn的源极电位大大不同的情况下，从设计规则或制造工艺的观点出发，都需要某种程度地增大布线用插塞Pn与供电用插塞PVn的间隔。因而产生使单元在上下方向伸长的需要，结果单元面积会增大。该倾向在单元高度被降低的单元中变得显著起来。
作为解决该问题的方法之一，在专利文献1中，省略供电用插塞PVn的一部分。例如图11的例子中，省略了图10中的供电用插塞PV6、PV7、PV10、PV11、PV21～PV24。由此，既可以维持单元的小面积布局、同时又可以充分地增大布线用插塞Pn与供电用插塞PVn的间隔，可以使电路动作稳定。
在先技术文献
专利文献
专利文献1：日本特开2010-067799号公报
发明内容
发明所要解决的技术课题
在上述专利文献1的例子中，省略供电用插塞PVn的一部分，由此在维持单元的小面积布局的同时确保将布线用插塞Pn与供电用插塞PVn的间隔充分地增大。
然而，对于构成用于将供电用金属布线的上层侧的供电用插塞、例如供电用金属布线连接到上层的电源带状布线的堆叠通孔构造(stacked viastructure)的供电用插塞而言，有时省略该供电用插塞是困难的。因而，即便在与供电用插塞相同的布线层附近存在被供给不同电位的布线用插塞的情况下，也无法省略该供电用插塞，由此存在无法确保供充分地增大供电用插塞与布线用插塞的间隔的可能性。为了避免该问题，例如只要使配置了布线用插塞的电路用金属布线远离供电用金属布线即可，但在该情况下产生使单元在上下方向伸长的需要，结果单元面积增大。
本发明的目的在于提供一种布局构造，以便在半导体集成电路装置中不会招致面积的增加，可以充分地确保布线用插塞与供电用插塞的间隔且可以维持电路动作稳定性。
用于解决问题的技术方案
本发明的第1形态中，包含标准逻辑单元的半导体集成电路装置具备：第1供电用金属布线，其形成于第1布线层且沿第1方向延伸；第2供电用金属布线，其形成于所述第1布线层的上层的第2布线层且按照与所述第1供电用金属布线重叠的方式沿所述第1方向延伸；第1电路用金属布线，其在所述标准逻辑单元内形成于所述第1布线层；第2电路用金属布线，其在所述标准逻辑单元内形成于所述第2布线层，且按照与所述第1电路用金属布线重叠的方式沿所述第1方向延伸；供电用插塞，其连接所述第1供电用金属布线与所述第2供电用金属布线；以及布线用插塞，其连接所述第1电路用金属布线与所述第2电路用金属布线，所述第2电路用金属布线被配置为：在所述标准逻辑单元内，比形成于所述第2布线层的其他电路用金属布线更靠近所述第2供电用金属布线，且在与所述第1方向垂直的第2方向进行观察时与所述第2供电用金属布线具有重合。另外，所述供电用插塞与所述布线用插塞在所述第1方向上被配置于不同的位置。
根据该形态，相对于连接第1供电用金属布线和设置于其上层的第2供电用金属布线的供电用插塞而言，在其附近设置有连接第1电路用金属布线和设置于其上层的第2电路用金属布线的布线插塞。而且，该供电用插塞与布线用插塞在第1方向上配置在不同的位置。即，供电用插塞与布线用插塞在第1方向上相对错开位置地配置。因而，在接近的供电用插塞与布线用插塞之间能够确保充分的间隔，不会招致面积增加，可以避免插塞彼此之间成为电短路状态这样的问题。
本发明的第2形态中，包含标准逻辑单元的半导体集成电路装置具备：第1供电用金属布线，其形成于第1布线层且沿第1方向延伸；第2供电用金属布线，其形成于所述第1布线层的上层的第2布线层且按照与所述第1供电用金属布线重叠的方式沿所述第1方向延伸；第1电路用金属布线，其在所述标准逻辑单元内形成于所述第1布线层；第2电路用金属布线，其在所述标准逻辑单元内形成于所述第2布线层，且按照与所述第1电路用金属布线重叠的方式沿所述第1方向延伸；供电用插塞，其连接所述第1供电用金属布线与所述第2供电用金属布线；以及布线用插塞，其连接所述第1电路用金属布线与所述第2电路用金属布线，所述第2电路用金属布线被配置为：在所述标准逻辑单元内，比形成于所述第2布线层的其他任意的电路用金属布线更靠近所述第2供电用金属布线，且在与所述第1方向垂直的第2方向进行观察时与所述第2供电用金属布线具有重合。另外，所述布线用插塞在所述第2方向上的中心，自所述第2电路用金属布线的在所述布线用插塞的配置位置处的所述第2方向上的中心起向远离所述供电用插塞的一方错开。
根据该形态，相对于连接第1供电用金属布线与设置于其上层的第2供电用金属布线的供电用插塞而言，在其附近设置有连接第1电路用金属布线与设置于其上层的第2电路用金属布线的布线插塞。而且，该布线用插塞在第2方向上的中心自第2电路用金属布线的在布线用插塞的配置位置处的第2方向上的中心起向远离供电用插塞的一方错开。即，布线用插塞向远离供电用插塞的一方错开位置地配置。因而，在接近的供电用插塞与布线用插塞之间能够确保充分的间隔，不会招致面积增加，且可以避免插塞彼此之间成为电短路状态这样的问题。
本发明的第3形态中，包含标准逻辑单元的半导体集成电路装置具备：第1供电用金属布线，其形成于第1布线层且沿第1方向延伸；第2供电用金属布线，其形成于所述第1布线层的上层的第2布线层且按照与所述第1供电用金属布线重叠的方式沿所述第1方向延伸；第1电路用金属布线，其在所述标准逻辑单元内形成于所述第1布线层；第2电路用金属布线，其在所述标准逻辑单元内形成于所述第2布线层且按照与所述第1电路用金属布线重叠的方式沿所述第1方向延伸；供电用插塞，其连接所述第1供电用金属布线与所述第2供电用金属布线；以及布线用插塞，其连接所述第1电路用金属布线与所述第2电路用金属布线，所述第2电路用金属布线被配置为：在所述标准逻辑单元内，比形成于所述第2布线层的其他任意的电路用金属布线更靠近所述第2供电用金属布线，且在与所述第1方向垂直的第2方向进行观察时与所述第2供电用金属布线具有重合。另外，所述供电用插塞在所述第2方向上的中心，自所述第1供电用金属布线的在所述供电用插塞的配置位置处的所述第2方向上的中心起向远离所述布线用插塞的一方错开。
根据该形态，相对于连接第1供电用金属布线与设置于其上层的第2供电用金属布线的供电用插塞而言，在其附近设置有连接第1电路用金属布线与设置于其上层的第2电路用金属布线的布线插塞。而且，该供电用插塞在第2方向上的中心自第1供电用金属布线的在供电用插塞的配置位置处的第2方向上的中心起向远离布线用插塞的一方错开。即，供电用插塞向远离布线用插塞的一方错开位置地配置。因而，在接近的供电用插塞与布线用插塞之间能够确保充分的间隔，不会招致面积增加，且可以避免插塞彼此之间成为电短路状态这样的问题。
发明效果
根据本发明，能够以小面积充分地确保供电用插塞与布线用插塞的间隔，可以维持电路动作稳定性。
附图说明
图1是实施方式1涉及的半导体集成电路装置的布局图案的例子。
图2是从图1中省略了金属布线与第2插塞的图。
图3是从图1中省略了活性区域及栅极布线的图。
图4是在单元列上配置了电源带状布线的布局俯视图。
图5是图1的线A-A’处的剖面构造。
图6是实施方式1涉及的半导体集成电路装置的布局图案的其他例子。
图7是实施方式1涉及的半导体集成电路装置的布局图案的其他例子。
图8是实施方式2涉及的半导体集成电路装置的布局图案的例子。
图9是实施方式2涉及的半导体集成电路装置的布局图案的其他例子。
图10是闩锁电路单元的布局的一例。
图11是图10的布局中采用了以往技术的例子。
具体实施方式
以下，基于附图对本发明的实施方式详细地进行说明。
(实施方式1)
图1是表示实施方式1涉及的半导体集成电路装置的布局图案的一例的俯视图。图1中示出与1个标准单元(标准逻辑单元)相关的构成。图1中，例如示出了构成MISFET那样的晶体管的活性区域及栅极布线、设置在其上层(第1布线层)的第1层金属布线、对栅极布线或活性区域与第1层金属布线进行电连接的第1插塞、设置在第1层金属布线的上层(第2布线层)的第2层金属布线、以及对第1层金属布线与第2层金属布线进行电连接的第2插塞。另外，图2及图3是为了容易看图1而做出的图，图2从图1中省略了第1层及第2层金属布线与第2插塞而仅图示了栅极布线、活性区域及第1插塞，图3从图1中省略了活性区域及栅极布线而仅图示了第1层及第2层金属布线与第1及第2插塞。
图1中，DV0～DV1是用于供给各晶体管的源极电位的供电用活性区域，在单元的上下端沿着附图横向(第1方向)延伸。在供电用活性区域DV0～DV1的上层分别设置有供电用第1层金属布线MV0～MV1。供电用活性区域DV0与供电用第1层金属布线MV0通过形成于其间的多个供电用第1插塞PV0～PV3而被电连接。同样，供电用活性区域DV1与供电用第1层金属布线MV1通过形成于其间的多个供电用第1插塞PV4～PV7而被电连接。
在供电用活性区域DV0、DV1之间设置有成为晶体管的源极或漏极的活性区域D1～D2、成为晶体管的栅极的栅极布线G1～G3，从而形成晶体管T1～T6。活性区域例如是通过在半导体基板主面形成称为STI(Shallow Trench Isolation)或SGI(Shallow Groove Isolation)的浅沟槽型的分离区域而被规定的。栅极布线例如由多晶硅膜来形成，在半导体基板的主面上隔着由薄的氧化硅膜等形成的栅极绝缘膜而被图案化。
在供电用活性区域DV0、DV1之间，在活性区域D1～D2及栅极布线G1～G3的上层(第1布线层)设置电路用第1层金属布线M1～M4，且按照对活性区域D1～D2及栅极布线G1～G3与电路用第1层金属布线M1～M4进行电连接的方式而设置有多个布线用第1插塞P1～P7。在电路用第1层金属布线M1～M4的上层(第2布线层)设置电路用第2层金属布线N1～N4，且按照对电路用第1层金属布线M1～M4与电路用第2层金属布线N1～N4进行电连接的方式而设置有多个布线用第2插塞Q1～Q4。通过利用电路用金属布线而被电连接的活性区域及栅极布线来实现例如NAND电路或双稳态触发电路等的电路功能。
在此，在图1中图示有例如用于从形成于第4金属布线层的电源带状布线向供电用第1层金属布线MV1进行电源供给的堆叠通孔构造的一部分、即供电用第2层金属布线NV1与供电用第2插塞QV1。另外，在图1中为了易于明白说明而省略了第2金属布线层的上层的布线及插塞。
图4是例示出包含图1所示的布局图案在内的电路区域的例子的布局俯视图。如图4所示，具有图1所示的布局图案的标准单元C1排列在附图横向上，由此构成被供电用第1层金属布线MV0、MV1夹持的标准单元列。而且，在附图纵向上排列配置该标准单元列。在标准单元列上方的第4金属布线层，电源带状布线SV0、SV1按照沿着与供电用第1层金属布线MV0、MV1延伸的方向垂直的附图纵向延伸的方式配置。供电用第1层金属布线MV0、MV1与电源带状布线SV0、SV1通过配置为堆叠状的供电用插塞QV1、TV1、UV1而被连接。
图5是示出了图1的线A-A’处的剖面构造的图。图5中，电源带状布线SV1形成于第4金属布线层(M4)。供电用第1层金属布线MV1与电源带状布线SV1通过被配置为堆叠状的供电用第2插塞QV1、供电用第2层金属布线NV1、供电用第3插塞TV1、供电用第3层金属布线RV1、及供电用第4插塞UV1而电连接。
为了抑制供电用第1层金属布线MV1的IR下降(IR drop)，供电用第2插塞QV1通常被配置在沿附图横向延伸的供电用第1层金属布线MV1上的任意位置。另外，在因小面积化而降低了单元高度的状态下为了实现单元的电路功能，需要尽可能多地确保可以配置于单元内的电路用第2层金属布线的资源。因而，使供电用第2层金属布线NV1与电路用第2层金属布线N4尽量接近，例如按照其间隔成为工艺规则上可以容许的最小值的方式进行配置。然而该情况下配置于供电用第2层金属布线NV1上的供电用第2插塞QV1和配置于电路用第2层金属布线N4上的布线用第2插塞Q4会过于接近，存在插塞彼此之间短路而不能获得所期望的电路动作的可能性。但是，若与上述专利文献1同样地若省略供电用第2插塞QV1，则无法从上层的电源带状布线进行电源供给。
因而，本实施方式中，在栅格线L3上配置布线用第2插塞Q4而在栅格线L2、L3间配置供电用第2插塞QV1。即，使布线用第2插塞Q4与供电用第2插塞QV1的位置在附图横向上相对地错开。由此，在布线用第2插塞Q4与供电用第2插塞QV1之间可以确保充分的间隔，因此可以避免插塞彼此之间成为电短路状态这样的问题。再有，由于无需使半导体集成电路装置在附图上下方向伸长，故也不会产生布局面积的增加。
即，在本实施方式的构成中，形成于第1布线层且沿附图横向(第1方向)延伸的作为第1供电用金属布线的布线MV1、和形成于第2布线层且按照与布线MV1重叠的方式沿第1方向延伸的第2供电用金属布线NV1，通过形成于其间的作为供电用插塞的插塞QV1而被连接。再有，在标准逻辑单元内，形成于第1布线层的作为第1电路用金属布线的布线M4和形成于第2布线层且按照与布线M4重叠的方式沿第1方向延伸的作为第2电路用金属布线的布线N4，通过作为形成于其间的布线用插塞的插塞Q4而被连接。而且，在标准逻辑单元内布线N4配置得要比形成于第2布线层的其他任意的电路用金属布线更靠近布线NV1，且被配置为在附图纵向(第2方向)进行观察时与布线NV具有重合。而且，供电用插塞QV1与布线用插塞Q4在附图横向上配置于不同的位置。换言之，在附图纵向进行观察时，供电用插塞QV1与布线用插塞Q4并未具有重合。
图6是表示本实施方式涉及的半导体集成电路装置的布局图案的其他例子的俯视图。图6的构成和图1的构成几乎相同。其中，不同点在于：图1中，在栅格线L3上配置布线用第2插塞Q4且在栅格线L2、L3间配置供电用第2插塞QV1，相对于此在图6中，在栅格线L2、L3间配置布线用第2插塞Q4且在栅格线L3上配置供电用第2插塞QV1。图6的构成中，布线用第2插塞Q4与供电用第2插塞QV1的位置在附图横向上相对地错开，由此获得与图1的构成同样的效果。
图7是表示本实施方式涉及的半导体集成电路装置的布局图案的其他例子的俯视图。图7的构成也与图1的构成几乎同样，但是不同点在于为了对布线MV1与布线NV1进行连接而设置有2个供电用第2插塞QV1、QV2。而且，在栅格线L2、L3间配置布线用第2插塞Q4，在栅格线L2上配置供电用第2插塞QV1、在栅格线L3上配置供电用第2插塞QV2。即，供电用第2插塞QV1、QV2双方和布线用第2插塞Q4在附图横向上都被配置于不同的位置。图7的构成中，布线用第2插塞Q4与各供电用第2插塞QV1、QV2的位置在附图横向上也是相对地错开的，由此获得与图1的构成同样的效果。另外，当然也可以设置3个以上的供电用插塞。
此外，在上述的构成例中，虽然从设计容易性的观点来看，利用栅格线来确定供电用第2插塞及布线用第2插塞的配置位置，但不限于此，只要在相对的位置关系上可确保充分的间隔即可。例如，当然也可以在栅格线上以外的位置上配置供电用第2插塞及布线用第2插塞双方。
(实施方式2)
实施方式1中，通过使供电用第2插塞及与供电用第2插塞接近配置的布线用第2插塞的至少任一方的配置位置在附图横向(第1方向)上错开，从而确保供电用第2插塞与布线用第2插塞的间隔。与此相对，实施方式2中使供电用第2插塞及与供电用第2插塞接近配置的布线用第2插塞的至少任一方的配置位置在附图纵向(第2方向)上错开，由此确保他们的间隔。
图8是表示实施方式2涉及的半导体集成电路装置的布局图案的一例的俯视图。图8中，与图1同样地示出与1个标准单元(标准逻辑单元)相关的构成，例如示出构成MISFET那样的晶体管的活性区域及栅极布线、设置在其上层(第1布线层)的第1层金属布线、对栅极布线或活性区域与第1层金属布线进行电连接的第1插塞、设置在第1层金属布线的上层(第2布线层)的第2层金属布线、以及对第1层金属布线与第2层金属布线进行电连接的第2插塞。针对与图1共同的构成要素赋予与图1相同的符号，并在此省略其详细的说明。
图8的构成中，使布线用第2插塞Q4向附图纵向下方移动，由此来确保与供电用第2插塞QV1的间隔。此时，为了确保布线用第2插塞Q4与电路用第2层金属布线N4的重叠而将电路用第2层金属布线N4的形状形成为L字形状。即，电路用第2层金属布线N4在布线用第2插塞Q4的配置位置处的宽度要比其他部分更宽。
即，图8的构成中，形成于第1布线层且沿附图横向(第1方向)延伸的作为第1供电用金属布线的布线MV1和形成于第2布线层且按照与布线MV1重叠的方式沿第1方向延伸的第2供电用金属布线NV1，通过作为形成于其间的供电用插塞的插塞QV1而被连接。再有，在标准逻辑单元内，形成于第1布线层的作为第1电路用金属布线的布线M4和形成于第2布线层且按照与布线M4重叠的方式沿第1方向延伸的作为第2电路用金属布线的布线N4，通过作为形成于其间的布线用插塞的插塞Q4而被连接。而且，在标准逻辑单元内，布线N4配置得要比形成于第2布线层的其他任意的电路用金属布线更靠近布线NV1，且配置为在附图纵向(第2方向)进行观察时与布线NV1具有重合。而且，布线用插塞Q4在附图纵向上的中心自布线N4的在布线用插塞Q4的配置位置处的附图纵向上的中心起，向远离供电用插塞QV1的一方错开。
图9是表示实施方式2涉及的半导体集成电路装置的布局图案的其他例子的俯视图。图9的构成中，使供电用第2插塞QV1向附图纵向上方移动，由此确保与布线用第2插塞Q4的间隔。此时，为了确保供电用第2插塞QV1与供电用第2层金属布线NV1及供电用第1层金属布线MV1的重叠，扩展供电用第2金属布线NV1的布线宽度并将供电用第1层金属布线MV1形成为凸形状。即，供电用第1层金属布线MV1在供电用第2插塞QV1的配置位置处的宽度要比其他部分更宽。
即，在图9的构成中，形成于第1布线层且沿附图横向(第1方向)延伸的作为第1供电用金属布线的布线MV1和形成于第2布线层且按照与布线MV1重叠的方式沿第1方向延伸的第2供电用金属布线NV1，通过形成于其间的作为供电用插塞的插塞QV1而被连接。再有，在标准逻辑单元内，形成于第1布线层的作为第1电路用金属布线的布线M4和形成于第2布线层且按照与布线M4重叠的方式沿第1方向延伸的作为第2电路用金属布线的布线N4，通过形成于其间的作为布线用插塞的插塞Q4而被连接在一起。而且，在标准逻辑单元内，布线N4配置得要比形成于第2布线层的其他任意的电路用金属布线更靠近布线NV1，且配置为在附图纵向(第2方向)上进行观察时与布线NV1具有重合。而且，供电用插塞QV1在附图纵向上的中心自布线MV1的在供电用插塞QV1的配置位置处的附图纵向上的中心起向远离布线用插塞Q4的一方错开。
根据本实施方式，由于在布线用第2插塞Q4与供电用第2插塞QV1之间可以确保充分的间隔，故可以避免插塞彼此之间成为电短路状态这样的问题。再有，由于无需使半导体集成电路装置在附图上下方向上伸长，故也不会产生布局面积的增加。
另外，在本实施方式中，虽然供电用第2插塞QV1与布线用第2插塞Q4使附图横向上的位置一致，但不限于此。例如也可以如实施方式1那样，供电用第2插塞QV1与布线用第2插塞Q4在附图横向上相对地错开。即，当然也可以组合本实施方式与实施方式1来实现。或者，在附图纵向进行观察时，当然供电用第2插塞QV1与布线用第2插塞Q4也可以配置为一部分重叠。
再有，当然也可以组合图8的构成与图9的构成来实现。
此外，上述的各构成中，在实际的半导体集成电路装置中例如优选从供电用第2插塞的中心到最近的布线用第2插塞的中心为止的距离比相当于供电用第2插塞的直径的2.2倍的长度还长。
-工业实用性-
本发明中，对于半导体集成电路装置而言，由于能够以小面积充分地确保供电用插塞与布线用插塞的间隔且可以维持电路动作稳定性，例如对于LSI的性能稳定性的提高或成本降低来说是有效的。
-符号说明-
MV1 供电用第1层金属布线(第1供电用金属布线)
NV1 供电用第2层金属布线(第2供电用金属布线)
M4 电路用第1层金属布线(第1电路用金属布线)
N4 电路用第2层金属布线(第2电路用金属布线)
QV1、QV2 供电用第2插塞(供电用插塞)
Q4 布线用第2插塞(布线用插塞)
SV1 电源带状布线

Claims (7)

1.一种半导体集成电路装置，其包含标准逻辑单元，该半导体集成电路装置具备：
第1供电用金属布线，其形成于第1布线层且沿第1方向延伸；
第2供电用金属布线，其形成于所述第1布线层的上层的第2布线层且按照与所述第1供电用金属布线重叠的方式沿所述第1方向延伸；
第1电路用金属布线，其在所述标准逻辑单元内形成于所述第1布线层；
第2电路用金属布线，其在所述标准逻辑单元内形成于所述第2布线层，且按照与所述第1电路用金属布线重叠的方式沿所述第1方向延伸；
供电用插塞，其连接所述第1供电用金属布线与所述第2供电用金属布线；以及
布线用插塞，其连接所述第1电路用金属布线与所述第2电路用金属布线，
所述第2电路用金属布线被配置为：在所述标准逻辑单元内，比形成于所述第2布线层的其他任意的电路用金属布线更靠近所述第2供电用金属布线，且在与所述第1方向垂直的第2方向进行观察时与所述第2供电用金属布线具有重合，
所述供电用插塞与所述布线用插塞在所述第1方向上被配置于不同的位置。
2.根据权利要求1所述的半导体集成电路装置，其特征在于，
设置了多个所述供电用插塞，
所述多个供电用插塞的任意一个在所述第1方向上都被配置于与所述布线用插塞不同的位置上。
3.一种半导体集成电路装置，其包含标准逻辑单元，该半导体集成电路装置具备：
第1供电用金属布线，其形成于第1布线层且沿第1方向延伸；
第2供电用金属布线，其形成于所述第1布线层的上层的第2布线层且按照与所述第1供电用金属布线重叠的方式沿所述第1方向延伸；
第1电路用金属布线，其在所述标准逻辑单元内形成于所述第1布线层；
第2电路用金属布线，其在所述标准逻辑单元内形成于所述第2布线层，且按照与所述第1电路用金属布线重叠的方式沿所述第1方向延伸；
供电用插塞，其连接所述第1供电用金属布线与所述第2供电用金属布线；以及
布线用插塞，其连接所述第1电路用金属布线与所述第2电路用金属布线，
所述第2电路用金属布线被配置为：在所述标准逻辑单元内，比形成于所述第2布线层的其他任意的电路用金属布线更靠近所述第2供电用金属布线，且在与所述第1方向垂直的第2方向进行观察时与所述第2供电用金属布线具有重合，
所述布线用插塞在所述第2方向上的中心，自所述第2电路用金属布线的在所述布线用插塞的配置位置处的所述第2方向上的中心起向远离所述供电用插塞的一方错开。
4.一种半导体集成电路装置，其包含标准逻辑单元，该半导体集成电路装置具备：
第1供电用金属布线，其形成于第1布线层且沿第1方向延伸；
第2供电用金属布线，其形成于所述第1布线层的上层的第2布线层且按照与所述第1供电用金属布线重叠的方式沿所述第1方向延伸；
第1电路用金属布线，其在所述标准逻辑单元内形成于所述第1布线层；
第2电路用金属布线，其在所述标准逻辑单元内形成于所述第2布线层，且按照与所述第1电路用金属布线重叠的方式沿所述第1方向延伸；
供电用插塞，其连接所述第1供电用金属布线与所述第2供电用金属布线；以及
布线用插塞，其连接所述第1电路用金属布线与所述第2电路用金属布线，
所述第2电路用金属布线被配置为：在所述标准逻辑单元内，比形成于所述第2布线层的其他任意的电路用金属布线更靠近所述第2供电用金属布线，且在与所述第1方向垂直的第2方向进行观察时与所述第2供电用金属布线具有重合，
所述供电用插塞在所述第2方向上的中心，自所述第1供电用金属布线的在所述供电用插塞的配置位置处的所述第2方向上的中心起向远离所述布线用插塞的一方错开。
5.根据权利要求3或4所述的半导体集成电路装置，其特征在于，
所述供电用插塞与所述布线用插塞被配置为：在所述第2方向进行观察时至少一部分重叠。
6.根据权利要求1～5中任一项所述的半导体集成电路装置，其特征在于，
所述供电用第2金属布线和在所述第2布线层的上层的布线层中沿所述第2方向延伸的电源带状布线连接。
7.根据权利要求1～5中任一项所述的半导体集成电路装置，其特征在于，
从所述供电用插塞的中心到所述布线用插塞的中心为止的距离比相当于所述供电用插塞的直径的2.2倍的长度长。
CN2012800015203A 2011-04-06 2012-01-11 半导体集成电路装置 Pending CN102918643A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011084299 2011-04-06
JP2011-084299 2011-04-06
PCT/JP2012/000133 WO2012137392A1 (ja) 2011-04-06 2012-01-11 半導体集積回路装置

Publications (1)

Publication Number Publication Date
CN102918643A true CN102918643A (zh) 2013-02-06

Family

ID=46968812

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2012800015203A Pending CN102918643A (zh) 2011-04-06 2012-01-11 半导体集成电路装置

Country Status (3)

Country Link
US (1) US20130087881A1 (zh)
CN (1) CN102918643A (zh)
WO (1) WO2012137392A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970434A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体结构、器件和生成ic布局图的方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8779592B2 (en) * 2012-05-01 2014-07-15 Taiwan Semiconductor Manufacturing Company, Ltd. Via-free interconnect structure with self-aligned metal line interconnections
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US9905553B1 (en) * 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US10431541B2 (en) * 2017-03-20 2019-10-01 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device, layout pattern and method for manufacturing an integrated circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041393A (ja) * 1996-07-22 1998-02-13 Sony Corp 半導体スタンダードセル及びその配置配線方法
JP2000068383A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法および半導体集積回路装置
US20060157739A1 (en) * 2005-01-18 2006-07-20 Nec Electronics Corporation Semiconductor integrated circuit, layout method, layout apparatus and layout program
JP2010123895A (ja) * 2008-11-21 2010-06-03 Toshiba Corp 半導体集積回路装置およびレイアウト方法
CN101785096A (zh) * 2008-07-04 2010-07-21 松下电器产业株式会社 半导体集成电路器件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4882455B2 (ja) * 2006-03-31 2012-02-22 富士通セミコンダクター株式会社 半導体集積回路のユニットセルおよびユニットセルを使用した配線方法および配線プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041393A (ja) * 1996-07-22 1998-02-13 Sony Corp 半導体スタンダードセル及びその配置配線方法
JP2000068383A (ja) * 1998-08-25 2000-03-03 Matsushita Electric Ind Co Ltd 半導体集積回路装置の設計方法および半導体集積回路装置
US20060157739A1 (en) * 2005-01-18 2006-07-20 Nec Electronics Corporation Semiconductor integrated circuit, layout method, layout apparatus and layout program
CN101785096A (zh) * 2008-07-04 2010-07-21 松下电器产业株式会社 半导体集成电路器件
JP2010123895A (ja) * 2008-11-21 2010-06-03 Toshiba Corp 半導体集積回路装置およびレイアウト方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110970434A (zh) * 2018-09-28 2020-04-07 台湾积体电路制造股份有限公司 半导体结构、器件和生成ic布局图的方法
CN110970434B (zh) * 2018-09-28 2022-06-07 台湾积体电路制造股份有限公司 半导体结构、器件和生成ic布局图的方法

Also Published As

Publication number Publication date
WO2012137392A1 (ja) 2012-10-11
US20130087881A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
US11056477B2 (en) Semiconductor device having a first cell row and a second cell row
CN102918643A (zh) 半导体集成电路装置
CN100440516C (zh) 非易失性存储装置
CN105493264A (zh) 半导体集成电路装置
CN101673711B (zh) 半导体集成电路器件及其制造方法
KR20100099555A (ko) 전압 레벨을 변경하여 출력하는 반도체 장치
CN105990339A (zh) 半导体器件
CN103890929A (zh) 半导体集成电路装置
CN106067464A (zh) 具有接触塞的半导体装置及其形成方法
CN103650136B (zh) 具有电源电压的稳定化结构的三维集成电路及其制造方法
WO2016075859A1 (ja) 半導体集積回路のレイアウト構造
JP2022509246A (ja) 降伏電圧を高めた高電圧半導体装置およびその製造方法
CN102420145A (zh) 串联FinFET的实施方法
US20150380532A1 (en) Semiconductor device
US20150380549A1 (en) Semiconductor device having interconnection line
US10381343B2 (en) Electrostatic protection device of LDMOS silicon controlled structure
JP2010283269A (ja) 半導体装置
CN104517963A (zh) 状态保持电源选通单元
CN102884617B (zh) 半导体装置
JP2011199034A (ja) 半導体装置
CN105097890B (zh) 线型架构的功率半导体元件
CN102136479B (zh) Sram单元
CN102623496B (zh) 矩阵型mos场效应晶体管
US9029932B2 (en) Programmable device with improved coupling ratio through trench capacitor and lightly doped drain formation
WO2014203813A1 (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20130206