CN1523446A - 掩模图形产生方法及掩模图形产生装置 - Google Patents

掩模图形产生方法及掩模图形产生装置 Download PDF

Info

Publication number
CN1523446A
CN1523446A CNA2003101182672A CN200310118267A CN1523446A CN 1523446 A CN1523446 A CN 1523446A CN A2003101182672 A CNA2003101182672 A CN A2003101182672A CN 200310118267 A CN200310118267 A CN 200310118267A CN 1523446 A CN1523446 A CN 1523446A
Authority
CN
China
Prior art keywords
mask graph
mask
center
geometric object
live width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2003101182672A
Other languages
English (en)
Other versions
CN1278182C (zh
Inventor
ɽ��ʵ
山际实
谷本正
三坂章夫
日野上丽子
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1523446A publication Critical patent/CN1523446A/zh
Application granted granted Critical
Publication of CN1278182C publication Critical patent/CN1278182C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Abstract

本发明建立了一种用于减少掩模CAD处理的工作量并确保OPC处理中定义的最小尺寸的掩模图形校正技术。本发明的方法包括以下步骤：测量掩模图形的线宽；提取掩模图形的线宽小于预定尺寸的边缘；产生相对于线宽小于预定尺寸的边缘之间的中心具有预定宽度的中心几何对象；以及用中心几何对象代替掩模图形的线宽小于预定尺寸的部分。由此将掩模图形的线宽改变成中心几何对象的预定尺寸的宽度。这显著地减少了现有技术中基于校正表对尺寸的每个值进行几何对象计算的步骤的数量，由此缩短了掩模CAD处理时间。

Description

掩模图形产生方法及掩模图形产生装置
技术领域
本发明涉及光掩模数据处理技术，用以避免由于半导体制造工艺中步进器的分辨力不足所造成的晶片图形退化。特别地，本发明涉及在产生光掩模数据的几何对象图形中使用的掩模图形产生方法和掩模图形产生装置。
背景技术
在处理光掩模数据以避免晶片上图形退化的光学邻近校正(OPC)中，确保光掩模数据中定义的最小线宽和最小间隔是必不可少的。
在现有的掩模CAD处理技术中，逐步地测量图形线宽和图形间隔。然后，根据校正表针对上述尺寸的每个值进行计算。
例如，如图5所示，在确保最小图形线宽使小于140nm的图形线宽(L)l设置为140nm的情形下，线宽校正(δ)2如下设置。
●当检测到边缘线宽大于或等于130nm且小于132nm时，将宽度增加10nm。
●当检测到边缘线宽大于或等于132nm且小于134nm时，将宽度增加8nm。
……
●当检测到边缘线宽大于或等于138nm且小于140nm时，将宽度增加2nm。
如此地，根据每个图形线宽1的值进行线宽校正。
另一方面，如图6所示，在确保最小图形间隔使小于180nm的图形间隔(S)3设置为l80nm的情形下，线宽校正(δ)4如下设置。
●当检测到边缘图形间隔大于或等于170nm且小于l72nm时，将对应的线宽每个减少5nm。
●当检测到边缘图形间隔大于或等于172nm且小于174nm时，将对应的线宽每个减少4nm。
……
●当检测到边缘图形间隔大于或等于178nm且小于180nm时，将对应的线宽每个减少1nm。
如此地，根据每个图形间隔3的值进行线宽校正。
这种现有技术公开在名称为“半导体制造掩模的图形校正方法和记录有图形校正方法的记录介质”(Pattern correction method for semiconductormanufacturing mask，and recording medium recorded with the pattern correctionmethod)的日本未审专利公开2001-83689中(第2页以及权利要求1和2)，以及名称为“掩模图形的校正、图形的形成和光掩模”(Correction ofmaskpattern，formation of pattern，and photomask)的日本未审专利公开H08-321450中。
然而，在逐步地测量图形线宽和图形间隔后对尺寸的每个值进行几何对象逻辑计算的这种现有技术的CAD处理技术中，随着近来半导体器件结构的精细化和集成度的提高造成的OPC处理复杂性的增加，校正图形线宽的步骤的数量也随之增加。这增加了掩模CAD处理的复杂性。只要采用现有技术的几何对象逻辑计算运算，随着与OPC处理中复杂性增加相关的步骤数量的增加，掩模CAD处理的工作量将不可避免地持续增长。
发明内容
本发明的目的是提供一种掩模图形产生方法和一种掩模图形产生装置，该方法和装置可以建立一种减少掩模CAD处理的工作量并确保OPC处理中定义的最小尺寸的掩模图形校正技术，从而加速CAD处理，确保基于规则的OPC中的OPC图形的可靠性。
为实现该目的，本发明的第一方面是一种借助晶片工艺中的投影光学系统在晶片上形成所需掩模图形的掩模图形产生方法，包括以下步骤：测量掩模图形的线宽；产生相对于掩模图形的线宽边缘之间的中心具有预定宽度的中心几何对象；以及利用中心几何对象使掩模图形变形。
这种方案可以确保经OPC处理的掩模图形具有规定的线宽尺寸。并且，以共同方式产生满足规定尺寸的中心几何对象，从而将掩模图形的线宽改变为中心几何对象的预定宽度尺寸。这显著地减少了现有技术中基于校正表对尺寸的每个值进行几何对象计算的步骤的数量，由此缩短了掩模CAD处理时间。
本发明的第二方面是一种借助晶片工艺中的投影光学系统在晶片上形成所需掩模图形的掩模图形产生方法，包括以下步骤：测量掩模图形的间隔；产生相对于掩模图形的间隔边缘之间的中心具有预定宽度的中心几何对象；以及利用中心几何对象使掩模图形变形。
这种方案可以确保经OPC处理的掩模图形具有规定的间隔尺寸。并且，以共同方式产生满足规定尺寸的中心几何对象，从而将掩模图形的间隔改变为对应于中心几何对象的预定宽度尺寸的预定间隔尺寸。这显著地减少了现有技术中基于校正表对尺寸的每个值进行几何对象计算的步骤的数量，由此缩短了掩模CAD处理时间。
本发明的第三方面是一种掩模图形产生方法，包括借助晶片工艺中的投影光学系统处理要在晶片上产生的光掩模数据并由此产生所需掩模图形的掩模图形校正步骤，其中掩模图形校正步骤包括以下步骤：测量掩模图形的线宽；提取掩模图形的线宽小于预定尺寸的边缘；产生相对于线宽小于预定尺寸的边缘之间的中心具有预定宽度的中心几何对象；以及用中心几何对象代替线宽小于预定尺寸的掩模图形部分，由此改变掩模图形的线宽。
与本发明的第一方面类似，这种方案可以将掩模图形的线宽改变成中心几何对象的预定宽度尺寸。此时，利用中心几何对象对经过OPC处理的掩模图形执行几何对象逻辑计算，即使对不满足掩模图形的规定线宽尺寸的所有边缘，都允许以共同方式确保规定的线宽尺寸。
本发明的第四方面是一种掩模图形产生方法，包括借助晶片工艺中的投影光学系统处理要在晶片上产生的光掩模数据并由此产生所需掩模图形的掩模图形校正步骤，其中掩模图形校正步骤包括以下步骤：测量掩模图形的间隔；提取掩模图形的间隔小于预定尺寸的边缘；产生相对于间隔小于预定尺寸的边缘之间的中心具有预定宽度的中心几何对象；以及根据中心几何对象对掩模图形的间隔小于预定尺寸的部分进行NOT操作，由此改变掩模图形的间隔。
与本发明的第二方面类似，这种方案可以将掩模图形的间隔改变成对应于中心几何对象的预定宽度尺寸的预定间隔尺寸。此时，利用中心几何对象对经过OPC处理的掩模图形执行几何对象逻辑计算，即使对不满足掩模图形的规定间隔尺寸的所有边缘，都允许以共同方式确保规定的间隔尺寸。
本发明的第五方面是一种使用根据本发明第三方面的掩模图形产生方法并由此产生具有预定尺寸线宽的掩模图形的掩模图形产生装置。
这显著地减少了几何对象逻辑计算步骤的数量，并由此缩短了CAD处理时间。
本发明的第六方面是一种使用根据本发明第四方面的掩模图形产生方法并由此产生具有预定尺寸间隔的掩模图形的掩模图形产生装置。
这显著地减少了几何对象逻辑计算步骤的数量，并由此缩短了CAD处理时间。
附图说明
图1为根据本发明的一个实施例的掩模图形产生方法的流程图。
图2为根据本发明的一个实施例的中心几何对象产生区的图形平面图。
图3示出了根据本发明的一个实施例的中心几何对象产生步骤。
图4示出了根据本发明的一个实施例的已经处理成标准尺寸的掩模图形。
图5示出了现有技术的掩模图形线宽校正技术。
图6示出了现有技术的掩模图形间隔校正技术。
具体实施方式
下面参考图1至图4说明本发明的第一实施例。图1为根据本发明该实施例的使用两种算法技术的掩模图形产生方法的流程图。图2为根据本发明该实施例的中心几何对象产生区的图形平面图。图3示出了根据本发明该实施例的中心几何对象产生步骤。图4示出了根据本发明该实施例的已经处理成标准尺寸的掩模图形。
如图1至图4所示，根据本实施例的方法包括掩模图形校正步骤(S1和S2)，用于借助晶片工艺中的投影光学系统处理要在晶片上产生的光掩模数据，并由此产生所需掩模图形。掩模图形校正步骤包括：测量掩模图形10的线宽的步骤(S3)；产生相对于掩模图形10的线宽边缘13之间的中心具有预定宽度的中心几何对象14的步骤(S5)；以及使用中心几何对象14使掩模图形10变形的步骤(S6)。
如图2所示，在这种情况下，测量经OPC处理的掩模图形10的线宽，以便提取线宽小于规定尺寸的边缘13(S3和S4)。然后，如图3所示，以线宽小于预定尺寸的边缘13之间的中心为基准来产生预定宽度的中心几何对象14(S5)。然后，如图4所示，使用中心几何对象14对经过OPC处理的掩模图形10执行几何对象逻辑计算的OR操作(S6)。由此，由中心几何对象14代替掩模图形10的线宽小于预定尺寸的部分，所以掩模图形线宽改变成预定的尺寸。由此，得到经过确保规定尺寸处理的掩模图形15。
这样，使用中心几何对象对掩模图形执行几何对象逻辑计算，即使对不满足经OPC处理的掩模图形的规定线宽尺寸的所有边缘，都允许以共同方式确保规定的线宽尺寸。
下面参考第一实施例说明中使用的同样的图1至图4来说明本发明的第二实施例。
如图1至图4所示，根据本实施例的方法包括掩模图形校正步骤(S1和S2)，用于借助晶片工艺中的投影光学系统处理要在晶片上产生的光掩模数据，并由此产生所需掩模图形。掩模图形校正步骤包括：测量掩模图形10的间隔的步骤(S7)；产生相对于掩模图形10的间隔边缘11之间的中心具有预定宽度的中心几何对象12的步骤(S9)；以及使用中心几何对象12使掩模图形10变形的步骤(S10)。
如图2所示，在这种情况下，经第一实施例的处理之后，测量经OPC处理的掩模图形10的间隔，以便提取其间隔小于规定尺寸的边缘11(S7和S8)。然后，如图3所示，产生宽度满足相对于间隔小于规定尺寸的边缘11之间的中心的规定尺寸的中心几何对象12(S9)。然后，如图4所示，使用中心几何对象12对经过OPC处理的掩模图形10执行几何对象逻辑计算的NOT操作(S10)。由此，从间隔小于预定尺寸的间隔部分中的掩模图形10中减去对应于中心几何对象12的区域，所以掩模图形间隔改变成预定的尺寸。由此，得到经过确保规定尺寸处理的掩模图形15。
这样，使用中心几何对象对掩模图形执行几何对象逻辑计算，即使对不满足经OPC处理的掩模图形的规定间隔尺寸的所有边缘，都允许以共同方式确保规定的间隔尺寸。
虽然图1的流程图包括第一实施例和第二实施例的处理，但本发明的方法可以同时包含这些处理，或者只包含其中的任意一种处理。

Claims (6)

1.一种借助晶片工艺中的投影光学系统在晶片上形成所需掩模图形的掩模图形产生方法，包括以下步骤：
测量掩模图形的线宽；
产生相对于掩模图形的线宽边缘之间的中心具有预定宽度的中心几何对象；以及
使用中心几何对象使掩模图形变形。
2.一种借助晶片工艺中的投影光学系统在晶片上形成所需掩模图形的掩模图形产生方法，包括以下步骤：
测量掩模图形的间隔；
产生相对于掩模图形的间隔边缘之间的中心具有预定宽度的中心几何对象；以及
使用中心几何对象使掩模图形变形。
3.一种掩模图形产生方法，包括借助晶片工艺中的投影光学系统处理要在晶片上产生的光掩模数据并由此产生所需掩模图形的掩模图形校正步骤，其中掩模图形校正步骤包括以下步骤：
测量掩模图形的线宽；
提取掩模图形的线宽小于预定尺寸处的边缘；
产生相对于线宽小于预定尺寸的边缘之间的中心具有预定宽度的中心几何对象；以及
用中心几何对象代替掩模图形的线宽小于预定尺寸的部分，由此改变掩模图形的线宽。
4.一种掩模图形产生方法，包括借助晶片工艺中的投影光学系统处理要在晶片上产生的光掩模数据并由此产生所需掩模图形的掩模图形校正步骤，其中掩模图形校正步骤包括以下步骤：
测量掩模图形的间隔；
提取掩模图形的间隔小于预定尺寸的边缘；
产生相对于间隔小于预定尺寸的边缘之间的中心具有预定宽度的中心几何对象；以及
根据中心几何对象对掩模图形的间隔小于预定尺寸的部分进行NOT操作，由此改变掩模图形的间隔。
5.一种掩模图形产生装置，使用根据权利要求3的掩模图形产生方法并由此产生具有预定尺寸线宽的掩模图形。
6.一种掩模图形产生装置，使用根据权利要求4的掩模图形产生方法并由此产生具有预定尺寸间隔的掩模图形。
CNB2003101182672A 2003-02-19 2003-12-09 掩模图形产生方法及掩模图形产生装置 Expired - Fee Related CN1278182C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003040575 2003-02-19
JP2003040575A JP4383752B2 (ja) 2003-02-19 2003-02-19 マスクパタン生成方法およびマスクパタン生成装置

Publications (2)

Publication Number Publication Date
CN1523446A true CN1523446A (zh) 2004-08-25
CN1278182C CN1278182C (zh) 2006-10-04

Family

ID=32984331

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2003101182672A Expired - Fee Related CN1278182C (zh) 2003-02-19 2003-12-09 掩模图形产生方法及掩模图形产生装置

Country Status (3)

Country Link
US (1) US7337423B2 (zh)
JP (1) JP4383752B2 (zh)
CN (1) CN1278182C (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101785096A (zh) * 2008-07-04 2010-07-21 松下电器产业株式会社 半导体集成电路器件
US8368225B2 (en) 2008-07-04 2013-02-05 Panasonic Corporation Semiconductor integrated circuit device having improved interconnect accuracy near cell boundaries
CN101816035B (zh) * 2007-10-05 2013-06-05 剑桥显示技术有限公司 无源矩阵oled显示器、驱动器及电流源/吸收器匹配方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009151109A (ja) * 2007-12-20 2009-07-09 Toshiba Corp フォトマスクおよびその作成方法ならびに半導体装置の製造方法
CN103186030B (zh) * 2011-12-27 2015-07-01 无锡华润上华科技有限公司 光学邻近修正方法
KR20150028109A (ko) * 2013-09-05 2015-03-13 삼성디스플레이 주식회사 노광용 마스크, 이의 제조방법 및 이를 이용한 표시패널의 제조방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972541A (en) * 1996-02-27 1999-10-26 Lsi Logic Corporation Reticle and method of design to correct pattern for depth of focus problems
US5705301A (en) * 1996-02-27 1998-01-06 Lsi Logic Corporation Performing optical proximity correction with the aid of design rule checkers
US6400838B2 (en) * 1997-07-29 2002-06-04 Kabushiki Kaisha Toshiba Pattern inspection equipment, pattern inspection method, and storage medium storing pattern inspection program
US6282696B1 (en) * 1997-08-15 2001-08-28 Lsi Logic Corporation Performing optical proximity correction with the aid of design rule checkers
US6183916B1 (en) 1999-09-13 2001-02-06 Taiwan Semiconductor Manufacturing Company Method for proximity effect compensation on alternative phase-shift masks with bias and optical proximity correction
DE10127689B4 (de) * 2001-06-08 2005-07-07 Infineon Technologies Ag Verfahren zur Erzeugung von Streulinien in Maskenstrukturen zur Herstellung von integrierten elektrischen Schaltungen
TWI237745B (en) * 2001-12-19 2005-08-11 Sony Corp Mask pattern correction apparatus and mask pattern correction method
KR100626937B1 (ko) * 2001-12-26 2006-09-20 마츠시타 덴끼 산교 가부시키가이샤 패턴형성방법
US7337420B2 (en) * 2005-07-29 2008-02-26 International Business Machines Corporation Methodology for layout-based modulation and optimization of nitride liner stress effect in compact models

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101816035B (zh) * 2007-10-05 2013-06-05 剑桥显示技术有限公司 无源矩阵oled显示器、驱动器及电流源/吸收器匹配方法
CN101785096A (zh) * 2008-07-04 2010-07-21 松下电器产业株式会社 半导体集成电路器件
US8368225B2 (en) 2008-07-04 2013-02-05 Panasonic Corporation Semiconductor integrated circuit device having improved interconnect accuracy near cell boundaries
CN101785096B (zh) * 2008-07-04 2013-06-26 松下电器产业株式会社 半导体集成电路器件
US8698273B2 (en) 2008-07-04 2014-04-15 Panasonic Corporation Semiconductor integrated circuit device having improved interconnect accuracy near cell boundaries

Also Published As

Publication number Publication date
CN1278182C (zh) 2006-10-04
JP2004252023A (ja) 2004-09-09
US7337423B2 (en) 2008-02-26
JP4383752B2 (ja) 2009-12-16
US20040191644A1 (en) 2004-09-30

Similar Documents

Publication Publication Date Title
EP2664961B1 (en) Photomask blank and method for manufacturing photomask
US8148036B2 (en) Photomask blank and photomask
US20240037803A1 (en) Methods and systems for compressing shape data for electronic designs
JPH10133358A (ja) 露光パターンの補正方法および露光パターンの補正装置および露光マスクおよび露光方法並びに半導体装置
US20080026300A1 (en) Photomask manufacturing method and semiconductor device manufacturing method
WO2004072735A1 (ja) マスクの補正方法
CN1278182C (zh) 掩模图形产生方法及掩模图形产生装置
CN101171545B (zh) 计算机可读的掩模收缩控制处理器
van Schoot et al. CD uniformity improvement by active scanner corrections
JP2003512739A (ja) ステッパにおける全ミスアラインメントの回転誤差部分を決定する方法
CN1542694A (zh) 成像系统中与校准无关的缺陷校正方法
CN100345253C (zh) 光学微距校正方法
EP3807924A1 (en) Reducing device overlay errors
US20080160430A1 (en) Manufacturing Method for Photo Mask
US6457168B1 (en) Method for producing structures on the surface of a semiconductor wafer
US7046332B2 (en) Exposure system and method with group compensation
JP2009212471A (ja) 半導体装置の製造方法
WO2001029617A1 (en) Reticle, wafer, measuring stepper and methods for preventative maintenance
JP4838836B2 (ja) リソグラフィ用データ補正装置及びその装置での処理をコンピュータにて行なわせるためのプログラムを格納した記録媒体
JP3344400B2 (ja) スキャン型露光装置およびスキャン式露光方法
Fujiwara et al. Advanced CDU improvement for 22nm and below
JP2004095618A (ja) 半導体製品の製造方法
CN110568719B (zh) Opc优化方法及掩膜版的制备方法
CN2636264Y (zh) 一种非球面透镜
US7537865B2 (en) Method of adjusting size of photomask pattern

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061004

Termination date: 20121209