CN101783863B - 数据传送电路、固态成像装置和照相机系统 - Google Patents

数据传送电路、固态成像装置和照相机系统 Download PDF

Info

Publication number
CN101783863B
CN101783863B CN2010100038104A CN201010003810A CN101783863B CN 101783863 B CN101783863 B CN 101783863B CN 2010100038104 A CN2010100038104 A CN 2010100038104A CN 201010003810 A CN201010003810 A CN 201010003810A CN 101783863 B CN101783863 B CN 101783863B
Authority
CN
China
Prior art keywords
data
unit
control signal
conveyer line
feedback
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010100038104A
Other languages
English (en)
Other versions
CN101783863A (zh
Inventor
高桥知宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101783863A publication Critical patent/CN101783863A/zh
Application granted granted Critical
Publication of CN101783863B publication Critical patent/CN101783863B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

本发明提供一种数据传送电路、固态成像装置和照相机系统。数据传送电路包括：传送数据的多个传送线；连接到各传送线的端部的多个数据输出单元，根据控制信号通过驱动性能检测并输出经由传送线传送的数据；并排设置的多个数据传输单元，响应于选择信号向对应传送线传送数据；选择控制单元，产生选择信号并且向对应的数据传输单元输出选择信号；控制单元，产生控制数据输出单元的驱动性能以调整数据传送延迟的控制信号并将控制信号输出到各个输出单元。传送线沿所述数据传输单元的并排设置方向被设置并连接到设置在该方向的对应的数据输出单元。控制单元根据在传送线上距离数据输出单元的数据传送距离的长度，产生用于调整驱动性能的控制信号。

Description

数据传送电路、固态成像装置和照相机系统
技术领域
本发明涉及一种数据传送电路、固态成像装置和照相机系统，其中固态成像装置以CMOS图像传感器为代表，照相机系统在总线上包括从中可以选择传送数据的多个数据并且具有在总线端接收被传送数据的功能。
背景技术
利用数据总线系统作为存储器等的数据传送电路，其中数据总线系统在总线上包括从中可以选择传送数据的多个数据并且通过设置在总线端的传感放大器电路读取被传送的数据。
一般情况下，这种数据传送电路中，存在读取靠近传感放大器电路的数据的情况和读取远离传感放大器电路的数据的情况，并且数据传送经过的距离根据被选择的数据而不同。
这种数据传送电路被应用于作为固态成像装置(图像传感器)等的CMOS图像传感器。
CMOS图像传感器能够利用制造传感器过程中与普通CMOS型集成电路相同的制造过程。此外，能够通过单个电源驱动所述传感器，并且传感器可以包括利用同一芯片内的CMOS工艺的模拟电路和逻辑电路。
因此，CMOS图像传感器具有多个显著优点从而可以减少外围IC的数目。
作为CCD的输出电路，利用包括浮置扩散(FD)层的FD放大器的单通道(ch)输出是主流。
另一方面，CMOS图像传感器具有相对于各个像素的FD放大器，并且列并排输出是主流，其中选择像素阵列中的某一行，并且在列方向一次读取该行的数据。
这是因为通过设置在像素中的FD放大器难以获得充足的驱动性能，由此需要降低数据率，从而并行处理是有利的。
实际提出了各种信号输出电路用于列并排输出型CMOS图像传感器。
作为一种先进电路，存在这样一种相对于每列包括模拟数字转换器(下文缩写为ADC)的获取像素信号作为数字信号的电路。
例如，在“An Integrated 800×600CMOS Image System”ISSCCDigest of Technical Papers，pp.304-305，Feb.，1999written by W.Yang et.Al.，(非专利文献1)和JP-A-2005-323331(专利文献1)中公开了上述包括列并排型ADC的CMOS图像传感器。
如上所述，列并排读取系统可以应用于固态成像装置(CMOS图像传感器)。
因此，在CMOS图像传感器中，以极低速度执行行方向扫描(垂直扫描)，而将以极高速度执行列方向扫描(水平扫描)，这是因为在1H(水平扫描)周期内应该读取一行的所有数据。
发明内容
如上所述，在总线端的传感放大器电路读取被传送数据的数据传送过程中，存在读取靠近传感放大器电路的数据的情况和读取远离传感放大器电路的数据的情况，并且传送数据经过的距离根据要被选择的数据而不同。
由于读取靠近传感放大器电路的放置位置的数据的情况和读取远离传感放大器电路的数据的情况中，信号沿导线传播的距离不同，所以存在如下问题：由于导线的寄生电阻和电容的效果的差别导致传送速度(传送延迟)明显不同。
此外，读放大器的结构是固定的，因此需要对电路进行设计以使得既可以读取近处的数据也可以读取远处的数据，并且在数据传送线上传播的数据数目和数据传送速度是有限制的。
例如，在列并排型AD系统的CMOS图像传感器中，全幅的AD转换数据被转换成微幅差分信号以经由数据传送线总线而传输，然后通过传感放大器电路再恢复成全幅信号。
此时，存在靠近传感放大器电路的多列数据和远离传感放大器电路的多列数据，并且传送距离根据列位置而不同。
如上所述，由于传感放大器电路的结构基本是固定的，根据传送距离读操作的延迟具有较宽范围。因此还存在如下问题：很难保证在传感放大器电路的后续阶段中获取数据的触发器的锁存定时。
近年来，随着单镜头反光照相机市场的变大，图像传感器的尺寸也变得越来越大，由于导线延迟所导致的效应阻碍了图像传感器的列扫描(水平扫描)的提速。
因此期望提供一种数据传送电路、固态成像装置和照相机系统，它们能够减小到数据输出单元的传送线的导线延迟所导致的效应，能够精确和准确地在数据输出单元中获取数据，还能够加速扫描。
根据本发明的实施例，提供了一种数据传送电路，包括：传送数据的多个传送线；连接到各个传送线的端部的多个数据输出单元，根据控制信号通过驱动性能检测并输出经由所述传送线传送的数据；并排设置的多个数据传输单元，响应于选择信号向对应的传送线传送数据；选择控制单元，产生选择信号并且向对应的数据传输单元输出所述选择信号；以及控制单元，产生所述控制信号来控制所述数据输出单元的驱动性能以调整数据传送延迟并且将所述控制信号输出到各个输出单元，其中所述传送线沿所述数据传输单元的并排设置方向被设置并且连接到被设置在这个方向的对应的数据输出单元，以及所述控制单元根据在所述传送线上距离所述数据输出单元的数据传送距离的长度，产生用于调整所述驱动性能的所述控制信号。
根据本发明的另一实施例，提供一种固态成像装置，包括：像素单元，其中以矩阵状态设置执行光电转换的多个像素；传送数据的多个传送线；连接到各个传送线的端部的多个数据输出单元，根据控制信号通过驱动性能检测并输出经由所述传送线传送的数据；并排设置的多个保持单元，保持从所述像素单元读取的数据并且响应于选择信号将所述数据传送到对应的传送线；扫描单元，产生所述选择信号并且将所述选择信号输出到对应的保持单元；以及控制单元，产生控制所述数据输出单元的驱动性能以调整数据传送延迟的控制信号并且将所述控制信号输出到各个输出单元，其中所述传送线沿所述保持单元的并排设置方向被设置并且连接到被设置在这个方向的对应的数据输出单元，以及所述控制单元根据在所述传送线上距离所述数据输出单元的数据传送距离的长度，产生调整所述驱动性能的所述控制信号。
根据本发明的另一个实施例，提供一种照相机系统，包括：固态成像装置；光学系统，将主题图像记录在固态成像装置中；以及信号处理电路，对所述固态成像装置的输出图像信号进行处理，其中所述固态成像装置包括：像素单元，其中以矩阵状态设置执行光电转换的多个像素；传送数据的多个传送线；连接到各个传送线的端部的多个数据输出单元，根据控制信号通过驱动性能检测并输出经由所述传送线传送的数据；并排设置的多个保持单元，保持从所述像素单元读取的数据并且响应于选择信号将所述数据传送到对应的传送线；扫描单元，产生所述选择信号并且将所述选择信号输出到对应的保持单元；以及控制单元，产生控制所述数据输出单元的驱动性能以调整数据传送延迟的控制信号并且将所述控制信号输出到各个输出单元，其中所述传送线沿所述保持单元的并排设置方向被设置并且连接到被设置在这个方向的对应的数据输出单元，以及所述控制单元根据在传送线上距离所述数据输出单元的数据传送距离的长度，产生调整所述驱动性能的所述控制信号。
根据本发明的实施例，选择信号在扫描单元中产生并且输出到对应的保持单元。相应的，数据从所述保持单元输出到对应的传送线，然后传送到数据输出单元。
在所述数据输出单元中，根据控制单元的控制信号，通过驱动性能检测并输出经由所述传送线传送的数据。
根据本发明的实施例，能够减小到数据输出单元的传送线上导线延迟所导致的效应。因此，可以精确和准确地在数据输出单元中获取数据。
附图说明
图1示出根据本发明第一实施例的数据传送电路的结构例子；
图2解释根据第一实施例的数据传送电路可应用于差分传送系统；
图3是示出根据本发明实施例的安装了列并排ADC的固态成像装置(CMOS图像传感器)的结构例子的框图；
图4示出图3的固态成像装置的数据保持和数据传送系统的更具体的结构例子；
图5示出包括传感放大器电路(SA)的数据传送系统的整体结构的例子，具有能够基于数据传送距离的长度信息来调整驱动性能的功能；
图6是示出根据实施例的计数器锁存器电路中的驱动晶体管Tr的具体例子的电路图；
图7是示出根据实施例的应用图6的电路的数据传送系统的更具体的结构例子的电路图；
图8示出应用包括传感放大器电路(SA)的差分传输系统的数据传送系统的整体结构的例子，具有能够基于数据传送距离的长度信息来调整驱动性能的功能；
图9是示出根据实施例的应用差分传输系统的数据传送系统的更具体的结构例子的电路图；
图10是示出根据实施例的能够基于数据传送距离的长度信息来调整驱动性能的传感放大器电路的结构例子的电路图；
图11示出能够根据数据传送距离的长度来改变反馈晶体管的有效栅极宽度和基准电流ISA量的电路的具体结构例子；
图12是解释图3的固态成像装置操作的定时图；
图13A和图13B是示出根据本实施例的电路和常规电路的传输波形和延迟状态的仿真结果比较图表；
图14示出应用根据本发明实施例的固态成像装置的照相机系统的结构例子。
具体实施方式
下文中参照附图解释本发明的实施例。
将按照下面顺序解释。
1.第一实施例(数据传送电路的基本结构例子)
2.第二实施例(数据传送电路中安装有列并排ADC的固态成像
装置的应用例子)
3.第三实施例(照相机系统的结构例子)
1.第一实施例
图1示出根据本发明第一实施例的数据传送电路的结构例子。
数据传送电路10包括传输单元阵列11、多个数据传送线12-0到12-m、多个选择线13-0到13-n、多个传感放大器电路(SA)14-0到14-m、选择线控制电路15和传感放大器(SA)控制电路16。
传感放大器电路14-0到14-m形成数据输出单元，选择线控制电路15形成选择控制单元，传感放大器控制电路16形成控制单元。
传输单元阵列11包括以(m+1)×(n+1)的矩阵状态设置的多个数据传输单元TRM。
传输单元阵列11中，对应于数据传输单元TRM的矩阵设置的各行而设置数据传送线12-0到12-m，并且对应于矩阵设置的各列，与数据传送线12-0到12-m正交设置选择线13-0到13-n。
设置在同一行的数据传输单元TRM共同连接到设置在对应行的各个数据传送线12-0到12-m，并且设置在同一列的数据传输单元TRM连接到设置在对应列的各个选择线13-0到13-n。
各个数据传送线12-0到12-m的端部被连接到作为数据输出单元的对应传感放大器电路14-0到14-m的输入部分。
各个数据传送线12-0到12-m与数据传输单元TRM的设置方向相并排设置，其连接到设置在这个方向的对应传感放大器电路14-0到14-m的输入部分。
选择线13-0到13-n的端部被连接到选择线控制电路15。
各个数据传输单元TRM响应于选择信号向对应的数据传送线12-0到12-m传送数据。
选择线控制电路15产生选择信号SEL0到SELn，将它们输出到对应的选择线13-0到13-n。
如上所述，传感放大器电路14-0到14-m的各个输入部分连接到各个数据传送线12-0到12-m的端部。
传感放大器电路14-0到14-m具有通过与来自传感放大器控制电路16的控制信号REG对应的驱动性能，检测并输出经由数据传送线12-0到12-m传送的数据的功能。
传感放大器控制电路16产生控制信号REG以用于控制传感放大器电路14-0到14-m的驱动性能以调整数据传送延迟，并且将这个信号输出到各个传感放大器电路14-0到14-m。
传感放大器控制电路16具有这样的功能，其中基于传感放大器电路14-0到14-m的设置位置，根据在数据传送线12-0到12-m上数据传送距离的长度，产生控制信号REG以调整驱动性能。
这种情况下，传感放大器控制电路16产生控制信号REG，从而使得随着数据传送线12-0到12-m上数据传送距离变长，例如基于传感放大器电路14-0到14-m的设置位置，驱动性能按比例增加。
例如，传感放大器控制电路16从选择线控制电路15获取数据传送距离的长度信息。
可以根据控制信号REG调整各个传感放大器电路14-0到14-m的驱动性能，并且以后将描述特定结构例子。
传感放大器电路14-0到14-m的每一个基本包括放大单元和反馈单元，放大单元对经由数据传送线12-0到12-m传送的输入数据进行放大，反馈单元将放大单元放大的数据反馈给数据传输线12-0到12-
反馈单元具有这样的功能，其中以根据控制信号REG的反馈量，向数据传送线12-0到12-m反馈放大的数据。
具有以上结构的数据传送电路10被形成为包括传感放大器电路(SA)14-0到14-m的数据总线系统，其中基于在数据传送线12-0到12-m上的数据传送距离的长度信息而调整传感放大器电路14-0到14-m的驱动性能。
多个数据传输单元TRM被连接到数据传输线12-0到12-m。通过与各个数据传输单元TRM连接的选择线13-0到13-n的选择信号SEL0到SELn，控制将传送哪个数据。
通过传感放大器电路14-0到14-m读取经由数据传送线12-0到12-m传送的数据。
根据数据传送距离的长度，通过来自传感放大器控制电路16的控制信号REG控制传感放大器电路14-0到14-m的驱动性能。
例如，传感放大器控制电路16从选择线控制电路15获取数据传送距离的长度信息。
然而，当事先识别数据总线的结构或者控制选择线的顺序时，传送距离的长度信息能够直接包括在传感放大器控制电路16中，不必从选择线控制电路15获取信息。
此外，数据传送线12-0到12-m的平行性以及连接到每个数据传送线12-0到12-m的数据传输单元TRM的数目是可选的。
尽管在图1通过单条线构建数据传送线12-0到12-m的每一个，但例如还可以应用如图2所示的相对一个数据利用双线数据总线的差分传输系统。
图2的例子中，仅示出数据传送电路10A的部分。
图2中，两个数据传送线12-iP、12-iM的端部连接到传感放大器电路14i(0≤i≤m)。
各个数据传送单元TRM响应于选择线13-0到13-n的选择信号SEL0到SELn向数据传送线12-iP、12-iM传送差分数据。
如上所述，根据本发明的实施例，在数据传送电路10中，传感放大器电路14-0到14-m的输入部分被连接到各个数据传送线12-0到12-m的端部。
传感放大器电路14-0到14-m具有这样的功能，其中根据来自传感放大器控制电路16的控制信号REG通过驱动性能检测并输出经由数据传送线12-0到12-m传送的数据。
传感放大器控制电路16基于传感放大器电路14-0到14-m的设置位置，根据在数据传送线12-0到12-m上的数据传送距离的长度，生成控制信号REG以调整传感放大器电路14-0到14-m的驱动性能。
因此，根据本发明的第一实施例可以获得下面优点。
具体地，可以加速来自远端的数据传送以及响应于长导线。这有利于具有长H尺寸(例如，全尺寸或APS尺寸的大CMOS图像传感器)的数据传送。
也就是说，当成像单元水平传送数据时，可以除去数据的偏斜分量中由于数据传送距离而产生的位置依赖分量(其已经变成提速的障碍)，这将有助于进一步加速或扩展图像传感器。
可以将来自近端和远端的数据传送延迟对齐，因此，在传感放大器电路的后续阶段的获取数据的触发器处的定时裕量设计将是容易的，这能够减小设计周期和工艺数目。
图像传感器具有窄和均匀的列宽度，并且插入在导线中间的转发器电路是不规则的，由此，不需要在导线中插入转发器就能够加速数据传送，这有利于图像传感器。
来自近端的数据传送延迟被延迟，从而降低功耗。
接下来，作为第二实施例详细描述具有以上结构和优点的数据传送电路被应用于安装了列并排ADC的固态成像装置(CMOS图像传感器)的情况下的特定结构例子。
2.第二实施例
[安装了列并排ADC的固态成像装置的整体结构例子]
图3是示出包括根据本发明实施例的数据传送电路的安装了列并排ADC的固态成像装置(CMOS图像传感器)的结构例子的框图。
图4示出图3的固态成像装置的数据保持和数据传送系统的更具体结构例子。
图5示出包括传感放大器电路(SA)的数据传送系统的整体结构的例子，其中传感放大器电路(SA)具有能够基于数据传送距离的长度信息来调整驱动性能的功能。
图5的数据传送系统的结构基本与图1的数据传送电路10相同。
固态成像装置100包括作为像素单元的像素阵列单元110、行扫描电路120、作为扫描单元的列扫描电路130、定时控制电路140、ADC组150和数字模拟转换器(DAC)160。
固态成像装置100还包括数据输出电路(数据输出单元)170，数据输出电路170包括多个传感放大器(SA)电路171和作为控制单元的传感放大器(SA)控制电路180。
列扫描电路130形成选择控制单元。列扫描电路130的功能与图1的数据传送电路10的选择线控制电路15相同。
固态成像装置100包括与第一实施例的数据传送电路10相同的功能，还具有根据距离传感放大器电路171的数据传送距离的长度来调整传感放大器电路的驱动性能以调整(补偿)数据传送速度(延迟)的功能。
根据本发明的实施例，可以基于数据传送距离的长度信息，调整传感放大器电路171的驱动性能。
由多个单元像素111形成像素阵列单元110，每个单元像素111具有作为光电转换元件的光电二极管，并且以M行N列的矩阵状态设置像素放大器。
在固态成像装置100中，设置了控制系统以用于依次读取像素阵列单元110的信号。
也就是说，固态成像装置100包括产生内部时钟的定时控制电路140、控制行地址和行扫描的行扫描电路120和控制列地址和列扫描的列扫描电路130。
ADC组150具有对应于像素设置的各列而设置的(n+1)个比较器(REF)151和多个ADC 150A，其中每个ADC 150A具有连接到每个比较器151的输出的异步上/下计数器(下文称作计数器触发器)。
比较器151将斜坡波形RAMP(其中DAC 160产生的基准电压以阶梯形状改变)与经由列线V0、V1......从每行线H0、H1......中的单元像素111获得的模拟信号相比较。
计数器锁存器152通过接收比较器151的输出而执行上/下计数。
对应于像素设置的各列，在各个列线V0、V1......设置各自具有比较器151和计数器锁存器152的多个ADC 150A，这形成了列并排ADC块153。
每个计数器锁存器152的输出被连接到数据传送线154。数据输出电路170中的传感放大器电路171的输入被连接到数据传送线154。
具有保持单元的功能的计数器锁存器152在初始阶段处于向下计数状态。当计数器锁存器执行复位计数、并且对应比较器151的输出COMPOUTi被反转时，计数器锁存器停止向下计数操作并且保持计数器值。
此时，计数器锁存器152的初始值被确定为AD转换等级中的可选值(例如，“0”)。在复位计数周期内，单元像素111的复位分量ΔV被读取。
然后计数器锁存器152可以处于向上计数状态，计数与入射光量对应的数据。当对应比较器151的输出COMPOUTi被反转时，计数器锁存器152保持与比较周期对应的计数器值。
计数器锁存器152保持的计数器值由列扫描电路130扫描并且经由数据传送线154传送到传感放大器电路171作为数字信号。
通过提供的开始脉冲STR或主时钟MCK激活列扫描电路130。
列扫描电路130与对应于主时钟MCK(基于MCK)的驱动时钟CLK相同步地驱动对应的选择线LSEL，以允许计数器锁存器152的锁存器数据被读到数据传送线154。
[数据传送系统的第一结构例子]
这里，将参照图4和图5解释图3的安装了ADC的固态成像装置中的数据传送系统的更具体结构例子。
例如，如图4所示，计数器锁存器152-0到152-n的每一个包括为1个比特(10比特、12比特等)并排设置的计数器CNT、锁存器LTC和驱动晶体管DRVTr。并排设置(n+1)列计数器锁存器，作为ADC 150A。
当数据传送时，经由选择线LSEL0到LSELn通过列扫描电路130提供的选择信号SEL0到SELn，依次选择计数器锁存器152-0到152-n的特定列。
在列扫描电路130中，通过开始脉冲选择开始位置，并且通过移位寄存器等配置列扫描电路130而执行依次选择。
信息(1或0)通过所选择的列的驱动晶体管DRVTr被读到数据传送线154-0到154-m，由传感输出电路170的传感放大器电路171-0到171-m检测，并且输出到输出数据处理电路200。
图6是示出根据实施例的计数器锁存器中的驱动晶体管的特定例子的电路图。
如图6所示，驱动晶体管DRVTr包括两个MOS晶体管，这两个MOS晶体管串行连接在给定电势(例如，地势)与数据传送线154之间。
也就是说，图6的驱动晶体管DRVTr包括由n通道MOS(NMOS)形成的选择晶体管NT1和由NMOS形成的数据晶体管NT2，其串行连接在地势GND与数据传送线154之间。
选择晶体管NT1的栅极连接到由列扫描电路130驱动的选择线LSEL0到LSELn中的任何一个，并且数据晶体管NT2的栅极连接到锁存器LTC的输出。
通过列扫描电路130的输出驱动的选择线LSEL0到LSELn来选择驱动晶体管DRVTr。
然后，由锁存器数据确定的晶体管NT2的状态经由数据传送线(SA总线)154-0到154-m由作为数据检测电路的传感放大器电路171-0到171-m读取。
当锁存器数据是“1”时，形成电流通道，并且电流在驱动晶体管DRVTr中流动。当锁存器数据是“0”时，电流通道关闭，并且电流不流动。
图7是示出应用图6的电路的实施例的数据传送系统300的更具体结构例子的电路图。
在图7中，数据输出电路170包括数据同步电路172-0到172-m，数据同步电路172-0到172-m例如由触发器形成于传感放大器电路171-0到171-m的输出侧。
与各个数据传送线154-0到154-m的端部相连接的传感放大器电路171-0到171-m放大并读取(检测)被传送的数据。
数据同步电路172-0到172-m与获取时钟SACK相同步地获取传感放大器电路171-0到171-m的输出，将这个数据输出到输出数据处理电路200。
根据实施例的数据传送系统300中，多个计数器锁存器152被连接到各个数据传送线154-0到154-m。
通过列扫描电路130的输出驱动的选择线LSEL0到LSELn控制将传送哪个数据。然后，传感放大器电路171-1到171-m读取经由数据传送线154-0到154-m传送的数据。
传感放大器控制电路180根据数据传送距离的长度，通过控制信号REG控制传感放大器电路171-1到171-m的驱动性能。
这个实施例中，传感放大器控制电路180从列扫描电路130中的未示出的选择线控制电路获取数据传送距离的长度信息。
然而，与第一实施例解释的一样，在事先识别数据总线的结构和控制选择线的顺序的情况下，传送距离的长度信息可以直接包括在传感放大器控制电路180中，并且没有必要从选择线控制电路获取该信息。
数据传送线154的平行性以及连接到数据传送线154的计数器锁存器152的数目是可选的。
[数据传送系统的第二结构例子]
图8示出应用差分传输系统的数据传送系统的整体结构的例子，该差分传输系统包括传感放大器电路(SA)，传感放大器电路(SA)具有能够基于数据传送距离的长度信息来调整驱动性能的功能。
图9是示出应用根据实施例的差分传输系统的数据传送系统的更具体结构例子的电路图。
尽管在图5和图7中通过信号线来配置数据传送线154，但可以如图8和图9所示，使用相对一个数据利用双线数据总线的差分传输系统。
如图8和图9所示，使用差分传输系统的数据传送系统300A、差分型传感放大器电路171A-0到171A-m。
除了由于差分型关于每个通道(ch)利用两个数据传送线以外，基本结构几乎与以上相同。
因此，配置计数器锁存器152A-0到152A-n以使得补充数据可以流入数据传送线154-0P、154-0M到154-mP、154-mM。
如上所述，计数器锁存器152A-0到152A-n的每一个具有数据锁存器LTC和驱动晶体管DRVTrA。
驱动晶体管DRVTrA包括两对MOS晶体管，其中各对MOS晶体管串行连接在给定电势(例如，地势)与数据晶体管线154-0M到154-mM的每一个之间，以及在给定电势与数据传送线154-0P到154-mP的每一个之间。
也就是说，图9的驱动晶体管DRVTrA包括由NMOS形成的选择晶体管NT1和由NMOS形成的数据晶体管NT2，其串行连接在地势GND与数据传送线154-0M到154-mM的每一个之间。
图9的驱动晶体管DRVTrA还包括由NMOS形成的选择晶体管NT3和由NMOS形成的数据晶体管NT4，其串行连接在地势GND与数据传送线154-0P到154-mP的每一个之间。
选择晶体管NT1和NT3的栅极被连接到由列扫描电路130驱动的选择线LSEL0到LSELn。
数据晶体管NT2的栅极连接到锁存器LTC的输出，数据晶体管NT4的栅极经由反相器INV2连接到锁存器LTC的输出。
根据图8和图9的数据传送系统300A，基于应用差分结构增加了噪声裕量。
在数据传送系统300A中，AD转换后的数据存储在计数器锁存器152的锁存器LTC中。
全幅的数据信号通过作为数据传输单元的驱动晶体管DRVTrA被转换成微幅的差分信号，并且传送到数据传送线154-0M到154-mM、154-0P到154-mP.
经由数据传送线154-0M到154-mM、154-0P到154-mP传输的差分数据D、XD通过传感放大器电路171A-0到171A-m读取，并且再恢复成全幅的数据信号。
通过传感放大器电路171A-0到171A-m恢复成全幅数据信号的数据信号被存储在作为形成锁存器的数据同步电路的触发器(FF)172-0到172-m中。
通过经由选择线LSEL0到LSELn从列扫描电路130输出的选择信号SEL0到SELn，控制读取列的顺序。
传感放大器控制电路180A根据数据传送距离的长度，通过控制信号REG控制传感放大器电路171A-0到171A-m的驱动性能。
传感放大器控制电路180A包括计数器181。
通过计数器181产生数据传送距离的长度信息。计数器181对从末端读取的列数目计数，通过计数器值识别要读取的数据属于哪列。
由于列的全部数目是已知的，所以可以从计数器值产生数据传送距离的长度信息。
这个实施例中，作为例子，导线长度被划分成16个区域，数据传送距离的长度由4比特控制信号REG(0)到(3)表示，并且传感放大器电路171A-0到171A-m通过控制信号REG(0)到(3)而控制。
表示数据传送距离的长度信息可以是任何比特。
[传感放大器电路的具体电路例子]
接下来解释可以基于数据传送距离的长度信息而调整驱动性能的传感放大器电路的具体电路例子。
图10是示出根据实施例的可以基于数据传送距离的长度信息来调整驱动性能的传感放大器电路的结构例子的电路图。
在下文由标号400表示传感放大器电路171。
图10的传感放大器电路400包括作为第一放大器的第一和第二前级放大器410、420、作为第二放大器的后级放大器430、阈值电压产生单元440、反相器450、输入端子TD、TXD和输出端子TOUT。
第一前级放大器410包括作为反馈单元的反馈晶体管单元TRFD41、输入级晶体管TRIN41、差分放大器DAMP41、结点ND41、ND42和ND43。
反馈晶体管单元TRFD41用作向数据传送线154-P反馈被放大信号的反馈晶体管。
由具有不同栅极宽度W的多个p通道MOS(PMOS)晶体管形成反馈晶体管单元TRFD41，这些p通道MOS(PMOS)晶体管被并排设置在电源电压VDD供线LVDD与输入端子TD的数据输入线LIDP之间，其将在以后描述。
在反馈晶体管单元TRFD41中，根据来自传感放大器电路180A的控制信号RWEG(0)到(3)，控制具有不同栅极宽度W的多个PMOS晶体管的导电状态。具有不同栅极宽度的晶体管的驱动性能是不同的。栅极宽度W越大，驱动性能越高。
在图10中，通过向PMOS晶体管PT41加入包括“可变”含义的箭头，示出反馈晶体管单元TRFD41。
PMOS晶体管PT41的源极连接到电源电压VDD的供线LVDD，它的漏极连接到与输入端子TD相连的结点ND41。
通过连接二极管的NMOS晶体管NT41形成输入级晶体管TRIN41。
NMOS晶体管NT41的漏极和栅极连接到结点ND41，即PMOS晶体管PT41的漏极和输入端子TD，并且它的源极连接到基准电势(例如，地势)电源VSS。
差分放大器DAMP41执行经由输入端子TD输入的输入电压VD与来自阈值电压产生单元的阈值电压VG之差的差分放大，并且向后级放大器430输出放大信号。
差分放大器DAMP41包括PMOS晶体管PT42、PT43和NMOS晶体管NT42和NT43。
PMOS晶体管PT42的源极和PMOS晶体管PT43的源极被连接到电源电压VDD的供线LVDD。
PMOS晶体管PT42的漏极连接到NMOS晶体管NT42的漏极，并且连接点形成结点ND42。结点ND42连接到PMOS晶体管PT42的栅极和PMOS晶体管PT43的栅极。
NMOS晶体管NT42的源极被连接到基准电势源VSS，并且它的栅极经由结点ND41连接到输入端子TD。
NMOS晶体管NT43的源极连接到基准电势源VSS，它的栅极连接到阈值电VG的供线。
PMOS晶体管PT43的漏极连接到NMOS晶体管NT43的漏极，并且其连接点形成差分放大器DAMP41的输出结点ND43。
结点ND43连接(反馈)到后续级的后级放大器430的输入之一以及连接到PMOS晶体管PT41的栅极。
第二前级放大器420包括反馈晶体管单元TRFD42、输入级晶体管TRIN42、差分放大器单元DAMP42、结点ND44、ND45和ND46。
反馈晶体管单元TRFD42用作向数据传送线154-M反馈被放大信号的反馈晶体管。
通过具有不同栅极宽度W的多个PMOS晶体管形成反馈晶体管单元TRFD42，这些PMOS晶体管被并排连接在电源电压VDD的供线LVDD与数据输入线LIDM之间。
在反馈晶体管单元TRFD42中，根据来自传感放大器电路180A的控制信号RWEG(0)到(3)，控制具有不同栅极宽度W的多个PMOS晶体管的导电状态。
在图10中，通过向PMOS晶体管PT44加入包括“可变”含义的箭头，示出反馈晶体管单元TRFD42。
PMOS晶体管PT44的源极被连接到电源电压VDD的供线LVDD，并且其漏极连接到与输入端子TDX相连的结点ND44。
通过连接二极管的NMOS晶体管NT44形成输入级晶体管TRIN42。
NMOS晶体管NT44的漏极和栅极连接到结点ND44，即PMOS晶体管PT44的漏极和输入端子TDX，并且其源极连接到基准电势源VSS。
差分放大器DAMP42执行经由输入端子TDX输入的输入电压VDX与来自阈值电压产生单元的阈值电压VG之差的差分放大，并且向后级放大器430输出放大信号。
差分放大器DAMP42包括PMOS晶体管PT45、PT46和NMOS晶体管NT45和NT46。
PMOS晶体管PT45的源极和PMOS晶体管PT46的源极连接到电源电压VDD的供线LVDD。
PMOS晶体管PT45的漏极连接到NMOS晶体管NT45的漏极，并且连接点形成结点ND45。结点ND45连接到PMOS晶体管PT45的栅极和PMOS晶体管PT46的栅极。
NMOS晶体管NT45的源极连接到基准电势源VSS，并且其栅极经由结点ND44连接到输入端子TDX。
NMOS晶体管NT46的源极连接到基准电势源VSS，并且其栅极连接到阈值电压VG的供线。
PMOS晶体管PT46的漏极连接到NMOS晶体管NT46的漏极，并且其连接点形成差分放大器DAMP42的输出结点ND46。
结点ND46连接(反馈)到后续级的后级放大器430的诸个输入中的另一个以及连接到PMOS晶体管PT44的栅极。
后级放大器430执行第一前级放大器410的输出与第二前级放大器420的输出的差分放大，以获得传感放大器电路171A的输出SAOUT。
后级放大器430包括PMOS晶体管PT47、PT48和NMOS晶体管NT47和NT48。
PMOS晶体管PT47的源极和PMOS晶体管PT48的源极被连接到电源电压VDD的供线LVDD。
PMOS晶体管PT147的漏极连接到NMOS晶体管NT47的漏极，并且其连接点形成结点ND47。结点ND47连接到NMOS晶体管NT47的栅极和NMOS晶体管NT48的栅极。
NMOS晶体管NT47的源极和NMOS晶体管NT48的源极连接到基准电势源VSS。
PMOS晶体管PT48的漏极连接到NMOS晶体管NT48的漏极，并且连接点形成后级放大器430的输出结点ND48。
输出结点ND48连接到反相器450的输入，并且反相器450的输出连接到输出端子OUT。
阈值电压产生单元440产生阈值电压VG，并且将产生的阈值电压VG提供给第一前级放大器410和第二前级放大器420。
阈值电压产生单元440包括基准电流源ISA44和NMOS晶体管NT49。
基准电流源ISA44连接到NMOS晶体管NT49的漏极和栅极，并且连接点形成结点ND49。NMOS晶体管NT49的源极连接到基准电势源VSS。
结点ND49连接到第一前级放大器410的NMOS晶体管NT43的栅极和第二前级放大器420的NMOS晶体管NT46的栅极。
本实施例的传感放大器电路171A具有这样的结构，其能够改变反馈晶体管PT41、PT44的有效栅极宽度以及基准电流源ISA44的基准电流ISA的电流量，以根据数据传送距离的长度来调整驱动性能。
[根据数据传送距离的长度来调整驱动性能的具体例子]
图11示出能够根据数据传送距离的长度来改变反馈晶体管的有效栅极宽度和基准电流ISA值的电路的具体结构例子。
通过取出第一前级放大器410和阈值电压产生单元440，示出图11。
反馈晶体管单元TRFD41包括并排连接在电源电压VDD的供线LVDD与输入线LIDP之间的PMOS晶体管PT411、PT412、PT413、PT414和PT415。
反馈晶体管单元TRFD41包括连接在连接到结点ND43的反馈线LFDB与PMOS晶体管PT412、PT413、PT414和PT415的栅极之间的开关SW411、SW412、SW413和SW414。
反馈晶体管单元TRFD41包括PMOS晶体管PT416、PT417、PT418和PT419，它们连接在电源电压VDD的供线LVDD与PMOS晶体管PT412、PT413、PT414和PT415的栅极之间。
PMOS晶体管PT416、PT417、PT418和PT419用作开关晶体管。
PMOS晶体管PT411是用于确定偏移反馈量的晶体管。
PMOS晶体管PT411在其源极连接到电源电压VDD的供线LVDD，在其漏极连接到输入线LIDP，在其栅极连接到反馈线LFDB。
PMOS晶体管PT412的栅极宽度W设置为“W”。
PMOS晶体管PT412在其源极连接到电源电压VDD的供线LVDD，在其漏极连接到输入线LIDP，在其栅极连接到开关SW411的端子“a”和PMOS晶体管PT416的漏极。
PMOS晶体管PT413的栅极宽度W设置为“2W”。
PMOS晶体管PT413在其源极连接到电源电压VDD的供线LVDD，在其漏极连接到输入线LIDP，在其栅极连接到开关SW412的端子“a”和PMOS晶体管PT417的漏极。
PMOS晶体管PT414的栅极宽度W设置为“4W”。
PMOS晶体管PT414在其源极连接到电源电压VDD的供线LVDD，其漏极连接到输入线LIDP，其栅极连接到开关SW413的端子“a”和PMOS晶体管PT418的漏极。
PMOS晶体管PT415的栅极宽度W设置为“8W”。
PMOS晶体管PT415在其源极连接到电源电压VDD的供线LVDD，其漏极连接到输入线LIDP，其栅极连接到开关SW414的端子“a”和PMOS晶体管PT419的漏极。
开关SW411在其端子“a”连接到PMOS晶体管PT412的栅极，在其端子“b”连接到反馈线LFDB，在其控制端子连接到控制信号REG(0)的供线LREG0。
当控制信号REG(0)是逻辑“1”时，开关SW411将端子“a”和端子“b”保持在导电状态。当控制信号REG(0)是逻辑“0”时，开关SW411将端子“a”和端子“b”保持在非导电状态。
开关SW412在其端子“a”连接到PMOS晶体管PT413的栅极，在其端子“b”连接到反馈线LFDB，在其控制端子连接到控制信号REG(1)的供线LREG1。
当控制信号REG(1)是逻辑“1”时，开关SW412将端子“a”和端子“b”保持在导电状态。当控制信号REG(1)是逻辑“0”时，开关SW412将端子“a”和端子“b”保持在非导电状态。
开关SW413在其端子“a”连接到PMOS晶体管PT414的栅极，在其端子“b”连接到反馈线LFDB，在其控制端子连接到控制信号REG(2)的供线LREG2。
当控制信号REG(2)是逻辑“1”时，开关SW413将端子“a”和端子“b”保持在导电状态。当控制信号REG(2)是逻辑“0”时，开关SW413将端子“a”和端子“b”保持在非导电状态。
开关SW414在其端子“a”连接到PMOS晶体管PT415的栅极，在其端子“b”连接到反馈线LFDB，在其控制端子连接到控制信号REG(3)的供线LREG3。
当控制信号REG(3)是逻辑“1”时，开关SW414将端子“a”和端子“b”保持在导电状态。当控制信号REG(3)是逻辑“0”时，开关SW414将端子“a”和端子“b”保持在非导电状态。
PMOS晶体管PT416在其源极连接到电源电压VDD的供线LVDD，其漏极连接到PMOS晶体管PT412的栅极，其栅极连接到控制信号(0)的供线。
当控制信号REG(0)是逻辑“1”时，PMOS晶体管PT416保持在非导电状态。当控制信号REG(0)是逻辑“0”时，PMOS晶体管PT416保持在导电状态，并且使得晶体管PT412处于非导电状态。
PMOS晶体管PT416和开关SW411通过控制信号REG“0”被互补地导通和截止。
PMOS晶体管PT417在其源极连接到电源电压VDD的供线LVDD，其漏极连接到PMOS晶体管PT413的栅极，其栅极连接到控制信号REG(1)的供线。
当控制信号REG(1)是逻辑“1”时，PMOS晶体管PT417保持在非导电状态。当控制信号REG(1)是逻辑“0”时，PMOS晶体管PT417保持在导电状态，并且使PMOS晶体管PT413处于非导电状态。
PMOS晶体管PT417和开关SW412通过控制信号REG“1”被互补地导通和截止。
PMOS晶体管PT418在其源极连接到电源电压VDD的供线LVDD，其漏极连接到PMOS晶体管PT414的栅极，其栅极连接到控制信号REG(2)的供线。
当控制信号REG(2)是逻辑“1”时，PMOS晶体管PT418保持在非导电状态。当控制信号REG(2)是逻辑“0”时，PMOS晶体管PT418保持在导电状态，并且使得PMOS晶体管PT414处于非导电状态。
PMOS晶体管PT418和开关SW413通过控制信号REG“2”被互补地导通和截止。
PMOS晶体管PT419在其源极连接到电源电压VDD的供线LVDD，其漏极连接到PMOS晶体管PT415的栅极，其栅极连接到控制信号REG(3)的供线。
当控制信号REG(3)是逻辑“1”时，PMOS晶体管PT419保持在非导电状态。当控制信号REG(3)是逻辑“0”时，PMOS晶体管PT419保持在导电状态，并且使PMOS晶体管PT415处于非导电状态。
PMOS晶体管PT419和开关SW414通过控制信号REG“3”被互补地导通和截止。
基准电流源ISA44包括电流源I441、I442、I443、I444、I445和开关SW441、SW442、SW443和SW444。
电流源I441到I445共同连接到电源电压VDD的供线LVDD。
电流源I441是确定偏移基准电流的电流源。
电流源I441的电流输出端子被连接到NMOS晶体管NT49的漏极和栅极，即结点ND49。
电流源I442的电流值设置为“I”。
电流源I442的电流输出端子被连接到开关SW441。
电流源I443的电流值设置为“2I”。
电流源I443的电流输出端子被连接到开关SW442。
电流源I444的电流值设置为“4I”。
电流源I444的电流输出端子被连接到开关SW443。
电流源I445的电流值设置为“8I”。
电流源I445的电流输出端子被连接到开关SW444。
开关SW441在其端子“a”连接到结点ND49，在其端子“b”连接到电流源I442的电流输出端子，在其控制端子连接到控制信号REG(0)的供线LREG0。
当控制信号REG(0)是逻辑“1”时，开关SW441将端子“a”和端子“b”保持在导电状态。当控制信号REG(0)是逻辑“0”时，开关SW441将端子“a”和端子“b”保持在非导电状态。
开关SW442在其端子“a”连接到结点ND49，在其端子“b”连接到电流源I443的电流输出端子，在其控制端子连接到控制信号REG(1)的供线LREG1。
当控制信号REG(1)是逻辑“1”时，开关SW442将端子“a”和端子“b”保持在导电状态。当控制信号REG(1)是逻辑“0”时，开关SW442将端子“a”和端子“b”保持在非导电状态。
开关SW443在其端子“a”连接到结点ND49，在其端子“b”连接到电流源I444的电流输出端子，在其控制端子连接到控制信号REG(2)的供线LREG2。
当控制信号REG(2)是逻辑“1”时，开关SW443将端子“a”和端子“b”保持在导电状态。当控制信号REG(2)是逻辑“0”时，开关SW443将端子“a”和端子“b”保持在非导电状态。
开关SW444在其端子“a”连接到结点ND49，在其端子“b”连接到电流源I445的电流输出端子，在其控制端子连接到控制信号REG(3)的供线LREG3。
当控制信号REG(3)是逻辑“1”时，开关SW444将端子“a”和端子“b”保持在导电状态。当控制信号REG(3)是逻辑“0”时，开关SW444将端子“a”和端子“b”保持在非导电状态。
如上所述，根据本实施例的反馈晶体管单元TRFD41(42)包括PMOS晶体管PT411，以及与PMOS晶体管PT411并排的具有不同栅极宽度的四个PMOS晶体管PT412到PT415，其中PMOS晶体管PT411确定偏移反馈量。
由4比特控制信号REG(0)到REG(3)分别控制四个PMOS晶体管PT412到PT415，这4比特控制信号REG(0)到REG(3)以多级表示数据传送距离的长度。
根据开关SW411到SW414的开/关，控制PMOS晶体管PT412到PT415是否可用作反馈晶体管。
四个PMOS晶体管PT412到PT415的栅极宽度分别设置为W、2W、4W和8W，并且可以根据控制信号REG(0)到(3)的值，以多级来控制有效栅极宽度。
相似地，基准电流源ISA44包括电流源I441和与电流源I441并排的具有不同电流量的四个电流源I442到I445，其中电流源I441确定偏移基准电流。
通过4比特控制信号REG(0)到REG(3)控制四个电流源I442到I445，并且根据开关SW441到SW444的开/关来控制电流值之和。
四个电流源I442到I445的电流值分别设置到I、2I、4I和8I，并且可以根据控制信号REG(0)到(3)的值，以多级来控制有效电流值。
各个栅极宽度的设置值和电流值不限于以上例子并且是可选的。
接下来将参照图12的定时图、图3的框图和图10的电路图解释根据本实施例的固态成像装置(CMOS图像传感器)100的操作。
在从任意行Hx的单元像素111第一读出操作到列线V0、V1、......变得稳定以后，基于基准电压的斜坡波形RAMP从DAC
160的输出被输出。
基于基准电压的斜坡波形RAMP以阶梯状被输入，作为比较器151的基准电压REF。每个比较器151中，执行与任意列线Vx的电压的比较。
此时，计数器锁存器152处于向下计数状态，执行复位计数。当基准电压REF和Vx的电压变得相同时，比较器151的输出COMPOUTi被反相，下计数操作被停止并且保持计数值。
计数器锁存器152的初始值是AD转换等级中的任意值(例如，“0”)。在复位计数周期内，单元像素111的复位分量ΔV被读出。
之后，当列线V0、V1、......根据入射光量变得稳定时，在数据计数周期内，输入斜坡波形RAMP作为基准电压REF，并且在比较器151中执行与任意线V0、V1、......的电压的比较。
平行于阶梯状波形的斜坡波形RAMP的输入，在每个计数器锁存器152执行上计数。当基准电REF和Vx的电压变得相同时，比较器151的输出COMPOUTi被反相，并且保持与该比较周期对应的计数值。
通过列扫描电路13扫描由计数器锁存器152的锁存器LTC保持的计数器值，作为具有全幅的数字数据信号。
具有全幅的数据信号通过驱动晶体管DRVTr转换成微幅的差分信号，并且传送到数据传送线154-0M到154-mM、154-0P到154-mP。
经由数据传送线154-0M到154-mM、154-0P到154-mP传输的差分数据D、XD由传感放大器电路171A-0到171A-m读取，并再次恢复成具有全幅的数据信号。
在传感放大器电路171A-0到171A-m中，经由数据传送线154传输的数据D、XD作为具有微幅的差分信号，分别在前级放大器410和420中被放大，并且在后级放大器430中恢复成具有全幅的原始数据信号。
作为例子，通过引用前级放大器410解释特定处理。
在前级放大器410中，数据总线的输入电压VD应用到差分放大器DAMP41的正输入侧的NMOS晶体管NT42的栅极，阈值电压VG应用到负输入侧的NMOS晶体管NT43的栅极，并且放大它们之间的差。
通过基准电流源ISA44产生阈值电压VG。
差分放大器DAMP41的输出Vo经由反馈晶体管单元TRFD41反馈到输入。
当输入电压VD的电势减少并且VG高于VD时，输出Vo的电势变低，反馈晶体管PT41(输出电压Vo施加到其栅极)中反馈变高，并且从电源提供电流，由此，输入电压VD从减小该电势的方向移动到增加该电势的方向。
另一方面，当输入电压VD的电势增加并且VD高于VG时，输出Vo的电势变高，在反馈晶体管PT41内反馈变低，并且电源的电流受到限制，由此，输入电压VD从增大该电势的方向移动到降低该电势的方向。
根据反馈操作，微小的电压差保持在输入电压内。在传感放大器电路171A-0到171A-m中，确定传送速度的因素主要是反馈晶体管PT41和形成阈值电压所需的基准电流ISA。
这是因为前者直接通过晶体管的栅极宽度来确定反馈量，后者确定对应用到反馈晶体管PT41的栅极的电势Vo的充电/放电速度。
随着反馈晶体管PT41的栅极宽度更更宽并且基准电流ISA更高，反馈变得更高并且传送速度变得更高。
相应的，根据数据传送距离的长度的控制信号REG(0)到(3)通过传感放大器控制电路180A被提供给传感放大器电路171A-1到171A-m，并且控制传感放大器电路171A-1到171A-m的驱动性能。
因此，在传感放大器电路171A-1到171A-m中，反馈晶体管PT41的有效栅极宽度和基准电流ISA的电流值根据控制信号REG(0)到(3)而改变，并且根据数据传送距离的长度来调整驱动性能。
图13A和图13B是示出根据实施例的电路和常规电路的传输波形和延迟状态的仿真结果比较的图表。图13A示出常规电路的传输波形和延迟状态，图13B示出本实施例的电路的传输波形和延迟状态。
图13A和图13B分别示出近端和远端的传输波形和延迟状态。
常规电路的情况下，传感放大器电路的晶体管的有效栅极宽度W固定到7.5μm，基准电流ISA的值在近端和远端均固定到100μA。
这种情况下，在近端延迟是2.94ns并且平均电流消耗是581.4μA。在远端，延迟是4.56nm并且平均电流消耗是581.3μA。
根据实施例的电路的情况下，在近端，传感放大器电路的晶体管的有效栅极宽度W设置为4.5μm，基准电流ISA的值固定为40μA。另一方面，在远端，传感放大器电路的晶体管的有效栅极宽度W固定到9.0μm，并且基准电流ISA的值设置为180μA。
这种情况下，在近端，延迟是3.78ns并且平均电流消耗是460μA。在远端，延迟是3.78ns并且平均电流消耗是647μm。
也就是说，在根据本实施例的电路中，传感放大器控制电路16、180和180A执行控制，以使在远端接收数据的传感放大器电路的驱动性能变得高于在近端接收数据的传感放大器电路的驱动性能。
从图13A和图13B可以看出，与常规电路相比较而言，根据本实施例的电路能够减小传送线上的导线延迟所导致的效应，还能够通过延迟从近端的数据传送而减小功耗。
如上所述，根据本实施例的固态成像装置100具有下面的结构。
固态成像装置100包括像素阵列单元110，其中以矩阵状态设置用于执行光电转换的多个像素，以及用于传送数字数据的多个数据传送线154-0到154-m。
固态成像装置100还包括连接到各个传送线的端部的多个传感放大器电路171-0到171-m，其通过根据控制信号REG的驱动性能来检测并输出经由传送线传送的数据。
固态成像装置100还包括并排设置的多个计数器锁存器152-0到152-n，其响应于选择信号向对应的传送线传送锁存数据，并且列扫描电路130产生选择信号并且将它们输出到对应的计数器锁存器152。
固态成像装置100还包括传感放大器控制电路180，传感放大器控制电路180产生所述控制信号REG以用于控制传感放大器电路171-0到171-m的驱动性能以调整数据传送延迟，并且将控制信号输出到传感放大器电路171-0到171-m。
沿计数器锁存器152-0到152-n的设置方向并排设置传送线154-0到154-m，其连接到在这个方向被设置的对应的传感放大器电路171-0到171-m。
传感放大器控制电路180根据在传送线154-0到154-m上距离传感放大器电路171-0到171-m的数据传送距离的长度，产生用于调整驱动性能的控制信号REG。
因此，根据本实施例，能够获得下面的优点。
具体地，可以加速从远端的数据传送并且响应于长导线。这有利于具有长H尺寸(诸如全尺寸或APS尺寸的大CMOS图像传感器)的数据传送。
也就是说，当成像单元水平传送数据时，可以去除数据的偏斜分量中的由于数据传送距离产生的位置依赖分量(其已经变成提速的障碍)，这将有助于进一步加速或扩展图像传感器。
可以将来自近端和远端的数据传送延迟相匹配，由此，在传感放大器电路的后续阶段中在获取数据的触发器处的定时裕量设计将是容易的，这能够减小设计周期和工艺数目。
图像传感器具有窄和均匀的列宽度，并且插入在导线中间的转发器电路是不规则的。在本实施例中，不需要在导线中插入转发器就能够加速数据传送，这将有利于图像传感器。
来自近端的数据传送延迟被延迟，从而降低功耗。
具有以上优点的固态成像装置能够用作数字照相机、视频照相机等成像装置。
3.第三实施例
图14示出应用根据第三实施例的固态成像装置的照相机系统的结构例子。
如图14所示，照相机系统500包括可以应用根据本实施例的固态成像装置100的成像装置510。
照相机系统500包括将入射光(记录主题图像)引到成像装置510的像素区域的光学系统，例如，在成像表面对入射光(图像光)成像的光学系统(透镜)520。
照相机系统500还包括用于驱动成像装置510的驱动电路(DRV)530和用于处理成像装置510的输出信号的信号处理电路(RPC)540。
驱动电路530包括定时发生器(未示出)，用于产生包括开始脉冲的各种定时信号和驱动成像装置510中的电路的时钟脉冲，并且通过给定的定时信号来驱动成像装置510。
信号处理电路540对来自成像装置510的输出信号执行给定的信号处理。
信号处理电路540中处理的图像信号被记录在诸如存储器的记录介质中。记录在记录介质中的图像信息由打印机等硬拷贝。在信号处理电路540中处理的图像信号在液晶显示器等形成的监视器上被再现作为运动图像。
如上所述，上述固态成像装置100安装在诸如数字照相机的成像设备上作为成像装置510，从而实现高精确度的照相机。
本申请包含2009年1月16日提交到日本专利局的日本优先权专利申请JP 2009-008254公开的主题相关的主题，该日本优先权专利申请JP 2009-008254的全部内容通过引用包含于此。
本领域技术人员应该明白，可以根据设计需要和其它因素想到各种变型、组合、子组合和替换，只要它们位于权利要求及其等同物的范围内即可。

Claims (9)

1.一种数据传送电路，包括：
传送数据的多个传送线；
连接到各个传送线的端部的多个数据输出单元，以根据控制信号的驱动性能检测并输出经由所述传送线传送的数据；
并排设置的多个数据传输单元，响应于选择信号向对应的传送线传送数据；
选择控制单元，产生选择信号并且向对应的数据传输单元输出所述选择信号；以及
控制单元，产生控制所述数据输出单元的驱动性能以调整数据传送延迟的所述控制信号并且将所述控制信号输出到各个输出单元，
其中所述传送线沿所述数据传输单元的并排设置方向被设置并且连接到被设置在这个方向的对应的数据输出单元，以及
所述控制单元根据在所述传送线上距离所述数据输出单元的数据传送距离的长度，产生用于调整所述驱动性能的所述控制信号，
其中每个数据输出单元包括：
放大单元，放大经由所述数据传送线传送的输入数据，以及
反馈单元，把所述放大单元放大的数据反馈回到所述传送线，
所述反馈单元以与所述控制信号对应的反馈量向所述传送线反馈所述放大的数据。
2.根据权利要求1的数据传送电路，
其中所述控制单元产生所述控制信号以使得随着在所述传送线上距离所述数据输出单元的所述数据传送距离变长，所述驱动性能按比例增加。
3.根据权利要求1或2的数据传送电路，
其中每个数据输出单元包括：
阈值电压产生单元，基于可以根据所述控制信号调整的基准电流，产生阈值电压，
放大单元，通过比较经由所述传送线传送的输入数据与所述阈值电压，放大输入数据，以及
反馈单元，将所述放大单元放大的数据反馈回到所述传送线，
所述阈值电压产生单元根据所述控制信号以基准电流量来产生所述阈值电压，以及
所述反馈单元以与所述控制信号对应的反馈量将所述放大单元放大的数据反馈回到所述传送线。
4.根据权利要求3的数据传送电路，
其中所述阈值电压产生单元包括具有不同电流量的多个电流源，其能够通过所述控制信号选择一个或多个电流源，以及
所述反馈单元包括具有不同驱动性能的多个晶体管，其能够通过所述控制信号选择关于反馈的一个或多个晶体管。
5.一种固态成像装置，包括：
像素单元，其中以矩阵状态设置执行光电转换的多个像素；
传送数据的多个传送线；
连接到各个传送线的端部的多个数据输出单元，根据控制信号通过驱动性能检测并输出经由所述传送线传送的数据；
并排设置的多个保持单元，保持从所述像素单元读取的数据并且响应于选择信号将所述数据传送到对应的传送线；
扫描单元，产生所述选择信号并且将所述选择信号输出到对应的保持单元；以及
控制单元，产生控制所述数据输出单元的驱动性能以调整数据传送延迟的控制信号并且将所述控制信号输出到各个输出单元，
其中所述传送线沿所述保持单元的并排设置方向被设置并且连接到被设置在这个方向的对应的数据输出单元，以及
所述控制单元根据在所述传送线上距离所述数据输出单元的数据传送距离的长度，产生调整所述驱动性能的所述控制信号，
其中每个数据输出单元包括：
放大单元，放大经由所述数据传送线传送的输入数据，以及
反馈单元，将所述放大单元放大的数据反馈回到所述传送线，
所述反馈单元以与所述控制信号对应的反馈量将所述放大的数据反馈回到所述传送线。
6.根据权利要求5的固态成像装置，
其中所述控制单元产生所述控制信号以使得随着在所述传送线上距离所述数据输出单元的所述数据传送距离变长，所述驱动性能按比例增加。
7.根据权利要求5或6的固态成像装置，
其中每个数据输出单元包括：
阈值电压产生单元，基于可以根据所述控制信号调整的基准电流，产生阈值电压，
放大单元，通过比较经由所述传送线传送的输入数据与所述阈值电压，放大输入数据，以及
反馈单元，将所述放大单元放大的数据反馈回到所述传送线，
所述阈值电压产生单元根据所述控制信号基于基准电流量而产生所述阈值电压，以及
所述反馈单元以与所述控制信号对应的反馈量将放大的数据反馈回给所述传送线。
8.根据权利要求7的固态成像装置，
其中所述阈值电压产生单元包括具有不同电流量的多个电流源，其能够基于所述控制信号选择一个或多个电流源，以及
所述反馈单元包括具有不同驱动性能的多个晶体管，其能够基于所述控制信号选择关于反馈的一个或多个晶体管。
9.一种照相机系统，包括：
固态成像装置；
光学系统，将主题图像记录在固态成像装置中；以及
信号处理电路，对所述固态成像装置的输出图像信号进行处理，
其中所述固态成像装置包括：
像素单元，其中以矩阵状态设置执行光电转换的多个像素；
传送数据的多个传送线；
连接到各个传送线的端部的多个数据输出单元，根据控制信号通过驱动性能检测并输出经由所述传送线传送的数据；
并排设置的多个保持单元，保持从所述像素单元读取的数据并且响应于选择信号将所述数据传送到对应的传送线；
扫描单元，产生所述选择信号并且将所述选择信号输出到对应的保持单元；以及
控制单元，产生控制所述数据输出单元的驱动性能以调整数据传送延迟的控制信号并且将所述控制信号输出到各个输出单元，
其中所述传送线沿所述保持单元的并排设置方向被设置并且连接到被设置在这个方向的对应的数据输出单元，以及
所述控制单元根据在所述传送线上距离所述数据输出单元的所述数据传送距离的长度，产生调整所述驱动性能的所述控制信号，
其中每个数据输出单元包括：
放大单元，放大经由所述数据传送线传送的输入数据，以及
反馈单元，将所述放大单元放大的数据反馈回到所述传送线，
所述反馈单元以与所述控制信号对应的反馈量将所述放大的数据反馈回到所述传送线。
CN2010100038104A 2009-01-16 2010-01-13 数据传送电路、固态成像装置和照相机系统 Expired - Fee Related CN101783863B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009008254A JP4803261B2 (ja) 2009-01-16 2009-01-16 固体撮像素子、およびカメラシステム
JP2009-008254 2009-01-16

Publications (2)

Publication Number Publication Date
CN101783863A CN101783863A (zh) 2010-07-21
CN101783863B true CN101783863B (zh) 2013-03-06

Family

ID=42336658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010100038104A Expired - Fee Related CN101783863B (zh) 2009-01-16 2010-01-13 数据传送电路、固态成像装置和照相机系统

Country Status (3)

Country Link
US (1) US8319522B2 (zh)
JP (1) JP4803261B2 (zh)
CN (1) CN101783863B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5734121B2 (ja) 2011-07-15 2015-06-10 ルネサスエレクトロニクス株式会社 固体撮像装置
WO2013031514A1 (ja) * 2011-08-26 2013-03-07 オリンパスメディカルシステムズ株式会社 撮像装置及び撮像システム
JP6134536B2 (ja) * 2012-02-28 2017-05-24 株式会社メガチップス 出力装置
KR101921964B1 (ko) * 2012-03-05 2019-02-13 삼성전자주식회사 라인 메모리 및 이를 이용한 시모스 이미지 집적회로소자
JP2014078901A (ja) * 2012-10-12 2014-05-01 Sony Corp データ転送回路、撮像素子、および撮像装置
JP6218428B2 (ja) * 2013-05-08 2017-10-25 オリンパス株式会社 固体撮像装置
US9521345B2 (en) 2013-12-05 2016-12-13 Samsung Electronics Co., Ltd. Data transmission circuit, image sensor including the same
JP6463169B2 (ja) 2015-02-27 2019-01-30 キヤノン株式会社 電子回路およびカメラ
JP2017151197A (ja) * 2016-02-23 2017-08-31 ソニー株式会社 ソースドライバ、表示装置、及び、電子機器
CN108781264B (zh) * 2016-03-30 2022-04-12 株式会社尼康 拍摄元件、拍摄装置以及半导体存储器
JP2018113637A (ja) 2017-01-13 2018-07-19 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および電子機器
CN110347031B (zh) * 2019-08-05 2024-01-26 中国兵器工业集团第二一四研究所苏州研发中心 一种像素级的高精度幅度时间转换电路
JP6952819B2 (ja) * 2019-12-13 2021-10-27 ラピスセミコンダクタ株式会社 ソースドライバ及び表示装置
KR20220005697A (ko) * 2020-07-07 2022-01-14 에스케이하이닉스 주식회사 이미지 센싱 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314029B1 (en) * 1999-04-08 2001-11-06 Samsung Electronics Co., Ltd. Memory device having I/O sense amplifier with variable current gain
CN101304470A (zh) * 2007-05-10 2008-11-12 索尼株式会社 数据传送电路、固态成像设备和摄像机系统
CN101309345A (zh) * 2007-05-18 2008-11-19 索尼株式会社 固态成像设备、成像装置和电子装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070687A (ja) * 1996-08-28 1998-03-10 Sony Corp 固体撮像素子の信号処理装置および方法
JPH10289585A (ja) * 1997-04-16 1998-10-27 Sony Corp 半導体記憶装置
JP4022862B2 (ja) * 2002-06-11 2007-12-19 ソニー株式会社 固体撮像装置及びその制御方法
JP2005217771A (ja) * 2004-01-29 2005-08-11 Canon Inc 撮像装置
JP4470700B2 (ja) 2004-02-23 2010-06-02 ソニー株式会社 Ａｄ変換方法およびａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
JP4337779B2 (ja) * 2004-07-01 2009-09-30 ソニー株式会社 物理情報取得方法および物理情報取得装置並びに物理量分布検知の半導体装置
US7782380B2 (en) * 2006-09-01 2010-08-24 Aptina Imaging Corporation Positional gain adjustment and surface generation for image processing
JP2008148021A (ja) * 2006-12-11 2008-06-26 Fujifilm Corp 固体撮像装置及び信号処理方法
US7903160B2 (en) * 2007-05-10 2011-03-08 Sony Corporation Data transfer circuit, solid-state imaging device and camera
JP4311482B2 (ja) * 2007-05-17 2009-08-12 ソニー株式会社 撮像回路、ｃｍｏｓセンサ、および撮像装置
DE102007027463B4 (de) * 2007-06-14 2021-03-25 Arnold & Richter Cine Technik Gmbh & Co. Betriebs Kg Bildsensor
US7830425B2 (en) * 2008-07-11 2010-11-09 Cmos Sensor, Inc. Areal active pixel image sensor with programmable row-specific gain for hyper-spectral imaging

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6314029B1 (en) * 1999-04-08 2001-11-06 Samsung Electronics Co., Ltd. Memory device having I/O sense amplifier with variable current gain
CN101304470A (zh) * 2007-05-10 2008-11-12 索尼株式会社 数据传送电路、固态成像设备和摄像机系统
CN101309345A (zh) * 2007-05-18 2008-11-19 索尼株式会社 固态成像设备、成像装置和电子装置

Also Published As

Publication number Publication date
JP4803261B2 (ja) 2011-10-26
US8319522B2 (en) 2012-11-27
JP2010166449A (ja) 2010-07-29
US20100182448A1 (en) 2010-07-22
CN101783863A (zh) 2010-07-21

Similar Documents

Publication Publication Date Title
CN101783863B (zh) 数据传送电路、固态成像装置和照相机系统
US10257452B2 (en) Solid-state image pickup apparatus, signal processing method for a solid-state image pickup apparatus, and electronic apparatus
CN101212581B (zh) 固态图像传感器及成像系统
JP5203913B2 (ja) 光電変換装置、撮像システム、及び光電変換装置の駆動方法
CN102164252B (zh) 固态图像拾取设备及其驱动方法
US10230915B2 (en) Image capturing apparatus and image capturing system
US9344652B2 (en) Photoelectric conversion apparatus and image pickup system including an ad conversion unit to convert a signal into a digital signal
US9596425B2 (en) Driving method for an image pickup apparatus, image pickup apparatus, and image pickup system
US20150281610A1 (en) Solid-state imaging apparatus and imaging system
US9648262B2 (en) Imaging apparatus and imaging system
CN102256069A (zh) 固态成像设备
TWI337494B (en) Image sensor, module and electronic device
CN101841665A (zh) 箝位电路以及具有箝位电路的固体摄像装置
JP2017005393A (ja) 撮像装置、および、撮像システム
JP6960259B2 (ja) 撮像装置およびその駆動方法
JP2008283457A (ja) データ転送回路、固体撮像素子、およびカメラシステム
US9549137B2 (en) Driving method for imaging apparatus, imaging apparatus, and imaging system
US9807333B2 (en) Imaging apparatus and imaging system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130306

Termination date: 20160113