CN101753020B - 输出电压控制器、电子设备和输出电压控制方法 - Google Patents

Abstract

本发明涉及输出电压控制器、电子设备和输出电压控制方法。输出电压控制器包括：第一控制器，基于输出电压来控制对线圈的电流供应；第二控制器，通过基于输入电压来控制输入电压被输入到的输入端、线圈和对输出电压进行输出的输出端的耦合时段，从而控制对线圈的电流供应。

Description

输出电压控制器、电子设备和输出电压控制方法

技术领域

本申请涉及一种升高或降低输入电压并输出电压的输出电压控制器。

背景技术

DC/DC变换器已经作为基于DC输入电压的供应而输出恒定电压的输出电压控制器被投入实际使用。DC/DC变换器是一种使用半导体开关元件的小且轻重量的高效DC电源，并被广泛使用在电子设备中。

DC/DC变换器的基本功能是高频地导通和关断开关元件、可变地控制导通时间和关断时间的比例(即，占空比(duty ratio))以及将DC输出电压维持在恒定电压。存在三种类型的DC/DC变换器：升压型，通过该类型获得高于输入电压的输出电压；降压型，通过该类型获得低于输入电压的输出电压；以及升降压型，无论输入电压如何，通过该类型都获得恒定的输出电压。

升降压DC/DC变换器具有与电压输出端子串行或并行耦合的扼流线圈(choke inductor)，并且在以下两种状态之间交替：通过开关元件的导通-关断动作，能量被从输入侧存储在扼流线圈中的状态；以及能量被从扼流线圈释放到输出侧的状态。

升降压DC/DC变换器通过开关操作遭受比升压型和降压型更大的功率损耗，因此优选地在输入电压和输出电压相互接近的时候使用。实际上，当要输出3V的输出电压的时候，当由电池供应的输入电压大于4V时控制升降压DC/DC变换器在降压模式下操作，当输入电压大于2.8V且不大于4V时控制升降压DC/DC变换器在升降压模式下操作，并且当输入电压不大于2.8V时控制升降压DC/DC变换器在升压模式下操作。

注意，已知一种通过在包括状态1到状态4的四个状态当中切换来执行升降压操作的H桥升降压DC/DC变换器(例如参见日本专利特开2005-192312号公报)。

在传统的DC/DC变换器中，开关操作的数目随着DC/DC变换器的操作状态数目的增加而增加。这增大了功率损耗且降低了效率。

发明内容

根据本文中描述的装置的一个方面，输出电压控制器包括：第一控制器，该第一控制器基于输出电压来控制对线圈的电流供应；以及第二控制器，该第二控制器通过基于输入电压来控制输入电压被输入到的输入端、线圈和对输出电压进行输出的输出端的耦合时段，控制对线圈的电流供应。

本发明的目的和优点将通过权利要求中特别指出的要素和组合来实现和获得。

应该理解，前面的一般性描述和后面的详细描述是示例性和说明性的，而不对所要求保护的发明的限制。

附图说明

图1示出了升降压DC/DC变换器的输出部的操作；

图2示出了升降压DC/DC变换器的输出部的操作；

图3示出了升降压DC/DC变换器的输出部的操作；

图4示出了根据第一实施例的升降压DC/DC变换器；

图5示出了指示图4中的第一实施例的操作的时序波形；

图6示出了指示图4中的第一实施例的操作的时序波形；

图7示出了指示图4中的第一实施例的操作的时序波形；

图8示出了图4中的第一实施例的状态控制器；

图9示出了根据第二实施例的升降压DC/DC变换器；

图10示出了指示图9中的第二实施例的操作的时序波形；

图11示出了指示图9中的第二实施例的操作的时序波形；

图12示出了根据第三实施例的升降压DC/DC变换器；

图13示出了图12中的第三实施例的状态控制器；

图14示出了图12中的第三实施例的另一状态控制器；

图15示出了指示图12中的第三实施例的状态控制器的操作的时序波形；

图16示出了指示图12中的第三实施例的操作的时序波形；

图17示出了指示图12中的第三实施例的操作的时序波形；

图18示出了图9中的第二实施例的输入-输出电压特性；

图19示出了图12中的第三实施例的输入-输出电压特性；

图20A和20B示出了负载电流和线圈电流之间的关系；

图21示出了根据第四实施例的升降压DC/DC变换器；

图22示出了图21中的第四实施例的另一升降压DC/DC变换器；

图23示出了根据第五实施例的升降压DC/DC变换器；以及

图24示出了根据第六实施例的升降压DC/DC变换器。

具体实施方式

图1至3示出了H桥升降压DC/DC变换器的输出部。该输出部包括开关电路sw1至sw4以及扼流线圈(choke inductor)L。输入电压Vin通过开关电路sw1被供应给作为扼流线圈L的一端的节点N1。节点N1通过开关电路sw2耦合到地GND。

作为扼流线圈L的另一端的节点N2通过开关电路sw3耦合到地GND，并且通过开关电路sw4输出一输出电压Vout。

将描述上述输出部在升降压模式、升压模式以及降压模式三种状态下的操作。假设当输出电压Vout被设定为3.2V的时候，例如，当输入电压Vin不小于4.0V时输出部被控制在降压模式下操作，当输入电压Vin满足2.8V＜Vin＜4V时输出部被控制在升降压模式下操作，并且当输入电压Vin不大于2.8V时输出部被控制在升压模式下操作。

在升降压模式下，对各个开关电路sw1至sw4进行打开/闭合控制，以使输出部被顺序置于状态1至3，如图2中所示。首先，在状态1中，开关电路sw1和sw3被导通，并且开关电路sw2和sw4被关断。电流I1流过，并且能量被积累在扼流线圈L中。

在状态2中，开关电路sw2和sw4被导通，并且开关电路sw1和sw3被关断。电流I2流过，并且积累在扼流线圈L中的能量被释放。

在状态3中，开关电路sw1和sw4被导通，并且开关电路sw2和sw3被关断。电流I3流过。该循环被重复。通过控制各个状态1至3中的占空而执行升降压操作。

在降压模式下，开关电路sw1和sw2被交替导通，开关电路sw4被固定到ON(导通)，并且开关电路sw3被固定到OFF(关断)，如图1中所示。即，状态2和状态3交替。电流I2和I3交替流过，以降低输出电压Vout。

在升压模式下，开关电路sw3和sw4被交替导通，开关电路sw1被固定到ON，并且开关电路sw2被固定到OFF，如图3中所示。即，状态1和状态3交替。电流I1和I3交替流过，以升高输出电压Vout。在每种模式下，通过控制将被进行开关控制的开关电路中的占空，将输出电压Vout维持在3.2V。

在以上述方式操作的H桥升降压DC/DC变换器中，开关电路sw1到sw4中的两个开关电路在降压模式和升压模式中被开关。因此，功率效率变得高于四个开关电路被进行开关控制的情况。

另一方面，由于开关电路sw1到sw4在升降压模式下都被进行开关控制，所以功率效率低。在状态1中积累在扼流线圈L中的能量的释放对状态2中的输出电压Vout有很少贡献，这使得功率效率更低。

由于这个原因，当使H桥升降压DC/DC变换器连续从升压模式转变到降压模式或者从降压模式转变到升压模式而其间不出现升降压模式时，功率效率可以被改善。

使T为DC/DC变换器的时钟周期并且使t2为状态2的时间，则上述降压模式下的输出电压Vout与输入电压Vin之比由式(1)表示：

$\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{T-t_2}{T}...\left(1\right)$

使T为DC/DC变换器的时钟周期并且使t1为状态1的时间，则上述升压模式下的输出电压Vout与输入电压Vin之比由式(2)表示：

$\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{T}{T-t_1}...\left(2\right)$

当使得上述式(1)和(2)中的t2和t1更接近0时，输入电压Vin和输出电压Vout变得彼此相等。即，当可以执行控制以使得状态2和状态1的持续时间最小化时，输入电压Vin和输出电压Vout可被控制为变得几乎彼此相等。这消除了对于升降压模式的需要。

为了防止如上所述的升降压模式中功率效率的恶化，状态2的时间在降压模式下被控制到最小，并且状态1的时间在升压模式下被控制到最小。通过上述配置，实现了连续从升压模式转变到降压模式或者从降压模式转变到升压模式而其间不出现升降压模式的H桥升降压DC/DC变换器。下面将描述这种H桥升降压DC/DC变换器的实施例。

图4示出了升降压DC/DC变换器的第一示例。

输出部1包括开关电路sw1到sw4以及扼流线圈L。开关电路sw2总是工作为正极在地GND侧的二极管，而开关电路sw4总是工作为正极在节点N2侧的二极管。输出部1通过开关电路sw4输出一输出电压Vout和输出电流Io。

输入电压Vin通过电阻器Rs1被供应给开关电路sw1。电阻器Rs1的两端耦合到电流检测器2。电流检测器2基于电阻器Rs1的两个端子之间的电位差来检测流过电阻器Rs1的电流Ir，并输出与电流Ir成比例的感测电流(sense current)Is。

流过电阻器Rs1的电流Ir是流入开关电路sw1的电流。即，电流Ir用作在图1所示的降压模式下的状态3中流过的电流I3。电流Ir还用作在图3中所示的升压模式下的状态1中流过的电流I1和状态3中流过的电流I3。流过电阻器Rs1的电流Ir通过开关电路sw1流入扼流线圈L。即，电流Ir是流入扼流线圈L的线圈电流，并且电流检测器2检测线圈电流并输出与线圈电流成比例的感测电流Is。

电流检测器2的输出端子通过开关电路sw5耦合到电阻器Rs2的第一端子。电阻器Rs2的第二端子耦合到地GND。因此，当开关电路sw5导通时，在电阻器Rs2的端子之间生成与感测电流Is成比例的电位差。该电位差与流过检测电阻器Rs1的电流Ir成比例。

开关电路sw5和电阻器Rs2之间的节点耦合到补偿电路3的输入端子。因此，当开关电路sw5导通时，电阻器Rs2的第一端子处的电压(即，与流过检测电阻器Rs1的电流Ir成比例的感测电压)被供应给补偿电路3的输入端子。当开关电路sw5被关断时，由于补偿电路3的输入端子通过电阻器Rs2耦合到地GND，所以补偿电路3的输入电压被复位(reset)到地GND的电平。

补偿电路3生成通过将预定的斜坡电压加到输入电压上而获得的电压的补偿信号slp，并将补偿信号slp输出到比较器4的正侧(plus-side)输入端子，如图5至7所示。

从输出部1输出的输出电压Vout被电阻器R1和R2分压，并且经分压的电压被输入到误差放大器5的负侧(minus-side)输入端子。参考电压Vref被输入到误差放大器5的正侧输入端子。误差放大器5在输出部1的输出电压Vout上升时减小输出电压ero，并在输出电压Vout下降时增大输出电压ero。

误差放大器5的输出电压ero被输入到比较器4的负侧输入端子。比较器4对补偿信号slp和误差放大器5的输出电压ero进行比较。比较器4在补偿信号slp变得高于输出电压ero时输出H电平(高电平)的输出信号，并且在补偿信号slp变得低于输出电压ero时输出L电平(低电平)的输出信号。

来自比较器4的输出信号被输入到触发器电路6的复位端子R。从振荡器15输出的具有恒定周期的振荡信号osc被输入到触发器电路6的置位端子S。振荡信号osc被作为以恒定周期变为H电平的脉冲信号而输出，如图5中所示。

因此，来自触发器电路6的输出信号pwm在振荡信号osc的上升沿上升到H电平，并且在来自比较器4的输出信号变为H电平时下降。

来自触发器电路6的输出信号pwm被输入到AND(与)电路7a和7b以及OR(或)电路8(逻辑电路)。

振荡信号osc被输入到状态控制器10，并且输入电压Vin和输出电压Vout被输入到状态控制器10。状态控制器10输出控制信号cp，该控制信号的脉冲宽度取决于输出电压Vout和输入电压Vin而变化并具有与振荡信号osc同步的恒定周期。

控制信号cp被输入到AND电路7b和OR电路8。来自OR电路8的输出信号通过缓冲电路9a被作为用于驱动开关电路sw1的驱动信号dr1而输出。开关电路sw1在驱动信号dr1变为H电平时被导通(导电)，并且在驱动信号dr1变为L电平时被关断(不导电)。

来自AND电路7b的输出信号通过缓冲电路9b被作为用于驱动开关电路sw3的驱动信号dr3而输出。开关电路sw3在驱动信号dr3变为L电平时被关断(不导电)，并且在驱动信号dr3变为H电平时被导通(导电)。

来自缓冲电路9a的输出信号被输入到AND电路7a。来自AND电路7a的输出信号被作为用于开关电路sw5的控制信号而输出。当来自AND电路7a的输出信号变为H电平时，开关电路sw5被导通，并且与从电流检测器2输出的感测电流Is相对应的电压被供应给补偿电路3。当来自AND电路7a的输出信号变为L电平时，开关电路sw5不导电，并且补偿电路3的输入电压被复位到地GND的电平。

将参考图8描述状态控制器10的配置。输出电压Vout被电阻器R3和R4分压，并且经分压的电压被输入到放大器11的负侧输入端子。

输入电压Vin被电阻器R5和R6分压，并且经分压的电压被输入到放大器11的正侧输入端子。放大器11的输出电压V1在输入电压Vin和输出电压Vout稳定时几乎保持恒定。当输出电压Vout恒定时，输出电压V1在输入电压Vin减小时减小。

放大器11的输出电压V1被输入到比较器12的负侧输入端子。比较器12的正侧输入端子通过电容器C1耦合到地GND，并且与振荡信号osc同步的电流Iosc被供应给电容器C1。

N沟道MOS晶体管T1的漏极耦合到比较器12的正侧输入端子，晶体管T1的源极耦合到地GND。振荡信号osc通过缓冲电路9c被输入到晶体管T1的栅极。

因此，当振荡信号osc变为H电平时，晶体管T1被导通，并且存储在电容器C1中的电荷被放电。另一方面，当振荡信号osc变为L电平时，晶体管T1被关断，并且电容器C1被电流Iosc充电。

结果，比较器12的正侧输入端子的输入电压V2在振荡信号osc变为H电平时几乎变为为地GND的电平，并且在振荡信号osc变为L电平时逐渐增大，如图15所示。

比较器12比较输入电压V1和V2，并在输入电压V2高于输入电压V1时向触发器电路13的置位端子S输出H电平的输出信号。经反相器电路14反相后的振荡信号osc被输入到触发器电路13的复位端子R。当复位端子R的输入信号变为L电平时，触发器电路13将输出信号Q复位到L电平。

因此，触发器电路13在来自比较器12的输出信号变为H电平时输出H电平的输出信号Q，并且在振荡信号osc变为H电平时将输出信号Q复位到L电平。来自触发器电路13的输出信号Q被作为控制信号cp而输出。控制信号cp具有与图15中所示的调节信号sw2p和sw4p类似的波形。

在具有上述配置的状态控制器10中，脉冲宽度响应于输入电压Vin的改变而变化。如图5至7中所示，随着输入电压下降，控制信号cp的上升时间变得更早，并且H电平的脉冲宽度增大。

将描述具有上述配置的升降压DC/DC变换器的操作。

图5示出了当输入电压Vin高于输出电压Vout(即处于降压模式)时的操作。在这种模式下，来自触发器电路6的输出信号pwm和从状态控制器10输出的控制信号cp不同时变为H电平。相应地，用于开关电路sw3的驱动信号dr3被固定到L电平，并且开关电路sw3被固定到OFF。

用于开关电路sw1的驱动信号dr1在来自触发器电路6的输出信号pwm的下降沿变为L电平，并在控制信号cp的上升沿变为H电平。开关电路sw1相应地被进行导通/关断驱动。当驱动信号dr1变为H电平时，开关电路sw1被导通，并且升降压DC/DC变换器进入图4中示为状态3的状态。另一方面，当驱动信号dr1变为L电平时，开关电路sw1被关断，并且升降压DC/DC变换器进入图4中示为状态2的状态。

在上述降压模式下，输入电压Vin相比于输出电压Vout越高，则控制信号cp处于L电平的时间td越长，驱动信号dr1处于L电平的时间相对越长，并且升降压DC/DC变换器处于状态2中的时间越长。随着输入电压Vin变得接近于输出电压Vout，控制信号cp处于L电平的时间td变得更短，驱动信号dr1处于L电平的时间变得相对更短，并且升降压DC/DC变换器处于状态3的时间变得更长。

状态控制器10基于输入电压Vin和输出电压Vout之间的电位差而自动调节控制信号cp处于L电平的时间td，以满足式(3)：

$0\≤\mathrm{Ton}\min +(1-\frac{\mathrm{Vout}}{\mathrm{Vin}})T\≤t_d\≤T,(\mathrm{Vin}\≥\mathrm{Vout})...\left(3\right)$

在式(3)中，Ton min表示来自触发器电路6的输出信号pwm的最小导通时间。时间td在式(3)所指示的范围中被自动调节。

在降压模式下，当输入电压Vin下降得变为接近于输出电压Vout时，时间td变得更短，并且控制信号cp的上升定时变得更早，如图6中所示。状态2的时间进一步变短，并且状态3的时间变得更长。

当输入电压Vin变得等于输出电压Vout时，控制信号cp的上升定时和来自触发器电路6的输出信号pwm的下降定时相互一致，并且驱动信号dr1被固定到H电平。驱动信号dr3被固定到L电平。

结果，开关电路sw1被保持为ON，并且开关电路sw3被保持为OFF。维持状态3所指示的状态。

当输入电压Vin进一步从图6中所示的状态下降并变得低于输出电压Vout时，升降压DC/DC变换器进入图7所示的升压模式。在这种模式下，控制信号cp处于L电平的时间进一步变短，并且控制信号cp的上升定时变得更早。

控制信号cp在来自触发器电路6的输出信号pwm的下降沿之前上升。驱动信号dr3在输出信号pwm和控制信号cp都处于H电平时变为H电平，并且开关电路sw3被进行导通/关断驱动。

由于来自触发器电路6的输出信号pwm和控制信号cp不同时变为L电平，所以驱动信号dr1被固定到H电平，并且开关电路sw1被固定到ON。

结果，当驱动信号dr3变为H电平时，开关电路sw3被导通，并且升降压DC/DC变换器进入如图4所示的状态1所指示的状态。另一方面，当驱动信号dr3变为L电平时，开关电路sw3被关断，并且升降压DC/DC变换器进入如图4所示的状态3所指示的状态。

在上述的升压模式下，输入电压Vin相比于输出电压Vout越低，则控制信号cp处于L电平的时间td越短，驱动信号dr3处于H电平的时间相对越长，并且升降压DC/DC变换器处于状态1中的时间越长。随着输入电压Vin变得接近于输出电压Vout，控制信号cp处于L电平的时间td变得更长，驱动信号dr3处于H电平的时间变得相对更短，并且升降压DC/DC变换器处于状态3中的时间变得更长。

状态控制器10基于输入电压Vin和输出电压Vout之间的电位差而自动调节控制信号cp处于L电平的时间td，以满足式(4)：

$0\≤\mathrm{Ton}\min +(\frac{\mathrm{Vin}}{\mathrm{Vout}}-1)T\≤t_d\≤\frac{\mathrm{Vin}}{\mathrm{Vout}}T,(\mathrm{Vin}\≤\mathrm{Vout})...\left(4\right)$

时间td在式(4)所指示的范围中被自动调节。

在升压模式下，当输入电压Vin上升为变得接近于输出电压Vout时，时间td变得更长，并且控制信号cp的上升定时变得更迟，如图6中所示。状态1的时间进一步变短，并且状态3的时间变得更长。当输入电压Vin变得等于输出电压Vout时，升降压DC/DC变换器进入图6中所示的状态，并且状态3被维持。当输入电压Vin进一步从图6中所示的状态上升时，升降压DC/DC变换器转变到图5中所示的降压模式。

上述降压模式下的操作由式(5)表示：

$\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{t_{\mathrm{pwm}}+(T-t_d)}{T}...\left(5\right)$

其中，tpwm表示来自触发器电路6的输出信号pwm的H电平的持续时间。在式(5)中，时间td表示由输入电压Vin和输出电压Vout以及振荡信号osc的周期T确定的时间，并且在式(3)所指示的范围中被任意设定。

在降压模式下，tpwm＜tp成立，并且tpwm被控制，从而使得输出电压Vout变为由参考电压Vref(例如，3.2V)设定的预定电压。当tpwm被调节从而使得tpwm＝tp成立时，输入电压Vin和输出电压Vout相互一致。

上述升压模式下的操作由式(6)表示：

$\frac{\mathrm{Vout}}{\mathrm{Vin}}=\frac{T}{T-(t_{\mathrm{pwm}}-t_d)}...\left(6\right)$

在式(6)中，时间td表示由输入电压Vin、输出电压Vout以及振荡信号osc的周期T确定的时间，并且在由式(4)所指示的范围中被任意设定。

在升压模式下，tpwm＞td成立，并且tpwm被控制从而使得输出电压Vout变为由参考电压Vref(例如，3.2V)设定的预定电压。当tpwm被调节从而使得tpwm＝td成立时，输入电压Vin和输出电压Vout相互一致。

通过上述操作，可以自动从降压模式转变到升压模式，并且可以自动从升压模式转变到降压模式。注意，在图5至7中，Ix表示在每种模式下流过扼流线圈L的电流。

当输出电压Vout下降时，误差放大器5和比较器4进行操作，从而调节来自触发器电路6的输出信号pwm的脉冲宽度，使得输出电压Vout被恢复到预定值。该操作类似于传统的DC/DC变换器的操作。

如上所述的升降压DC/DC变换器可以获得以下的工作效果。

(1)升降压DC/DC变换器能够在升降压操作的一个循环期间，直接从升压模式转变到降压模式或者从降压模式转变到升压模式，而不经过具有状态1中的操作和状态2中的操作的升降压模式。因而可以在输入电压Vin和输出电压Vout之间的电位差小时，改善升降压操作的功率效率。

(2)升降压DC/DC变换器能够响应于输入电压Vin的改变而连续且自动地从升压模式转变到降压模式或者从降压模式转变到升压模式。

(3)由于开关电路之一在升压模式和降压模式下被进行导通/关断控制，所以可以降低由开关元件的导通/关断控制引起的功率损耗并改善功率效率。

(4)由于在输入电压Vin和输出电压Vout彼此相等时，在不对开关电路进行导通/关断驱动的情况下维持状态3，所以可以降低由开关元件的导通/关断控制引起的功率损耗并改善功率效率。

(5)升降压DC/DC变换器能够根据基于输入电压Vin和输出电压Vout生成的控制信号cp来控制每个开关电路的导通/关断定时，而不管与比较器4和触发器电路6的响应速度相关联的来自触发器电路6的输出信号pwm的最小导通时间。由于每个开关电路的导通时间和关断时间可以被连续调节直到导通时间或关断时间变为0为止，所以升降压DC/DC变换器能够连续从升压模式转变到降压模式或者从降压模式转变到升压模式。

图9至11示出了第二示例。第一示例公开了一种通过异步整流(rectification)(不包括对开关电路sw2和sw4进行开关控制)而在升压模式和降压模式下操作的升降压DC/DC变换器。相比之下，第二示例公开了一种执行同步整流操作(包括对输出部21的开关电路sw2和sw3进行开关控制)以改善功率效率的电路。

图9中所示的输出部21对开关电路sw1至sw4进行开关控制。开关电路sw1和sw4例如是P沟道MOS晶体管。开关电路sw2和sw3例如是N沟道MOS晶体管。

对于开关电路sw1至sw4的打开/闭合控制，通过从贯通防止电路22输出的驱动信号dr1至dr4来控制开关电路sw1至sw4。贯通防止电路22基于来自OR电路8和AND电路7b的输出信号来生成驱动信号dr1和dr4，其中，该OR电路8和AND电路7b输出类似于第一示例中的信号。类似的标号被用于指第二示例中那些与第一示例的类似部件相对应的部件，并且其描述将被省略。

贯通防止电路22被设置用于防止开关电路sw1和sw2或者开关电路sw3和sw4被同时导通从而使贯通电流流过。例如，来自OR电路8的输出信号v3被输入到NAND电路23a和反相器电路24a。

来自NAND电路23a的输出信号通过缓冲电路26a被作为驱动信号dr1输出，并且驱动信号dr1通过反相器电路24e被输入到AND电路7a。

来自反相器24a的输出信号被输入到AND电路25a，并且来自缓冲电路26a的输出信号被输入到AND电路25a。来自AND电路25a的输出信号通过缓冲电路26b被作为驱动信号dr2输出，并且驱动信号dr2通过缓冲电路26b和反相器电路24c被输入到NAND电路23a。

来自AND电路7b的输出信号v4被输入到AND电路25b和反相器电路24b。

来自AND电路25b的输出信号通过缓冲电路26d被作为驱动信号dr3输出，并且驱动信号dr3通过反相器电路24d被输入到NAND电路23b。

来自反相器24b的输出信号被输入到NAND电路23b。来自NAND电路23b的输出信号通过缓冲电路26c被作为驱动信号dr4输出，并且驱动信号dr4被输入到AND电路25b。

由于缓冲电路26a至26d驱动开关电路sw1至sw4的大的栅极电容，所以缓冲电路26a至26d的操作延迟时间长于其他AND电路、NAND电路和反相器电路的操作延迟时间。

图10示出了由贯通防止电路22生成驱动信号dr1和dr2的操作。来自OR电路8的输出信号v3在来自触发器电路6的输出信号pwm和来自状态控制器10的输出信号cp均变为L电平时，变为L电平。

驱动信号dr1在输入信号v3的下降沿后的缓冲电路26a的操作延迟时间之后上升，并且在输入信号v3的上升沿后的缓冲电路26b和26a的操作延迟时间之后下降。因此，驱动信号dr1的H电平的脉冲宽度变得大于输入信号v3的L电平的脉冲宽度。

驱动信号dr2在驱动信号dr1的上升沿后的缓冲电路26b的操作延迟时间之后上升，并且在输入信号v3的上升沿后的缓冲电路26b的操作延迟时间之后下降。

从上述操作可以看出，驱动信号dr2在驱动信号dr1的上升沿之后上升，并在驱动信号dr1的下降沿之前下降。因此，在开关电路sw1和sw2在状态2和3中被进行开关控制时，防止了由于开关电路sw1和sw2的同时导通而生成贯通电流。

图11示出了由贯通防止电路22生成驱动信号dr3和dr4的操作。来自AND电路7b的输出信号v4在来自触发器电路6的输出信号pwm和来自状态控制器10的输出信号cp均变为H电平时，变为H电平。

驱动信号dr4在输入信号v4的上升沿后的缓冲电路26c的操作延迟时间之后上升，并且在输入信号v4的下降沿后的缓冲电路26d和26c的操作延迟时间之后下降。因此，驱动信号dr4的H电平的脉冲宽度变得大于输入信号v4的H电平的脉冲宽度。

驱动信号dr3在驱动信号dr4的上升沿后的缓冲电路26d的操作延迟时间之后上升，并且在输入信号v4的下降沿后的缓冲电路26d的操作延迟时间之后下降。注意，在图10中，时间ty是从输入信号v3下降时到开关电路sw1被导通时的延迟时间。类似情况适用于图11。

从上述操作可以看出，驱动信号dr3在驱动信号dr4的上升沿之后上升，并在驱动信号dr4的下降沿之前下降。因此，当开关电路sw3和sw4在状态1和3中被进行开关控制时，防止了由于开关电路sw3和sw4的同时导通而生成贯通电流。

除了第一示例获得的工作效果外，具有上述配置的升降压DC/DC变换器能够通过输出部21执行同步整流操作。功率效率可以被进一步改善。升降压DC/DC变换器还能够防止在输出部21中生成贯通电流。

图12至17示出了第三示例。该示例公开了一种通过进一步改进第二示例而获得的同步整流型升降压DC/DC变换器。

在第二示例中，从驱动信号dr1上升时到驱动信号dr2上升时、以及从驱动信号dr2下降时到驱动信号dr1下降时，存在死时(dead time)tdead，如图10中所示。在图11中，从驱动信号dr4上升时到驱动信号dr3上升时、以及从驱动信号dr3下降时到驱动信号dr4下降时，也存在死时tdead。

死时由缓冲电路26a至26d的操作延迟时间确定，并且不可以由来自触发器电路6的输出信号pwm和来自状态控制器10的输出信号cp控制。

在图10中所示的降压模式下，当开关电路sw1被关断时，开关电路sw2的体二极管使得开关电路sw2导电，并且同步整流型升降压DC/DC变换器进入状态2所指示的状态。即，升降压DC/DC变换器在开关电路sw1为OFF的时段期间处于状态2所指示的状态。状态2的持续时间可以被控制为等于以下持续时间：基于控制信号cp和来自触发器电路6的输出信号pwm确定的来自OR电路8的输出信号v3处于L电平的持续时间。然而，由于开关电路sw1在开关电路sw2被关断之后被从OFF切换到ON，所以状态2的持续期间不可能被控制为在开关电路sw2被从ON切换到OFF时的死时tdead期间结束。

因此，在降压模式下，相对于控制信号cp的L电平的时间td，来自触发器电路6的输出信号pwm的H电平的持续时间tpwm可被控制为持续到持续时间tpwm变得等于持续时间td-tdead为止。即，持续时间tpwm不可以被控制为持续到tpwm＝td成立为止。

在图11中所示的升压模式下，开关电路sw4为OFF且开关电路sw3为ON时的时段对应于状态1。状态1的持续时间可以被控制为等于以下持续时间：基于控制信号cp和来自触发器电路6的输出信号pwm确定的来自AND电路7b的输出信号v4处于H电平期间的持续时间。然而，由于开关电路sw3在开关电路sw4被关断之后被从OFF切换到ON，所以状态1的持续时间不可能被控制为在开关电路sw4被从ON切换到OFF时的死时tdead期间结束。

因此，在升压模式下，在来自触发器电路6的输出信号pwm的H电平的持续时间tpwm相对于控制信号cp的L电平的时间td而变得等于的持续时间td+tdead之前，持续时间tpwm不可以被控制为结束。由此可以看出，输出电压Vout不可以被控制为使得持续时间tpwm落入从td-tdead到td+tdead的范围。

结果，在降压模式和升压模式之间的边缘处，在输出电压Vout中生成波动RP，如图18中所示。注意，图18示出了当输出电流Io被设定为400mA时的仿真结果。由于输出部21的晶体管的导通电阻引起的损耗效应使得降压模式和升压模式之间的转变点被从Vin＝Vout的点移动。

该实施例公开了用于减小如上所述的第二实施例中生成的输出电压Vout的波动RP的配置。

如图12中所示，状态控制器31输出控制信号cp和调节信号sw2p和sw4p。状态控制器31的配置在图13中示出。状态控制器31是通过向图8中所示的状态控制器10添加延迟电路32获得的，并且被配置为输出来自触发器电路13的输出信号作为调节信号sw2p和sw4p，并输出来自延迟电路32的控制信号cp。图12的其余元件类似于状态控制器10的相应部分。这样，类似的标号被使用，并且其详细描述被省略。

在延迟电路32中，来自触发器电路13的输出信号被输入到缓冲电路33a和反相器电路34。来自缓冲电路33a的输出信号通过电阻器R7被输入到缓冲电路33b，并且控制信号cp被从缓冲电路33b输出。

来自反相器电路34的输出信号被输入到N沟道MOS晶体管T2的栅极。晶体管T2的漏极耦合到缓冲电路33b的输入端子，并且源极耦合到地GND。电容器C2耦合在缓冲电路33b的输入端子和地GND之间。

在以上描述的延迟电路32中，当来自触发器电路13的输出信号处于L电平时，晶体管T2被导通，缓冲电路33b的输入信号变为L电平，并且控制信号cp变为L电平。

当来自触发器电路13的输出信号上升到H电平时，来自反相器电路34的输出信号变为L电平，并且晶体管T2被关断。尽管来自缓冲电路33a的输出信号变为H电平，但是缓冲电路33b的输入电压由于电阻器R7和电容器C2的时间常数而缓慢上升。

结果，控制信号cp的上升比各个调节信号sw2p和sw4p的上升落后了延迟时间tx，如图15中所示。当来自触发器电路13的输出信号下降时，由于晶体管T2被导通，并且存储在电容器C2中的电荷被快速释放，因此控制信号cp的下降不落后于各个调节信号sw2p和sw4p的下降。

注意，状态控制器31可以利用放大器11来比较输入电压Vin和参考电压Vref，如图14中所示。类似地，在根据第一或第二示例的状态控制器10中(参见图8)，放大器11可以被配置对输入电压Vin和参考电压Vref进行比较。

如图12中所示，从状态控制器31输出的控制信号cp被输入到OR电路8和AND电路7b。调节信号sw2p被输入到OR电路35，并且来自上述触发器电路6的输出信号pwm被输入到OR电路35。

调节信号sw4p被输入到AND电路36，并且来自触发器电路6的输出信号pwm被输入到AND电路36。

来自OR电路8的输出信号v3被输入到NAND电路23a和NOR电路37a，并且来自OR电路35的输出信号v5被输入到NOR电路37a。来自NOR电路37a的输出信号被输入到AND电路25a。

来自AND电路7b的输出信号v4被输入到NOR电路37b和AND电路25b。来自AND电路36的输出信号v6也被输入到NOR电路37b，并且来自NOR电路37b的输出信号被输入到NAND电路23b。

NAND电路23a和23b、AND电路25a和25b、缓冲电路26a至26d、以及反相器电路24c和24d以类似于图9中所示的第二示例的贯通防止电路22的方式进行操作。其余部件的配置类似于第二示例中的相应部件。

图16示出了该示例的DC/DC变换器在降压模式下的操作。根据该示例，可以通过状态控制器31的操作来生成比控制信号的上升早时间tsw2而上升的调节信号sw2p，并可以使用从调节信号sw2p生成的输出信号v5而提前时间tsw2来关断开关电路sw2。

因此，当时间tsw2不小于死时tdead时，开关电路sw1可以在输出信号v3的上升沿立即被导通。从而可以基于控制信号cp和来自触发器电路6的输出信号pwm，使用来自OR电路8的输出信号v3来控制状态2的持续时间。

类似地，在图17中所示的升压模式下，可以使用在控制信号cp的上升之前的时间tsw4而上升的调节信号sw4p生成的输出信号v6来提前时间tsw4地关断开关电路sw4。

因此，当时间tsw4不小于死时tdead时，开关电路sw4可以在输出信号v4的上升沿立即导通。从而可以基于控制信号cp和来自触发器电路6的输出信号pwm，使用来自AND电路7b的输出信号v4来控制状态1的持续时间。

结果，可以使用控制信号cp和输出信号pwm来控制状态1和2的持续时间。因而可以控制DC/DC变换器连续从降压模式转变到升压模式或者从升压模式转变到降压模式。

图19示出了当输出电流Io被设定为400mA时的仿真结果。在降压模式和升压模式之间边界处的输出电压Vout中生成的波动RP相比于第二示例被衰减了。

图21示出了第四示例。在该示例中，那些类似于第二示例(参见图9)中的部件的部件由类似的标号表示，并且其描述被省略。

DC/DC变换器的输出部41包括开关电路sw1至sw4以及扼流线圈L。开关电路sw1包括耦合在电阻器Rs1和扼流线圈L之间的主开关电路sw1a和与主开关电路sw1a并行耦合的副开关电路sw1b。

开关电路sw1a和sw1b例如是P沟道MOS晶体管。开关电路sw1a由从贯通防止电路42的缓冲电路26a输出的驱动信号dr1a控制，这与根据上述第二实施例的开关电路sw1相似。开关电路sw1b由从贯通防止电路42输出的驱动信号dr1b控制。

贯通防止电路42基于来自OR电路8和AND电路7a的输出信号而生成驱动信号dr1a和驱动信号dr2至dr4，这与根据第二实施例的贯通防止电路22相似。即，驱动信号dr1a基本等于第二示例的驱动信号dr1。因此，开关电路sw1a在降压模式下被基于驱动信号dr1a而进行开关控制，并且在升压模式下被固定到ON。

贯通防止电路42还基于来自OR电路8的输出信号和来自比较器43的输出信号而生成驱动信号dr1b。

输入电压Vin被输入到比较器43的正侧输入端子。比较器43的负侧输入端子耦合到偏置电路44。输出电压Vout被输入到偏置电路44。

偏置电路44例如是DC电压源。输出电压Vout被输入到DC电压源的正侧端子，并且DC电压源的负侧端子耦合到比较器43。偏置电路44生成通过将输出电压Vout减小预定的偏置电压Voff而获得的电压Vo2。

比较器43对电压Vo2和输入信号Vin进行比较，并输出对应于比较结果的控制信号css。在该示例中，比较器43在电压Vo2(＝Vout-Voff)高于输入电压Vin时输出L电平的控制信号css，并在电压Vo2(＝Vout-Voff)低于输入电压Vin时输出H电平的控制信号css。

控制信号css被输入到贯通防止电路42的OR电路45。驱动信号dr2通过反相器电路24c被输入到OR电路45。来自OR电路45的输出信号通过缓冲电路46被作为驱动信号dr1b输出，并且驱动信号当dr1b被供应给开关电路sw1b。驱动信号dr1b还被输入到AND电路25a。

来自OR电路8的输出信号v3通过反相器电路24a被输入到AND电路25a，并且驱动信号dr1a也被输入到AND电路25a。来自AND电路25a的输出信号通过缓冲电路26b被作为驱动信号dr2输出。

被输入到上述比较器43的电压Vo是比输出电压Vout低了偏置电压Voff的电压。因此，比较器43中的比较相当于通过将偏置电压Voff加到输入电压Vin上获得的电压(＝Vin+Voff)与输出电压Vout的比较。

根据被基于控制信号css而进行导通/关断控制的开关电路sw1b的控制定时来设定偏置电压Voff。

例如，假设偏置电压Voff为0伏(V)。比较器43对输入电压Vin和输出电压Vout进行比较，并输出处于与比较结果相对应的电平的控制信号css。如上所述，升降压DC/DC变换器在输入电压Vin高于输出电压Vout时在降压模式下操作，并且在输入电压Vin低于输出电压Vout时在升压模式下操作。因此，比较器43在升降压DC/DC变换器在升压模式下操作时输出L电平的控制信号css，并且在升降压DC/DC变换器在降压模式下操作时输出H电平的控制信号css。

当控制信号css处于H电平时，OR电路45输出H电平的信号，并且缓冲电路46输出H电平的驱动信号dr1b。因此，当DC/DC变换器在降压模式下操作时，开关电路sw1b被固定到OFF。

另一方面，当控制信号css处于L电平时，OR电路45输出具有通过对来自反相器电路24c的输出信号进行逻辑反相而获得的信号电平(即基本等于驱动信号dr2的电平的电平)的信号。来自OR电路45的输出信号通过缓冲电路46被作为驱动信号dr1b输出。

当输入电压Vin低于输出电压Vout时，即在升压模式下，L电平的驱动信号dr2被输出，并且开关电路sw2被固定到OFF。因此，在升压模式下，L电平的驱动信号dr1b被输出，并且开关电路sw1b被固定到ON。

即，开关电路sw1b根据输入电压Vin和输出电压Vout之间的差分电压而被导通或关断。

因此，在降压模式下，输出部41的开关电路sw1中的开关电路sw1a被进行开关控制，并且开关电路sw1b被固定到OFF。在升压模式下，开关电路sw1a和sw1b二者都被固定到ON。

即，在降压模式下，包括在开关电路sw1中并相互并行地耦合的开关电路sw1a和sw1b中的一个(本实施例中是sw1b)被固定到OFF。这减小了降压模式下的开关损耗。

例如，当输入电压Vin高于输出电压Vout时，开关电路sw3被固定到OFF，开关电路sw4被固定到ON，并且开关电路sw1和sw2被进行开关控制，如图1中所示。在这种配置下，输出部41执行包括在状态2和状态3之间交替的降压操作。在降压操作中，在状态2中流动的电流I2和在状态3中流动的电流I3均被供应给负载。因此，输出电流Io(即，供应给负载的负载电流)具有电流I2和电流I3的值的平均值，如图20A中所示。

另一方面，当输入电压Vin低于输出电压Vout时，开关电路sw1被固定到ON，开关电路sw2被固定到OFF，并且开关电路sw3和sw4被进行开关控制，如图3中所示。在这种配置下，输出部41执行包括在状态1和状态3之间交替的升压操作。在升压操作期间，在状态3中流动的电流I3被供应给负载，并且在状态1中流动的电流I1不被供应给负载。因此，负载电流(输出电流Io)具有电流I3的值的平均值，如图20B中所示。

由于升压操作和降压操作在负载电流方面并无不同，所以在升压操作时流过扼流线圈L的电流Ix变得大于降压操作时。确定各个开关电路sw1、sw3和sw4的电流容量以允许电流Ix。在开关电路sw1至sw4各自由晶体管构成的情况下，确定每个晶体管的尺寸以允许电流Ix。

在降压操作时，耦合在输入电压Vin所供应到的输入端和扼流线圈L之间的开关电路sw1被进行开关控制。在降压操作时流过开关电路sw1的电流Ix(I2和I3)小于在升压操作时流过开关电路sw1的电流Ix(I3)。即，尺寸(晶体管尺寸)大于特定尺寸(certain size)的开关电路sw1在降压操作时被驱动。

根据该示例的升降压DC/DC变换器的输出部41包括耦合在输入电压Vin被供应到的输入端和扼流线圈L之间的开关电路sw1a、以及与开关电路sw1a并行耦合的开关电路sw1b。

在升压模式下，开关电路sw1a和sw1b二者均被固定到ON。因此，所得到的流过开关电路sw1a和sw1b二者的电流为在状态1(或3)中流动的电流I1(或I3)。由于这个原因，使得开关电路sw1a和sw1b二者的尺寸(晶体管尺寸)之和等于根据以上描述的示例中的任意一个(例如，第二示例)的开关电路sw1的尺寸。

另一方面，在降压模式下，开关电路sw1b被固定到OFF，并且开关电路sw1a被进行开关。因此，流过开关电路sw1a的电流是在状态3中流动的电流I3。由于这个原因，开关电路sw1a的尺寸(晶体管尺寸)需要大到使电流I3能够在降压模式下在状态3中流动。由于在降压模式下在状态3中流动的电流I3小于在升压模式下在状态3中流动的电流I3，所以开关电路sw1a的尺寸小于根据以上描述的示例中的任意一个(例如，第二示例)的开关电路sw1的尺寸。

开关电路的尺寸(晶体管尺寸)对应于对开关电路进行导通/关断控制所需的电压(电流)。即，对大尺寸的开关电路进行导通/关断控制所需的电流量大于对小尺寸的开关电路进行导通/关断控制所需的电流量。因此，将开关电路sw1b固定到ON并且对尺寸大到足以在降压模式下施加状态3中的电流I3的开关电路sw1a进行导通/关断控制的处理可以减小进行开关所需的电流量，即可以使减小降压模式下的切换损耗成为可能。

所公开的升降压DC/DC变换器被响应于输入电压Vin的改变而从升压模式转变到降压模式或者从降压模式转变到升压模式。因此，当图21中的偏置电路44的偏置电压Voff被设定为0V时，处于与输入电压Vin和输出电压Vout之间的幅度关系相对应的电平的控制信号css被从比较器43输出，并且开关电路sw1b被通过控制信号css而进行导通/关断控制。由于这个原因，当输入电压Vin和输出电压Vout之间的差分电压接近于0V时，需要用于驱动开关电路sw1b的电流。

当在偏置电路44中设定高于0V的偏置电压Voff时，当输入电压Vin和输出电压Vout之间的差分电压不小于偏置电压Voff时，比较器43输出H电平的控制信号css，并且开关电路sw1b被H电平的控制信号css关断。即，当偏置电压Voff被设定时，并且当模式被响应于输入电压Vin的改变而转变时，开关电路sw1b的开关可以被控制。

注意，所公开的升降压DC/DC变换器在升压模式下执行使状态1的时间t1最小化的控制操作，并且在降压模式下执行使状态2的时间t2最小化的操作控制。因此，当输入电压Vin和输出电压Vout之间的差分电压接近于0V时，在升压模式下在状态3中流动的电流I3变得几乎等于在降压模式下在状态3中流动的电流I3。

由于这个原因，当输入电压Vin和输出电压Vout之间的差分电压接近0V时，即使在开关电路sw1b被固定到OFF时，固定到ON的开关电路sw1a也可以使得状态3中的电流I3流过。这可以使得限制由开关电路sw1b的开关所引起的损耗的增大成为可能。

除了第二示例获得的工作效果之外，具有上述配置的升降压DC/DC变换器还可以获得下面的效果。

(1)开关电路sw1被配置为包括耦合在输入电压Vin被供应到的输入端和扼流线圈L之间的开关电路sw1a、以及与开关电路sw1a并行耦合的开关电路sw1b。开关电路sw1a在升压模式下被固定到ON，并且在降压模式下被进行开关。开关电路sw1b取决于输入电压Vin和输出电压Vout之间的差分电压而被固定到ON或OFF。结果，通过在降压模式下对开关电路sw1a进行开关控制，可以降低降压模式下的开关损耗。

(2)针对输入到比较器43的输出电压Vout和输入电压Vin而设定偏置电压Voff。即使在升压模式下，当输入电压Vin和输出电压Vout之间的差分电压小于偏置电压Voff时，开关电路sw1b被固定到OFF。结果，可以抑制开关电路sw1b的开关并可以限制由开关电路sw1b的开关所引起的损耗的增大。

注意，图21中所示的DC/DC变换器被配置为：输入电压Vin被直接供应给比较器43。然而，输入电压Vin可被电阻器R11和R12分压，并且经分压的电压可被供应给比较器43的正侧输入端子，如图22中所示。参考电压Vref被输入到比较器43的负侧输入端子。

参考电压Vref是用于稳定输出电压Vout的目标电压。误差放大器5控制开关电路sw1至sw4，从而使得通过用电阻器R1和R2对输出电压Vout进行分压而获得的电压与参考电压Vref一致。

即，参考电压Vref是与输出电压Vout成比例的电压，并且比输出电压Vout更稳定。因而可以通过电阻器R11和R12生成与输入电压Vin成比例的电压，并且取决于该电压和参考电压Vref之间的差分电压来将开关电路sw1b固定到ON或OFF。

在这个电路示例中，由于上述偏置电压Voff可以通过调节电阻器R11和电阻器R12(它们生成经分压的电压)的电阻值之间的比率而被设定，所以偏置电路44可以被省略。

图23示出了第五示例。在该示例中，类似于第四示例(参见图21)的部件由类似的标号表示，并且其描述被省略。

根据本实施例的电流检测器2耦合到开关电路sw1的两端。开关电路sw1包括耦合在输入电压Vin被供应到的输入端和扼流线圈L之间的开关电路sw1a、以及与开关电路sw1a并行耦合的开关电路sw1b。

当开关电路sw1被导通时，由流过开关电路sw1的电流Ir和开关电路sw1的导通电阻生成电位差。电流检测器2基于开关电路sw1的两个端子之间的电位差来检测流过开关电路sw1的电流Ir(线圈电流)，并输出与电流Ir成比例的感测电流Is。

电流检测器2的输出端子通过开关电路sw5耦合到电阻器Rs2。开关电路sw5和电阻器Rs2之间的节点耦合到补偿电路3的输入端子。

电阻器Rs2包括相互串行耦合的电阻器Rs2a和Rs2b。电阻器Rs2a的第一端子耦合到开关电路sw5和补偿电路3，电阻器Rs2a的第二端子耦合到电阻器Rs2b的第一端子，并且电阻器Rs2b的第二端子耦合到地GND。

当开关电路sw5被导通时，在电阻器Rs2的端子之间生成与感测电流Is成比例的电位差。该电位差与流过开关电路sw1的电流Ir成比例。电阻器Rs2的第一端子处的电压(即，与流过开关电路sw1的电流Ir成比例的电压)被供应给补偿电路3的输入端子。

开关电路sw6与电阻器Rs2b并行耦合。开关电路sw6例如是N沟道MOS晶体管。从触发器电路51输出的控制信号csr被输入到开关电路sw6。

从比较器43输出的控制信号css被输入到触发器电路51的输入端子D，并且从振荡器15输出的具有恒定周期的振荡信号osc被输入到时钟端子ck。振荡信号osc被作为以恒定周期变为H电平的脉冲信号而输出，如图5中所示。

触发器电路51响应于H电平的振荡信号osc而锁存控制信号css，并且对电平等于锁存电平的控制信号csr进行输出。振荡信号osc的周期是输出部41的开关周期。因此，触发器电路51与开关周期同步地改变控制信号csr的电平。控制信号csr被输入到开关电路sw6。开关电路sw6响应于控制信号csr而被导通或关断。

振荡信号osc被输入到触发器电路6的置位端子S。触发器电路6响应于H电平的振荡信号osc而输出H电平的输出信号pwm。用于对开关电路sw1a进行开关的驱动信号dr1a被基于输出信号pwm而生成。开关电路sw5基于输出信号pwm和驱动信号dr1a而被控制。

因此，控制信号csr以类似于输出信号pwm的上升定时的定时而被改变。因此，当开关电路sw5被输出信号pwm和驱动信号dr1a导通时，开关电路sw6被导通或关断。开关电路sw6的导通/关断状态是以开关周期来控制的。

导通的开关电路sw6对电阻器Rs2b的端子进行短路。此时，电阻器Rs2的电阻值变得等于电阻器Rs2a的电阻值。当开关电路sw6被关断时，电阻器Rs2的电阻值变得等于相互串行耦合的电阻器Rs2a和Rs2b的电阻值之和。即，开关电路sw6(调节电路)调节感测电阻器Rs2的电阻值。

控制信号csr被输入到OR电路45。来自OR电路45的输出信号通过缓冲电路46被作为驱动信号dr1b输出。输出部41的开关电路sw1b响应于驱动信号dr1b而被导通或关断。因此，开关电路sw1b与开关周期同步地被固定到ON或OFF。

开关电路sw1包括相互并行耦合的开关电路sw1a和sw1b，并且开关电路sw1b取决于输入电压Vin和输出电压Vout之间的差分电压而被固定到ON或OFF。因此，开关电路sw1的端子之间的电阻值根据对开关电路sw1b的控制(即，取决于输入电压Vin和输出电压Vout之间的差分电压)而变化。一旦电阻值改变，从电流检测器2输出的感测电流Is的电流值就改变。

当电阻器Rs2的电阻值响应于感测电流Is的改变而改变时，开关电路sw5和电阻器Rs2之间的节点处的电压(即，输入到补偿电路3的感测电压Vs)的改变可以被抑制。即，包括在电阻器Rs2中的电阻器Rs2a和Rs2b的电阻值被根据以下值来设定：在开关电路sw1b被导通时从电流检测器2输出的感测电流Is以及在开关电路sw1b被关断时从电流检测器2输出的感测电流Is。

例如，假设开关电路sw1a和sw1b的导通电阻值相似。在这种情况下，使Is0为开关电路sw1b被导通时的感测电流Is，则当开关电路sw1b被关断时的感测电流Is为电流Is0的二倍。因此，使得电阻器Rs2在开关电路sw1b被关断时的电阻值为电阻器Rs2在开关电路sw1b被导通时的电阻值的1/2。即，使电阻器Rs2a和电阻器Rs2b具有相似的电阻值，当开关电路sw1b被导通时开关电路sw6被关断，并且当开关电路sw1b被关断时开关电路sw6被导通。在这种情况下，等于开关电路sw1b导通时的电压Vs的电压也可以在开关电路sw1b关断时被获得。

除了第四示例所获得的工作效果外，具有上述配置的升降压DC/DC变换器还可以获得以下效果。

(1)流过开关电路sw1的电流Ir可以由电流检测器2从开关电路sw1的导通电阻来检测，并且电阻器Rs1可以被省略。

(2)开关电路sw1的导通电阻值取决于开关电路sw1中所包括的开关电路sw1b的导通/关断状态而变化。由于使得从电流检测器2输出的感测电流Is流过的电阻器Rs2的电阻值取决于开关电路sw1的导通/关断状态而变化，所以由感测电流Is和电阻器Rs2确定并被输入到补偿电路3的电压Vs的变化可以被抑制。

(3)触发器电路51根据对应于开关周期的信号(该实施例中为振荡信号osc)而锁存控制信号css，并输出控制信号csr。响应于控制信号csr，输出部41的开关电路sw1b和改变电阻器Rs2的电阻值的开关电路sw6被进行导通/关断控制。导通/关断控制防止了开关电路sw1b和sw6在开关周期期间被导通或关断。这可以使得防止输入到补偿电路3的电压Vs被开关电路sw1b和sw6的导通和关断所引起的噪声而污染。还可以抑制由于控制开关电路sw1b的定时和控制开关电路sw6的定时之间的差异而引起的电压Vs的变化。

图24示出了第六示例。在该示例中，类似于第五示例(参见图23)的部件由类似的标号表示，并且其描述被省略。

由贯通防止电路42生成的驱动信号dr2被输入到触发器电路52的置位端子S。由贯通防止电路42生成的驱动信号dr3被输入到触发器电路52的复位端子R。触发器电路52基于驱动信号dr2和dr3而输出控制信号csb。控制信号csb被输入到触发器电路51的输入端子D。

驱动信号dr2是用于控制开关电路sw2的信号。开关电路sw2在升压模式下被固定到OFF，并且在降压模式下被进行开关控制。即，贯通防止电路42在降压模式下输出L电平的驱动信号dr2以将开关电路sw2固定到OFF，并且在升压模式下输出具有脉冲波形的驱动信号dr2以对开关电路sw2进行开关控制。

驱动信号dr3是用于控制开关电路sw3的信号。开关电路sw3在降压模式下被固定到OFF，并且在升压模式下被进行开关控制。即，贯通防止电路42在升压模式下输出L电平的驱动信号dr3以将开关电路sw3固定到OFF，并且在降压模式下输出脉冲波形的驱动信号dr3以对开关电路sw3进行开关控制。

因此，可以根据驱动信号dr2和驱动信号dr3来确定操作模式是升压模式还是降压模式。即，触发器电路52响应于输入到置位端子S的H电平的驱动信号dr2而输出H电平的控制信号csb，并且响应于输入到复位端子R的H电平的驱动信号dr3而输出L电平的控制信号csb。

触发器电路51响应于H电平的振荡信号osc而锁存控制信号csb，并且对电平等于锁存电平的控制信号csr进行输出。开关电路sw1b和开关电路sw6被基于控制信号csr而进行导通/关断控制。

除了第五实施例所获得的工作效果以外，具有上述配置的升降压DC/DC变换器还能够通过触发器电路52来确定操作模式，并且根据确定结果来控制开关电路sw1b和sw6。

上述示例还可以下面的方式实现。

尽管开关电路sw1至sw4各自由MOS晶体管构成，但是也可以使用其他开关元件。

注意，以上描述中使用的式子是理想式子，由每个式子表示的行为可以不同于实际行为。

根据以上描述的第四至第六示例的DC/DC变换器的配置可以被应用于其他DC/DC变换器(例如，根据第一和第三示例的DC/DC变换器)。

在第四和第五示例中，状态控制器10可以被配置为向比较器43供应通过用电阻器对输入电压Vin进行分压而获得的电压和通过用电阻器对输出电压Vout进行分压而获得的电压，如同图8中所示的状态控制器10。

例如，可变电阻器可以被用作根据第五和第六示例中的每一个的电阻器Rs2，并且电阻值可以被改变。

与示例(第一、第二或第三等)相关联的编号指定并不示出示例的优先级。很多变形和修改对于本领域技术人员将是明显的。

本文中描述的所有示例和条件性语言用于教导目的，以帮助读者理解本发明和发明人对进一步促进本领域而贡献的观念，并且被解释为不对这些具体描述的示例和条件造成限制，且说明书中这些示例的组织也不涉及对本发明的优越性和卑劣性的示出。尽管已经详细描述了本发明的示例，但是应该理解，在不脱离本发明的精神和范围的情况下可以对本发明作出各种改变、替换和变形，本发明的范围由权利要求及其等同物限定。

本申请基于并要求于2008年12月2日递交的在前日本专利申请No.2008-307775和于2009年7月27日递交的在前日本专利申请No.2009-174625的优先权，这些申请的全部内容通过引用被结合于此。

Claims (14)

1.一种输出电压控制器，包括：

第一控制器，该第一控制器基于输出电压来控制对线圈的电流供应；

第二控制器，该第二控制器通过基于输入电压来控制所述输入电压被输入到的输入端、所述线圈和输出所述输出电压的输出端的耦合时段，控制对所述线圈的电流供应；

逻辑电路，该逻辑电路基于来自所述第一控制器的输出信号和从所述第二控制器输出的控制信号，来生成用于控制对所述线圈的电流供应的驱动信号；以及

开关电路，该开关电路基于所述驱动信号来控制对所述线圈的电流供应，

其中，所述开关电路包括将所述线圈的第一端耦合到所述输入端和接地端的第一开关、以及将所述线圈的第二端耦合到所述输出端和接地端的第二开关。

2.根据权利要求1所述的输出电压控制器，

其中，当所述输入电压高于所述输出电压时，所述第二控制器输出用于使积累在所述线圈中的能量被释放的第一时段随着所述输入电压变得更接近所述输出电压而更短的控制信号。

3.根据权利要求2所述的输出电压控制器，

其中，当所述输入电压低于所述输出电压时，所述第二控制器输出用于使能量被积累在所述线圈中的第二时段随着所述输入电压变得更接近所述输出电压而更短的控制信号。

4.根据权利要求3所述的输出电压控制器，

其中，在所述输入电压等于所述输出电压的情况下，所述第二控制器输出用于将所述第一时段和所述第二时段之一减小为0的控制信号。

5.根据权利要求1所述的输出电压控制器，

其中，所述逻辑电路包括贯通防止电路，该贯通防止电路防止所述开关电路中的所述第一开关和所述第二开关被同时导通从而使贯通电流在所述开关电路中流过并设定用于在所述开关电路中防止生成贯通电流的特定时间。

6.根据权利要求5所述的输出电压控制器，

其中，所述第二控制器包括延迟电路，该延迟电路通过将所述控制信号延迟对应于所述特定时间的时间来生成第二控制信号，并且

其中，所述输出电压控制器基于所述控制信号和第二控制信号来生成用于将所述第一时段和第二时段减小到0的控制信号。

7.根据权利要求1所述的输出电压控制器，

其中，将所述线圈的所述第一端耦合到所述输入端的所述第一开关包括耦合在所述线圈的所述第一端和所述输入端之间的第三开关、以及与所述第三开关并行耦合的第四开关，并且所述输出电压控制器根据所述输入电压和输出电压而生成用于导通或关断所述第四开关的控制信号。

8.根据权利要求7所述的输出电压控制器，

其中，所述输出电压控制器对所述输入电压和所述输出电压中的一个与通过向所述输入电压和所述输出电压中的另一个添加偏置电压而获得的电压进行比较，并基于比较结果生成用于所述第四开关的控制信号。

9.根据权利要求7所述的输出电压控制器，

其中，所述输出电压控制器基于用于驱动将所述线圈的所述第二端耦合到接地端的所述第二开关的驱动信号、和用于驱动将所述线圈的所述第一端耦合到所述输入端的所述第三开关的驱动信号，生成用于所述第四开关的控制信号。

10.根据权利要求7所述的输出电压控制器，还包括：

电流检测器，该电流检测器输出与所述输入端和所述线圈的所述第一端之间的电位差相对应的感测电流；

电阻器，该电阻器生成对应于所述感测电流的感测电压；以及

补偿电路，该补偿电路将斜坡电压加到所述感测电压并生成补偿信号，

其中，所述第一控制器基于所述输出电压和补偿信号而生成所述输出信号，并且所述第一控制器包括调节电路，该调节电路根据所述第一开关中包括的所述第四开关的状态来调节所述电阻器的电阻值。

11.根据权利要求10所述的输出电压控制器，还包括：

触发器电路，该触发电路锁存用于导通或关断所述第四开关的所述控制信号，

其中，所述输出电压控制器基于来自所述触发器电路的输出信号，来执行所述第四开关的控制和所述电阻器的调节。

12.一种输出电压控制方法，包括：

利用第一控制器基于输出电压来控制对线圈的电流供应；以及

利用第二控制器通过基于输入电压来控制所述输入电压被输入到的输入端、所述线圈和输出所述输出电压的输出端的耦合时段，控制对所述线圈的电流供应；

基于来自所述第一控制器的输出信号以及从所述第二控制器输出的控制信号，来生成用于控制对所述线圈的电流供应的驱动信号；以及

利用开关电路基于所述驱动信号来控制对所述线圈的电流供应，

其中，所述开关电路包括将所述线圈的第一端耦合到所述输入端和接地端的第一开关、以及将所述线圈的第二端耦合到所述输出端和接地端的第二开关，并且

其中，当所述输入电压高于所述输出电压时，所述第二控制器输出用于使积累在所述线圈中的能量被释放的第一时段随着所述输入电压变得更接近所述输出电压而更短的控制信号，

其中，当所述输入电压低于所述输出电压时，所述第二控制器输出用于使能量被积累在所述线圈中的第二时段随着所述输入电压变得更接近所述输出电压而更短的控制信号。

13.根据权利要求12所述的输出电压控制方法，

其中，在所述输入电压高于所述输出电压的情况下，使得积累在所述线圈中的能量被释放的第一时段随着所述输入电压变得更接近所述输出电压而更短。

14.一种电子设备，包括：

输出电压控制器，

其中，所述输出电压控制器包括：

第一控制器，该第一控制器基于输出电压来控制对线圈的电力供应；以及

第二控制器，该第二控制器通过基于输入电压来控制输入电压被输入到的输入端、所述线圈和输出所述输出电压的输出端被耦合的时段，从而控制对所述线圈的电流供应；

逻辑电路，该逻辑电路基于来自所述第一控制器的输出信号和从所述第二控制器输出的控制信号，来生成用于控制对所述线圈的电流供应的驱动信号；以及

开关电路，该开关电路基于所述驱动信号来控制对所述线圈的电流供应，

其中，所述开关电路包括将所述线圈的第一端耦合到所述输入端和接地端的第一开关、以及将所述线圈的第二端耦合到所述输出端和接地端的第二开关，

其中，当所述输入电压高于所述输出电压时，所述第二控制器输出用于使积累在所述线圈中的能量被释放的第一时段随着所述输入电压变得更接近所述输出电压而更短的控制信号，

其中，当所述输入电压低于所述输出电压时，所述第二控制器输出用于使能量被积累在所述线圈中的第二时段随着所述输入电压变得更接近所述输出电压而更短的控制信号。

Images