CN101740471A

CN101740471A - 填充空隙沟槽和形成半导体器件的方法

Info

Publication number: CN101740471A
Application number: CN200810202833A
Authority: CN
Inventors: 郭佳衢
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2008-11-17
Filing date: 2008-11-17
Publication date: 2010-06-16

Abstract

一种填充空隙沟槽的方法与一种形成半导体器件的方法，其中，填充空隙沟槽的方法包括：提供半导体衬底，所述半导体衬底上形成有第一材料层，所述第一材料层表面包括非空隙沟槽表面和位于非空隙沟槽表面间的空隙沟槽，所述空隙沟槽具有第一开口；去除空隙沟槽侧壁与非空隙沟槽表面之间的拐角处的部分第一材料层，使空隙沟槽形成第二开口，所述第二开口大于第一开口；在第一材料层上形成第二材料层并填充空隙沟槽。本发明通过先使待填充的空隙沟槽的开口增大，可以防止后续填充的材料填充空隙沟槽不充分导致空洞的产生。

Description

填充空隙沟槽和形成半导体器件的方法

技术领域

本发明涉及半导体技术领域，特别涉及填充空隙沟槽和形成半导体器件的方法。

背景技术

目前，由于集成电路的制造方向超ULSI方向发展，因此内部的电路密度愈来愈高，随着芯片中所含组件的数量的不断增加，组件之间的间隔也随集成度的提高而不断地缩小。

在IC制造中，通常采用绝缘介质层对不同导电层进行横向和纵向隔离，一般称之为金属间介电层(inter-metal dielectric，IMD)，其中掺杂硅酸盐玻璃是较常使用的介电材料。但是当半导体制造进入深亚微米线宽尺寸领域后，对填充具有高宽比(high aspect ratio)的沟槽的能力(gap fill)的要求也更加严格。

现有技术公开了一种集成电路制造中的空隙沟槽填充技术，通过多步淀积/退火工艺，用掺杂硅酸盐玻璃实现狭窄空间的改进空隙沟槽填充。掺杂硅酸盐玻璃在足够高的温度部分淀积以引起回流。然后退火部分淀积的掺杂硅酸盐玻璃引起进一步的回流并且填充狭窄空间，减少空间的纵横比。部分淀积和退火重复多次直到掺杂硅酸盐玻璃达到需要的厚度。

在申请号为98809638.2的中国专利申请中还可以发现更多与上述技术方案相关的信息。

但是，随着先进IC设计中尺寸连续变小，掺杂硅酸盐玻璃需要填充更高纵横比、更窄的结构。由于掺杂硅酸盐玻璃掺杂浓度的固有上限，为了满足先进IC设计的需要，则要求更高温度和更长时间的退火，这样的退火一般超出了允许的热预算，采用上述现有技术无法进行加工。

现有技术还公开了一种集成电路制造中的空隙沟槽填充技术，下面参照附图1至图2加以详细说明。首先参照图1，提供半导体衬底11，所述半导体衬底11中形成有MOS晶体管(图1中图示有两个MOS晶体管)，具体包括：位于半导体衬底11内的隔离结构12，所述半导体衬底11上还形成有由栅介质层、栅极层组成的栅极结构(未标记)、位于栅极结构两侧的半导体衬底11内的源/漏极(未标记)、覆盖于栅极结构上的侧墙13。在实际工艺中，为了防止串扰，相邻的MOS晶体管之间通过隔离结构进行隔离，因而在相邻两个MOS晶体管的侧墙13之间存在空隙沟槽14，随着MOS晶体管器件的沟道长度以及隔离结构12的尺寸缩小，相应地，空隙沟槽14也越来越小。

参照图2，在形成侧墙13之后，需要在侧墙13上形成金属间介电层15，以对下层的MOS晶体管和上层的互连进行隔离。所述金属间介电层15可以为氧化硅、氮化硅、氮氧化硅、掺杂的硅酸盐玻璃、低介电常数介电材料，比如掺碳氧化硅等。一般情况下，常用掺杂的硅酸盐玻璃，比如掺磷硅酸盐玻璃(PSG)、掺硼硅酸盐玻璃(BSG)、或者掺硼磷硅酸盐玻璃(BPSG)。

在形成金属间介电层15过程中，由于相邻两个MOS晶体管的空隙沟槽壁之间的空隙沟槽15的存在，沉积的金属间介电层15的表面也是不平整的，相应地在原来空隙沟槽14处存在凹口。但是如上所述，随着空隙沟槽14尺寸的缩小，采用金属间介电层15在填充的时候，沉积的材料会堆积在侧墙13的上拐角处，阻挡后续沉积的材料进入空隙沟槽14，如图2中所示，随着金属间介电层15的继续沉积，会在空隙沟槽14内形成空洞，具体请参照图3所示。

如图3给出采用上述技术形成金属间介电层15之后的半导体器件的透射电子显微(TEM)结果，黑色椭圆框内为相邻MOS晶体管之间的空隙沟槽，可以看出，在黑色椭圆框内出现空洞。该空洞的存在会造成后续在形成接触孔过程中蚀刻工艺的不稳定，影响形成的半导体器件的良率。

发明内容

本发明解决的问题是提供一种填充空隙沟槽的方法和形成半导体器件的方法，防止由于空隙沟槽开口过小影响后续填充工艺从而在空隙沟槽内形成空洞。

为解决上述问题，本发明提供了一种填充空隙沟槽的方法，包括：提供半导体衬底，所述半导体衬底上形成有第一材料层，所述第一材料层表面包括非空隙沟槽表面和位于非空隙沟槽表面间的空隙沟槽，所述空隙沟槽具有第一开口；去除空隙沟槽侧壁与非空隙沟槽表面之间的拐角处的部分第一材料层，使空隙沟槽形成第二开口，所述第二开口大于第一开口；在第一材料层上形成第二材料层并填充空隙沟槽。

所述去除部分第一材料层的刻蚀气体包括NH₃和NF₃，所述NH₃和NF₃的流量比为4至6。

所述NH₃的流量范围为10至20sccm所述NF₃的流量范围为50至100sccm。

所述去除部分第一材料层的刻蚀气体还包括He，所述He的流量范围为200至400sccm。

所述第一材料层包括氮化硅或者氧化硅，所述第二材料层包括氧化硅、掺磷氧化硅、掺硼氧化硅、或掺硼磷氧化硅。

所述第一材料层的应力为0.95至1.1GPa。

所述第一材料层的应力为1.0至1.1GPa。

本发明还提供一种形成半导体器件的方法，包括：提供半导体衬底，所述半导体衬底上形成有分立的栅极结构、覆盖于分立的栅极结构上的侧墙层、位于侧墙层上的蚀刻停止层，所述蚀刻停止层表面包括位于栅极结构之上的非空隙沟槽表面和位于相邻分立栅极结构之间的空隙沟槽，所述空隙沟槽具有第一开口；去除空隙沟槽侧壁与非空隙沟槽表面之间的拐角处的部分蚀刻停止层，使空隙沟槽形成第二开口，所述第二开口大于第一开口；在蚀刻停止层上形成金属间介电层并填充空隙沟槽。

所述去除部分蚀刻停止层的刻蚀气体包括NH₃和NF₃，所述NH₃和NF₃的流量比为4至6。

所述去除部分蚀刻停止层的刻蚀气体还包括He，所述He的流量范围为200至400sccm。

所述蚀刻停止层包括氮化硅。

所述蚀刻停止层的应力为0.95至1.1GPa。

所述蚀刻停止层的应力为1.0至1.1GPa。

所述金属间介电层包括掺磷氧化硅、掺硼氧化硅、或掺硼磷氧化硅，所述金属间介电层通过高密度等离子体沉积方法形成。

与现有技术相比，本技术方案具有以下优点：通过先使待填充的空隙沟槽的开口增大，可以防止后续填充的材料填充空隙沟槽不充分导致空洞的产生。

本技术方案通过采用NF₃和NH₃作为主要刻蚀气体刻蚀蚀刻停止层，以使分立栅极结构之间的空隙沟槽的开口扩大，比以往采用的刻蚀介电材料的含氟元素的气体进行刻蚀较为温和，不会由于条件控制不好而导致过度刻蚀，从而不但可以灵活地通过控制刻蚀条件，来精确确定刻蚀材料的多少，同时使得后续填充材料填充充分，避免空洞的产生。

附图说明

图1至图2是现有技术的集成电路制造中的空隙沟槽填充技术的剖面结构示意图；

图3是采用现有技术的空隙沟槽填充技术形成的MOS晶体管的透射电子显微结果；

图4是本发明的实施例1填充空隙沟槽的方法的流程示意图；

图5至图8是依据本发明的实施例1的填充空隙沟槽的方法的剖面结构示意图；

图9是本发明的实施例2的填充空隙沟槽的方法的流程示意图；

图10至图12是依据本发明的实施例2的填充空隙沟槽的方法的剖面结构示意图；

图13是采用本发明的实施例2的技术形成的MOS晶体管的透射电子显微结果。

具体实施方式

以下通过依据附图详细地描述具体实施例，上述的目的和本发明的优点将更加清楚：

本发明首先提供一种填充空隙沟槽的方法(实施例1)，参照图4给出本发明的实施例1填充空隙沟槽的方法的流程示意图。包括如下步骤：执行步骤S11，提供半导体衬底，所述半导体衬底上形成有第一材料层，所述第一材料层表面包括非空隙沟槽表面和位于非空隙沟槽表面间的空隙沟槽，所述空隙沟槽具有第一开口；执行步骤S13，去除空隙沟槽侧壁与非空隙沟槽表面之间的拐角处的部分第一材料层，使空隙沟槽形成第二开口，所述第二开口大于第一开口；执行步骤S15，在第一材料层上形成第二材料层并填充空隙沟槽。

下图5至图8是依据本发明的实施例1的填充空隙沟槽的方法的剖面结构示意图，下面参照上述附图加以详细说明。

首先参照图5，提供半导体衬底101，所述半导体衬底101上形成有分立结构102和103，所述分立结构102和103之间具有间隔，所述分立结构102和103可以包括半导体工艺中的分立的栅极、金属垫(pad)、或者CMOS图像传感器中的各个分立的像素单元的反射镜面等任何可能造成后续沉积的材料层表面具有非平面特征的分立结构。

因此分立结构102和103的材料可以为多晶硅、金属、或者介电材料。若分立结构102和103为MOS晶体管的栅极，则其材料为多晶硅；若分立结构102和103为金属垫，则其材料通常为金属铜、金属铝等；若分立结构102和103为CMOS图像传感器中的各个分立的像素单元的反射镜面，则其材料通常采用金属铝制作，还可以为铝合金、银、金属铂等反射系数高的金属材料。

接着，请参照图6，在分立结构102和103和分立结构之间暴露出的半导体衬底101上形成第一材料层104，所述第一材料层104的材料根据实际应用而不同，针对如上所述的分立结构102和103的材料，所述第一材料层104的材料通常为介电材料，比如为氮化硅、氧化硅、氮氧化硅等半导体工艺中常用的材料。

由于上述分立结构102和103的存在，后续沉积的第一材料层104的表面并不平整，相应地在原来分立结构102和103上形成非空隙沟槽表面，在分立结构102和103之间的间隔处形成空隙沟槽14，所述空隙沟槽14具有第一开口。

同时，当分立结构102和103为MOS晶体管的栅极时，所述第一材料层为高应力材料，目的是为了在MOS晶体管的导电沟道中内形成应力场，以便加快载流子的运动速度，提高MOS器件的响应速度。在这种情况下，所述第一材料层比如为高应力的氮化硅，所述高应力的氮化硅的应力范围为0.3-0.4MPa。所述形成高应力的氮化硅为本领域人员公知技术，在此不加赘述。

作为一个优化的实施例，为了防止后续扩大空隙沟槽14开口的工艺中去除第一材料层104过多，或者防止由于第一材料层104变薄而降低其材料内的应力，即对增加扩大开口工艺的补偿，本实施例中第一材料层104的应力要比上述的一般的高应力(范围为0.3至0.4MPa)材料的应力还要大，比如第一材料层104的应力可以为0.95至1.1GPa，以免由于扩大开口去除部分第一材料层104而影响第一材料层104的有效应力，而有效应力会影响半导体器件的性能。

所述第一材料层104的应力可以为0.97GPa。

为了更进一步防止第一材料层104由于变薄而影响其有效应力，所述第一材料层104的应力可以为1.0GPa至1.1GPa，采用该范围内的应力的蚀刻停止层，不但可以补偿由于变薄而降低应力，而且可以使形成的MOS晶体管的导电沟道中内存在较高的应力场，以便加快载流子的运动速度，提高MOS器件的响应速度。

在随后的工艺中需要在第一材料层104上形成第二材料层并填充所述空隙沟槽14，由于上述分立结构102和103之间的间隔的缩小，空隙沟槽14的开口也相应缩小，因此给后续填充空隙沟槽14带来了很大的困难，容易由于填充不充分在沟槽底造成前述的“空洞”。

为了解决上述问题，本发明在沉积第二材料层之前首先对空隙沟槽14的开口进行扩大。参照图7，去除空隙沟槽104侧壁与非空隙沟槽表面之间的拐角处15的部分第一材料层104，使空隙沟槽14形成第二开口，所述第二开口大于第一开口。

所述去除拐角处15的部分第一材料层104采用干法刻蚀方法去除，干法刻蚀的气体随着刻蚀材料的不同而不同，若第一材料层104是氮化硅或者氧化硅，则所述刻蚀气体主要包括NH₃和NF₃，所述NH₃和NF₃的流量比(或者体积比)为4至6。所述去除部分第一材料层的刻蚀气体还包括He，所述He的流量范围为200至300sccm。

作为一个具体实施例，所述去除拐角处15的部分第一材料层104采用的气体包括NH₃和NF₃，所述去除部分第一材料层的刻蚀气体还包括He，所述He的流量范围为250sccm，刻蚀时，施加的功率范围30至60W、置入其中的半导体衬底101表面的温度为100至180℃。在所述功率下，通入的气体被电离，与置入其中的导体衬底101上的第一材料层104发生反应，从而各向同性刻蚀掉第一材料层104的厚度部分，即将第一材料层104整体打薄，并且去除部分空隙沟槽14的侧壁与第一材料层104的非空隙沟槽表面之间的拐角处15的第一材料层104。经过上述刻蚀之后，使空隙沟槽14的第一开口扩大，形成具有第二开口的空隙沟槽14a，所述第二开口大于第一开口。

本实施例中采用NH₃和NF₃作为主要刻蚀气体，比以往采用的刻蚀介电材料的含氟元素的气体进行刻蚀(例如CF₄、C₄F₈、C₄F₆、C₅F₈、C₂F₆、CHF₃、SF₆和NF₃等等)较为温和，不会由于条件控制不好而导致过度刻蚀，从而可以灵活地通过控制刻蚀条件，来精确确定刻蚀材料的多少。

最后参照图8，在第一材料层104上形成第二材料层105并填充空隙沟槽14a，所述第二材料层105包括氧化硅、掺磷氧化硅、掺硼氧化硅、或掺硼磷氧化硅。当分立结构102和103为MOS晶体管的栅极时，所述第二材料层105为高密度等离子体氧化硅。

本发明中由于空隙沟槽14a的开口经过扩大，可以避免沉积的第二材料悬挂在开口的上拐角处而迅速将第二开口缩小或者闭合，从而使得后续沉积的第二材料能够充分进入空隙沟槽14a并逐渐填满沟槽14a，避免了现有技术中由于填充不充分而造成空洞的产生。

本发明还给出填充空隙沟槽的方法的实施例2，图9是本发明的实施例2的填充空隙沟槽的方法的流程示意图，包括：执行步骤S101，提供半导体衬底，所述半导体衬底上形成有分立的栅极结构、覆盖于分立的栅极结构上的侧墙层、位于侧墙层上的蚀刻停止层，所述蚀刻停止层表面包括位于栅极结构之上的非空隙沟槽表面和位于相邻栅极结构之间的空隙沟槽，所述空隙沟槽具有第一开口；执行步骤S103，去除空隙沟槽侧壁与非空隙沟槽表面之间的拐角处的部分蚀刻停止层，使空隙沟槽形成第二开口，所述第二开口大于第一开口；执行步骤S105，在蚀刻停止层上形成金属间介电层并填充空隙沟槽。

图10至图12给出本发明的实施例2的填充空隙沟槽的方法的剖面结构示意图。下面加以详细说明。

首先参照图10，提供半导体衬底201，所述半导体衬底201中形成有隔离结构202，所述隔离结构202将相邻的有源区进行隔离；所述半导体衬底201上还形成有栅介质层(未标记)、多晶硅栅极(未标记)，所述栅介质层和多晶硅栅极组成栅极结构，本实施例中图示出两个分立的栅极结构；所述半导体衬底201上还形成有覆盖于每个分立的栅极结构上的侧墙层(未标记)，位于侧墙层上的蚀刻停止层203。由于分立的栅极结构之间存在间隙，所述蚀刻停止层203表面并不平整，包括位于栅极结构之上的非空隙沟槽表面和位于相邻栅极结构之间的空隙沟槽204，所述空隙沟槽204具有第一开口。

所述蚀刻停止层203可以为氮化硅、氧化硅、氮氧化硅，形成蚀刻停止层203的目的或者作用为在后续形成接触孔的蚀刻工艺中作为自动蚀刻停止层。

同样，与实施例1中相应部分的相同，所述蚀刻停止层203通常为高应力材料，目的是为了在MOS晶体管的导电沟道中内形成高应力场，以便加快载流子的运动速度，提高MOS器件的响应速度。在这种情况下，所述第一材料层比如为高应力的氮化硅，所述应力范围可以为0.3至0.4MPa。

作为一个优化的实施例，为了防止后续扩大空隙沟槽204开口的工艺中去除蚀刻停止层203的材料过多，或者防止由于蚀刻停止层203变薄而降低其材料内的应力，即对增加扩大开口工艺的补偿，本实施例中采用的蚀刻停止层203的应力要比上述的一般的高应力的蚀刻停止层(范围为0.3至0.4MPa)的应力还要大，比如蚀刻停止层的应力可以为0.95至1.1GPa，以免由于扩大开口去除部分蚀刻停止层203而影响蚀刻停止层203的有效应力，而有效应力会影响半导体器件的性能。

所述蚀刻停止层203的应力可以为0.97GPa。

为了更进一步防止蚀刻停止层203由于变薄而影响其有效应力，所述蚀刻停止层203的应力可以为1.0GPa至1.1GPa，采用该范围内的应力的蚀刻停止层，不但可以补偿由于变薄而降低应力，而且可以使形成的MOS晶体管的导电沟道中内存在较高的应力场，以便加快载流子的运动速度，提高MOS器件的响应速度。

当蚀刻停止层203为氮化硅时，蚀刻停止层203的应力可以通过下述工艺加以加强。现有的工艺形成的氮化硅具体的反应如下：

N₂O+SiH₄→Si₃N₄(H)+H₂O

现有的工艺形成的氮化硅中均含有氢，可以通过等离子处理方法来进行增大蚀刻停止层203内的应力。比如在形成蚀刻停止层203过程中，通入氮气，可以电离出形成的含氢的氮化硅(Si₃N₄(H))中的氢离子，从而加强氮化硅内的应力。

在随后的工艺中需要在蚀刻停止层203上形成金属间介电层并填充所述空隙沟槽204，由于上述栅极结构之间的间隔的缩小，空隙沟槽204的开口也相应缩小，因此给后续填充空隙沟槽204带来了很大的困难，容易由于填充不充分在沟槽底造成前述的“空洞”。

同样为了解决上述问题，本发明在沉积金属间介电层之前首先对空隙沟槽204的开口进行扩大。参照图11，去除空隙沟槽204侧壁与非空隙沟槽表面之间的拐角处16的部分蚀刻停止层203，使空隙沟槽204形成第二开口，所述第二开口大于第一开口。

所述去除拐角处16的部分蚀刻停止层203采用干法刻蚀方法去除，干法刻蚀的气体随着刻蚀材料的不同而不同，若蚀刻停止层203是氮化硅，则所述刻蚀气体主要包括NH₃和NF₃，所述NH₃和NF₃的流量比为4至6，所述去除部分第一材料层的刻蚀气体还包括He，所述He的流量范围为200至300sccm。

作为一个具体实施例，所述去除拐角处16的部分蚀刻停止层203通入的气体包括NH₃、NF₃，所述去除部分第一材料层的刻蚀气体还包括He，所述He的流量范围为250sccm，刻蚀时，施加的功率范围40W、置入其中的半导体衬底101表面的温度为100至180℃。在所述电压下，通入的气体被电离，与置入其中的导体衬底101上的蚀刻停止层203发生如下反应(蚀刻停止层203以氮化硅为例)：

NF₃+NH₃→NH₄F+NH₄F.HF (1)

NH₄F or NH₄F.HF+Si₃N₄→(NH₄)₂SiF₆(s)(2)

(NH₄)₂SiF₆(s)→SiF₄(g)+NH₃(g)+HF(g) (3)

第(2)步中生成的(NH₄)₂SiF₆为固态，在第(3)步中进行升华，从而各向同性刻蚀掉蚀刻停止层203的厚度部分，即将蚀刻停止层203整体打薄，并且去除部分空隙沟槽14的侧壁与第蚀刻停止层203的非空隙沟槽表面之间的拐角处16的蚀刻停止层203。经过上述刻蚀之后，使空隙沟槽204的第一开口扩大，形成具有第二开口的空隙沟槽204a，所述第二开口大于第一开口。

本实施例中采用NF₃和NH₃作为主要刻蚀气体，比以往采用的刻蚀介电材料的含氟元素的气体进行刻蚀(例如CF₄、C₄F₈、C₄F₆、C₅F₈、C₂F₆、CHF₃、SF₆和NF₃等等)较为温和，不会由于条件控制不好而导致过度刻蚀，从而可以灵活地通过控制刻蚀条件，来精确确定刻蚀材料的多少。

最后参照图12，在阻挡203a上形成金属间介电层205并填充空隙沟槽204a，所述金属间介电层205包括氧化硅、掺磷氧化硅、掺硼氧化硅、或掺硼磷氧化硅。所述第二材料层105优选高密度等离子体氧化硅。

本发明中由于空隙沟槽204a的开口经过扩大，可以避免沉积的金属间介电材料悬挂在开口的上拐角处而迅速将第二开口缩小或者闭合，从而使得后续沉积的金属间介电材料继续进入空隙沟槽204a并逐渐填满沟槽204a。

如图13给出采用本发明的实施例2的技术形成的MOS晶体管的透射电子显微结果。可以看出，在相邻两个MOS晶体管的栅极结构之间的间隙沟槽内填充的金属间介电层205内非常均匀，没有空洞，说明采用本发明的形成半导体器件的方法可以避免现有技术的缺陷。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims

1.一种填充空隙沟槽的方法，包括：

提供半导体衬底，所述半导体衬底上形成有第一材料层，所述第一材料层表面包括非空隙沟槽表面和位于非空隙沟槽表面间的空隙沟槽，所述空隙沟槽具有第一开口；

去除空隙沟槽侧壁与非空隙沟槽表面之间的拐角处的部分第一材料层，使空隙沟槽形成第二开口，所述第二开口大于第一开口；

在第一材料层上形成第二材料层并填充空隙沟槽。

2.根据权利要求1所述的填充空隙沟槽的方法，所述去除部分第一材料层的刻蚀气体包括NH₃和NF₃，所述NH₃和NF₃的流量比为4至6。

3.根据权利要求2所述的填充空隙沟槽的方法，所述NH₃的流量范围为10至20sccm，所述NF₃的流量范围为50至100sccm。

4.根据权利要求2或3所述的填充空隙沟槽的方法，所述去除部分第一材料层的刻蚀气体还包括He，所述He的流量范围为200至400sccm。

5.根据权利要求1所述的填充空隙沟槽的方法，所述第一材料层包括氮化硅或者氧化硅，所述第二材料层包括氧化硅、掺磷氧化硅、掺硼氧化硅、或掺硼磷氧化硅。

6.根据权利要求1或5所述的填充空隙沟槽的方法，所述第一材料层的应力为0.95至1.1GPa。

7.根据权利要求6所述的填充空隙沟槽的方法，所述第一材料层的应力为1.0至1.1GPa。

8.一种形成半导体器件的方法，包括：

提供半导体衬底，所述半导体衬底上形成有分立的栅极结构、覆盖于分立的栅极结构上的侧墙层、位于侧墙层上的蚀刻停止层，所述蚀刻停止层表面包括位于栅极结构之上的非空隙沟槽表面和位于相邻分立栅极结构之间的空隙沟槽，所述空隙沟槽具有第一开口；

去除空隙沟槽侧壁与非空隙沟槽表面之间的拐角处的部分蚀刻停止层，使空隙沟槽形成第二开口，所述第二开口大于第一开口；

在蚀刻停止层上形成金属间介电层并填充空隙沟槽。

9.根据权利要求8所述的形成半导体器件的方法，所述去除部分蚀刻停止层的刻蚀气体包括NH₃和NF₃，所述NH₃和NF₃的流量比为4至6。

10.根据权利要求9所述的形成半导体器件的方法，所述NH₃的流量范围为10至20sccm所述NF₃的流量范围为50至100sccm。

11.根据权利要求9或10所述的形成半导体器件的方法，所述去除部分蚀刻停止层的刻蚀气体还包括He，所述He的流量范围为200至400sccm。

12.根据权利要求8所述的形成半导体器件的方法，所述蚀刻停止层为氮化硅。

13.根据权利要求8或12所述的形成半导体器件的方法，所述蚀刻停止层的应力为0.95至1.1GPa。

14.根据权利要求13所述的形成半导体器件的方法，所述蚀刻停止层的应力为1.0至1.1GPa。

15.根据权利要求8所述的形成半导体器件的方法，所述金属间介电层包括掺磷氧化硅、掺硼氧化硅、或掺硼磷氧化硅，所述金属间介电层通过高密度等离子体沉积方法形成。