CN104347348A - 移除制作工艺 - Google Patents

移除制作工艺 Download PDF

Info

Publication number
CN104347348A
CN104347348A CN201310347192.9A CN201310347192A CN104347348A CN 104347348 A CN104347348 A CN 104347348A CN 201310347192 A CN201310347192 A CN 201310347192A CN 104347348 A CN104347348 A CN 104347348A
Authority
CN
China
Prior art keywords
manufacture craft
mentioned
remove
etching
circulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310347192.9A
Other languages
English (en)
Inventor
廖晋毅
童宇诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to CN201310347192.9A priority Critical patent/CN104347348A/zh
Publication of CN104347348A publication Critical patent/CN104347348A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment

Abstract

本发明公开一种移除制作工艺，其包括将衬底送入蚀刻机台，衬底上已形成材料层。进行循环制作工艺。此循环制作工艺包括进行蚀刻制作工艺，以移除部分材料层；以及进行回火制作工艺，以移除蚀刻制作工艺所产生的副产物。之后至少重复一次循环制作工艺，再将衬底移出蚀刻机台。本发明的移除制作工艺利用多次循环制作工艺，可以有效移除材料层所需移除的厚度，降低负载效应。

Description

移除制作工艺
技术领域
本发明涉及一种集成电路的制作工艺，且特别是涉及一种移除制作工艺。
背景技术
蚀刻制作工艺是半导体制作工艺中经常用来移除膜层的方法。通常，蚀刻制作工艺可以区分为湿式蚀刻制作工艺与干式蚀刻制作工艺。湿式蚀刻具有较高的选择性，适于用在等向性蚀刻，但是，湿式蚀刻并不容易得到垂直的结构。目前有愈来愈多元件朝高深宽比结构发展，而使用干式蚀刻在这方面有极佳的效果，而且干式蚀刻还具有蚀刻率控制佳、蚀刻尺寸精密、自动化程度高等优点。
然而，随着元件尺寸不断的小型化，干式蚀刻制作工艺所产生的副产物容易残留在图案之间的小间隙之中，而导致间隙下方的材料层无法蚀刻移除所需的厚度，而且容易造成严重的负载效应等问题。
发明内容
本发明的目的在于提供一种移除制作工艺，利用多次循环制作工艺，可以有效移除材料层，降低负载效应。
本发明提出一种移除制作工艺，其包括：将衬底送入蚀刻机台，上述衬底上已形成材料层。进行循环制作工艺。进行循环制作工艺包括进行蚀刻制作工艺，以移除部分上述材料层；以及进行回火制作工艺，以移除上述蚀刻制作工艺所产生的副产物。至少重复一次上述循环制作工艺。将上述衬底移出上述蚀刻机台。
依照本发明实施例所述，上述至少重复一次上述循环制作工艺是重复上述循环制作工艺至少二次。
依照本发明实施例所述，上述蚀刻制作工艺使用NF3与NH3做为蚀刻气体且NF3与NH3的体积流量比为1/10<NF3/NH3<1/2。
依照本发明实施例所述，上述蚀刻制作工艺的射频为10kW至40kW。
依照本发明实施例所述，上述蚀刻制作工艺的蚀刻的速率为0.5埃/秒至1.5埃/秒。
依照本发明实施例所述，上述回火制作工艺所通入的气体包括H2与Ar。
依照本发明实施例所述，上述回火制作工艺的温度在摄氏150度至500度之间。
依照本发明实施例所述，上述材料层为氧化硅层。
依照本发明实施例所述，上述氧化硅层为原生氧化硅层。
依照本发明实施例所述，上述材料层位于鳍状物上。
依照本发明实施例所述，上述材料层为取代金属栅极(RMG)制作工艺的介电层。
依照本发明实施例所述，上述移除制作工艺为预外延清洗制作工艺(pre-Epi clean)。
依照本发明实施例所述，上述移除制作工艺为鳍状晶体管的浅沟槽隔离结构的回蚀刻制作工艺(FinFET STI etching back)。
依照本发明实施例所述，在进行上述循环制作工艺之前更包括进行预回火制作工艺。
依照本发明实施例所述，上述循环制作工艺更包括在将上述衬底移出上述蚀刻机台之前，更包括进行至少一吹净制作工艺。
依照本发明实施例所述，上述循环制作工艺更包括上述回火制作工艺之后进行至少一吹净制作工艺。
依照本发明实施例所述，上述至少一吹净制作工艺所通入的气体包括He。
依照本发明实施例所述，上述至少一吹净制作工艺的时间为10至60秒。
本发明的移除制作工艺，利用多次循环制作工艺，可以有效移除材料层，降低负载效应。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附附图作详细说明如下。
附图说明
图1为依照本发明实施例绘示的一种移除制作工艺的流程图；
图2A至图2E为依照本发明实施例绘示的一种移除制作工艺的剖视图；
图3A至图3B是将本发明实施例的移除制作工艺应用于鳍状晶体管的介电层移除制作工艺的剖面示意图；
图4A至图4B是一种是将本发明实施例的移除制作工艺应用于鳍状晶体管的浅沟槽隔离结构的回蚀刻制作工艺的剖面示意图；
图5A至图5B是将本发明实施例的移除制作工艺应用于取代金属栅极(RMG)制作工艺的剖面示意图；以及
图6A至图6B是将本发明实施例的移除制作工艺应用于预外延清洗制作工艺(Pre-Epi Clean)的剖面示意图。
符号说明
10、30、40、50、60：衬底
11：材料层
12：副产物
14：蚀刻制作工艺
16：回火制作工艺
18：吹净制作工艺
32、42：鳍状物
34、52、56：介电层
36、46：间隙
44、44a：绝缘层
54、62：栅极沟槽
64：凹陷
66：氧化硅层
100、102、110、114、116、118、120：步骤
具体实施方式
本发明的移除制作工艺是将待移除的材料层通过将包括蚀刻与回火的循环制作工艺至少重复一次，并在循环制作工艺之前选择性的搭配预回火来进行移除制作工艺。利用多次循环制作工艺的方式，可以有效的移除材料层，并改善负载效应。以下将详细说明本发明实施例，然而，本发明实施例并不以此为限。
图1为依照本发明实施例绘示的一种移除制作工艺的流程图。图2A至图2E为依照本发明实施例绘示的一种移除制作工艺的剖视图。
请参照图1与图2A，步骤100，将衬底10置于基座(pedestal)上，送入蚀刻机台。此衬底10上已形成材料层11。材料层11可以是氧化硅层、氮化硅层或是氮氧化硅层，例如是原生氧化硅层。蚀刻机台例如是远距等离子体辅助干式蚀刻系统(remote plasma assisted dry etch system)。
接着，请参照图1与图2A，步骤102，选择性进行预回火制作工艺12。预回火制作工艺12所通入的气体为H2与Ar。预回火制作工艺12的温度大于摄氏90度以上，可以是摄氏150度至190度之间，例如是摄氏180度。预回火制作工艺12的时间例如是30秒至120秒。
之后，请参照图1、图2B与图2C，步骤110，进行循环制作工艺。进行循环制作工艺包括进行蚀刻制作工艺14与进行回火制作工艺16，步骤114与116。
请参照图2B，进行蚀刻制作工艺14以移除材料层11的一部分，留下材料层11a。蚀刻制作工艺14例如是等离子体蚀刻制作工艺。在一实施例中，蚀刻制作工艺14可以包括三个步骤。蚀刻制作工艺14的第一个步骤是等离子体产生步骤。蚀刻制作工艺14所使用蚀刻气体源包括含氟气体源以及含氢气体源。含氟气体源例如是NF3源；含氢气体源例如是NH3源，且蚀刻气体中NF3的体积流量低于NH3的体积流量，例如是NF3/NH3<1/2，以避免蚀刻材料层11过快而产生过多的副产物的问题。在一实施例中，蚀刻制作工艺14所使用蚀刻气体包括NF3与NH3，且体积流量比为1/10<NF3/NH3<1/2。当蚀刻气体NF3与NH3通入蚀刻机台之后，产生等离子体NH4F与NH4F.HF。等离子体产生步骤的反应式（仅为示意并未化学平衡）如下：
NF3+NH3→NH4F+NH4F.HF
蚀刻制作工艺14的第二步骤是蚀刻反应步骤。通过蚀刻制作工艺14的参数控制，使等离子体与材料层11进行蚀刻反应。在一实施例中，材料层11为氧化硅层，等离子体例如是NH4F及/或NH4F.HF，等离子体与材料层11的蚀刻反应是将基座的温度控制在摄氏30至40度，例如是35度。蚀刻制作工艺14的射频例如是10kW至40kW。若蚀刻制作工艺14的射频大于40kW，则蚀刻速率过大，容易产生过多的副产物12，例如是(NH4)2SiF6(固体)。若蚀刻制作工艺14的射频小于10kW，则蚀刻速率过低，必须耗费较长时间蚀刻，因而影响产能。在一实施例中，蚀刻制作工艺14的蚀刻速率例如是0.5埃/秒至1.5埃/秒。蚀刻反应步骤的反应式（仅为示意并未化学平衡）如下：
NH4F或NH4F.HF+SiO2→(NH4)2SiF6(固体)+H2O。
蚀刻制作工艺14的第三步骤是通过蚀刻制作工艺的温度调整，以使得第二步骤的蚀刻反应所产生的固态副产物12(例如是(NH4)2SiF6)尽可能反应成可以挥发移除的气体。进行蚀刻制作工艺14的第三步骤的温度可以在摄氏100度以上。在一实施例中，进行蚀刻制作工艺14的第三步骤的温度可以是在摄氏150度至190度之间，例如是摄氏180度。在一实施例中，进行蚀刻制作工艺14的第三步骤的温度可以通过衬底10与蚀刻机台中被加热气体传送板(heated gas delivery plate)之间距离的减少来实施。进行蚀刻制作工艺14的第三步骤的时间例如30秒至120秒。将固体副产物12反应成可挥发的气体的步骤的反应式（仅为示意并未化学平衡）如下：
(NH4)2SiF6(固体)→SiF4(气体)+NH3(气体)+HF(气体)。
之后，请参照图1与图2C，进行步骤110的循环制作工艺的回火制作工艺16，步骤116，以尽可能将蚀刻制作工艺14中残留的副产物(例如是(NH4)2SiF6)12移除或是将副产物12反应成的可挥发的气体移除。回火制作工艺16所通入的气体包括含氢气体以及钝气，例如是H2与Ar。回火制作工艺16的温度等于或大于摄氏150度，例如是在摄氏150度至500度之间，例如是180度。进行回火制作工艺16的时间可以是30秒至120秒，例如是60秒。
其后，请参照图1与图2D，在上述步骤110的循环制作工艺中可以选择性的更包括吹净(purge)制作工艺18，步骤118，以将蚀刻机台中残存的气体移除。吹净制作工艺18所通入的气体可以是钝气，例如是He，流量例如是500至2000sccm。进行吹净制作工艺18的时间例如是10秒至60秒。进行吹净制作工艺18的温度例如是摄氏20度至40度。
请参照图1与图2E，重复上述步骤110，至少再进行一次循环制作工艺。此次重复的步骤110的循环制作工艺，是将材料层11的另一部分移除。若移除制作工艺仅进行两次步骤110的循环制作工艺，则材料层11的待移除的第一部分被第一次循环制作工艺移除；材料层11的待移除的剩余部分则被第二次循环制作工艺移除。若移除制作工艺进行三次步骤110的循环制作工艺，则材料层11待移除的第一部分被第一次循环制作工艺移除；材料层11待移除的第二部分被第二次循环制作工艺移除；材料层11待移除的剩余部分被第三次循环制作工艺移除。
上述吹净制作工艺18可以依照实际的需要而选择性的包含在步骤110的循环制作工艺中。在一实施例中，每一个步骤110的循环制作工艺可以包括此吹净制作工艺18。在另一实施例中，则可以选择性在其中一个或数个步骤110的循环制作工艺包括此吹净制作工艺18。在一实施例中，移除制作工艺包括三个以上的步骤110的循环制作工艺，仅有中间的循环制作工艺包含吹净制作工艺18。在另一个实施例中，移除制作工艺包括数个步骤110的循环制作工艺，仅在最后的循环制作工艺包含吹净制作工艺18。
之后，请参照图1，步骤120，将衬底10移出蚀刻机台，结束移除制作工艺。
上述的移除制作工艺是以完全移除衬底上的材料层来说明，然而，本发明的实例并不限于此，在其他的实施例中，也可以是仅将材料层的一部分移除，而将剩余一部分的材料层留在衬底上。此外，上述的移除制作工艺可以广泛应用在半导体制作工艺中，不论是大面积上的材料层或在狭小开口中的材料层均可以有效地移除所需的厚度，因此可以减轻负载效应。以下举数个实施例来说明之。
图3A至图3B是将本发明实施例的移除制作工艺应用于鳍状晶体管的介电层移除制作工艺的剖面示意图。
请参照图3A与图1与图2A，在一实施例中，上述图2A的材料层11例如是图3A中形成在衬底30上的多个鳍状物32上的介电层34。介电层34例如是氧化硅层。由于鳍状物32之间的间隙36非常小(例如是小于50nm)，以上述实施例的移除制作工艺可以通过多循环制作工艺(步骤110)的方式来分次移除介电层34。更具体地说，由于每一个步骤110的循环制作工艺仅蚀刻移除一部分厚度的介电层34，通过蚀刻制作工艺(步骤114)条件的控制可以将所产生的副产物控制在非常少量，因此通过每一蚀刻制作工艺后的回火制作工艺(步骤116)可以将副产物尽可能的移除，并选择性的进行吹净制作工艺(步骤118)，而几乎不会残留在鳍状物32之间的细小间隙36之中。而下一个循环制作工艺(步骤110)可以再将剩余的部分厚度的介电层34移除，裸露出鳍状物32的部分表面(如图3B)，因此，可以避免蚀刻制作工艺的副产物残留导致无法完全蚀刻移除介电层34的问题。
图4A至图4B是一种是将本发明实施例的移除制作工艺应用于鳍状晶体管的浅沟槽隔离结构的回蚀刻制作工艺的剖面示意图。
请参照图4A，在另一实施例中，移除制作工艺为鳍状晶体管的浅沟槽隔离结构的回蚀刻制作工艺(FinFET STI etching back)。上述图2A材料层11例如是图4A中形成在衬底40上的多个鳍状物42之间的浅沟槽隔离结构的绝缘层44。绝缘层44例如是氧化硅层。在鳍状晶体管的制造过程中，为让部分鳍状物42裸露出来，通常，还必须通过回蚀刻制作工艺，将部分的绝缘层44移除。由于鳍状物42之间的间隙46非常小(例如是小于50nm)，绝缘层44在移除的过程中容易因为副产物的形成而阻碍蚀刻的进行。利用本发明上述实施例的方法，通过多循环制作工艺(步骤110)的方式分次移除绝缘层44，并通过每一蚀刻制作工艺后的回火制作工艺(图1步骤116)并选择性地搭配吹净制作工艺(图1步骤118)可将副产物尽可能的移除，以减少副产物残留在间隙46之中。具体言之，进行一个步骤110的循环制作工艺可将一部分的预定厚度的绝缘层44移除，而下一个步骤110的循环制作工艺可以轻易地将剩余的预定厚度的绝缘层44移除，留下做为浅沟槽隔离结构的绝缘层44a，并裸露出部分鳍状物42(如图4B所示)，而不会有副产物残留导致无法有效蚀刻移除绝缘层44的问题。
图5A至图5B是将本发明实施例的移除制作工艺应用于取代金属栅极(RMG)制作工艺的剖面示意图。
请参照图5A与图2A，在另一实施例中，上述图2A的材料层11例如是取代金属栅极(RMG)制作工艺的介电层56。请参照图5A，更详细地说，衬底50上已经形成介电层52。介电层52之中已经形成栅极沟槽54。栅极沟槽54的底部具有介电层56。介电层56例如是氧化硅。由于栅极沟槽54的尺寸非常小(例如是小于50nm)，以上述实施例的移除制作工艺通过多循环制作工艺(步骤110)的方式来分次移除介电层56，并通过每一蚀刻制作工艺后的回火制作工艺(图1步骤116)以及选择性地搭配的吹净制作工艺(图1步骤118)可以将副产物尽可能的移除，以减少副产物残留在栅极沟槽54之中。因此，本发明的方法可以轻易地将介电层56移除(如图5B所示)，而不会有副产物残留导致无法有效蚀刻移除介电层56的问题。
图6A至图6B是将本发明实施例的移除制作工艺应用于预外延清洗制作工艺(pre-Epi clean)的剖面示意图。
请参照图6A，在又一实施例中，本发明实施例的移除制作工艺可以应用于预外延清洗制作工艺。衬底60上已经形成栅极结构62，在栅极结构62的两侧的衬底60中预定通过外延制作工艺来形成外延层。在一实施例中，预定形成的外延层可以是单晶硅或是半导体化合物。半导体化合物例如是硅化锗。在进行外延制作工艺之前，栅极结构62的两侧的衬底60中已经形成凹陷64。而且凹陷64的表面上已经形成氧化硅层66。氧化硅层66例如是原生氧化层。通常，在进行外延制作工艺之前，必须进行清洗(或称蚀刻)制作工艺，将氧化硅层66移除。由于凹陷64的尺寸相当小，例如是小于50nm，通常，凹陷64表面上的氧化硅层66面临难以移除或是蚀刻负载效应的问题。然而，通过本发明上述实施例的移除制作工艺可以有效移除此氧化硅层66，裸露出凹陷64的表面(如图6B所示)，且可以降低负载效应。
本发明的移除制作工艺是利用多个包括蚀刻与回火的循环制作工艺，并且在循环制作工艺之前选择性搭配预回火，可以有效的移除材料层，并改善负载效应。
虽然已结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中熟悉此技术者，在不脱离本发明的精神和范围内，可作些许的更动与润饰，故本发明的保护范围应以附上的权利要求所界定的为准。

Claims (18)

1.一种移除制作工艺，其特征在于包括：
将衬底送入蚀刻机台，上述衬底上已形成材料层；
进行循环制作工艺，包括：
进行蚀刻制作工艺，以移除部分上述材料层；以及
进行回火制作工艺，以移除上述蚀刻制作工艺所产生的副产物；
至少重复一次上述循环制作工艺；以及
将上述衬底移出上述蚀刻机台。
2.如权利要求1所述的移除制作工艺，其中上述至少重复一次上述循环制作工艺是重复上述循环制作工艺至少二次。
3.如权利要求1所述的移除制作工艺，其中上述蚀刻制作工艺使用NF3与NH3做为蚀刻气体且NF3与NH3的体积流量比为1/10<NF3/NH3<1/2。
4.如权利要求1所述的移除制作工艺，其中上述蚀刻制作工艺的射频为10kW至40kW。
5.如权利要求1所述的移除制作工艺，其中上述蚀刻制作工艺的蚀刻的速率为0.5埃/秒至1.5埃/秒。
6.如权利要求1所述的移除制作工艺，其中上述回火制作工艺所通入的气体包括H2与Ar。
7.如权利要求1所述的移除制作工艺，其中上述回火制作工艺的温度在摄氏150度至500度之间。
8.如权利要求1所述的移除制作工艺，其中上述材料层为氧化硅层。
9.如权利要求8所述的移除制作工艺，其中上述氧化硅层为原生氧化硅层。
10.如权利要求1所述的移除制作工艺，其中上述材料层位于鳍状物上。
11.如权利要求1所述的移除制作工艺，其中上述材料层为取代金属栅极制作工艺的介电层。
12.如权利要求1所述的移除制作工艺，其中上述移除制作工艺为预外延清洗制作工艺。
13.如权利要求1所述的移除制作工艺，其中上述移除制作工艺为鳍状晶体管的浅沟槽隔离结构的回蚀刻制作工艺。
14.如权利要求1所述的移除制作工艺，其中在进行上述循环制作工艺之前还包括进行预回火制作工艺。
15.如权利要求1所述的移除制作工艺，其中上述循环制作工艺还包括在将上述衬底移出上述蚀刻机台之前，还包括进行至少一吹净制作工艺。
16.如权利要求1所述的移除制作工艺，其中上述循环制作工艺还包括上述回火制作工艺之后进行至少一吹净制作工艺。
17.如权利要求16所述的移除制作工艺，其中上述至少一吹净制作工艺所通入的气体包括He。
18.如权利要求16所述的移除制作工艺，其中上述至少一吹净制作工艺的时间为10至60秒。
CN201310347192.9A 2013-08-09 2013-08-09 移除制作工艺 Pending CN104347348A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310347192.9A CN104347348A (zh) 2013-08-09 2013-08-09 移除制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310347192.9A CN104347348A (zh) 2013-08-09 2013-08-09 移除制作工艺

Publications (1)

Publication Number Publication Date
CN104347348A true CN104347348A (zh) 2015-02-11

Family

ID=52502736

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310347192.9A Pending CN104347348A (zh) 2013-08-09 2013-08-09 移除制作工艺

Country Status (1)

Country Link
CN (1) CN104347348A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069268A (ko) * 2005-12-28 2007-07-03 매그나칩 반도체 유한회사 시모스 이미지 센서의 제조 방법
US20070166973A1 (en) * 2006-01-13 2007-07-19 Shahid Rauf Method for removing metal foot during high-k dielectric/metal gate etching
CN101740471A (zh) * 2008-11-17 2010-06-16 中芯国际集成电路制造(上海)有限公司 填充空隙沟槽和形成半导体器件的方法
US20110195575A1 (en) * 2010-02-11 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. novel hard mask removal method
CN102224585A (zh) * 2008-11-24 2011-10-19 应用材料股份有限公司 可变更顶部轮廓的整合顺序
CN102479716A (zh) * 2010-11-29 2012-05-30 中芯国际集成电路制造(北京)有限公司 晶体管的制作方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070069268A (ko) * 2005-12-28 2007-07-03 매그나칩 반도체 유한회사 시모스 이미지 센서의 제조 방법
US20070166973A1 (en) * 2006-01-13 2007-07-19 Shahid Rauf Method for removing metal foot during high-k dielectric/metal gate etching
CN101740471A (zh) * 2008-11-17 2010-06-16 中芯国际集成电路制造(上海)有限公司 填充空隙沟槽和形成半导体器件的方法
CN102224585A (zh) * 2008-11-24 2011-10-19 应用材料股份有限公司 可变更顶部轮廓的整合顺序
US20110195575A1 (en) * 2010-02-11 2011-08-11 Taiwan Semiconductor Manufacturing Company, Ltd. novel hard mask removal method
CN102479716A (zh) * 2010-11-29 2012-05-30 中芯国际集成电路制造(北京)有限公司 晶体管的制作方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
崔铮: "《微纳米加工技术及其应用》", 30 June 2005, 高等教育出版社 *

Similar Documents

Publication Publication Date Title
US9070635B2 (en) Removing method
US8895446B2 (en) Fin deformation modulation
US9553025B2 (en) Selective Fin-shaping process
US8470714B1 (en) Method of forming fin structures in integrated circuits
US10186602B2 (en) Fin structure of semiconductor device
US20230386937A1 (en) Replacement gate process for semiconductor devices
CN103985711A (zh) 具有减少的寄生电容量的FinFET及其制造方法
CN103928515A (zh) 半导体器件及其制造方法
US8329547B2 (en) Semiconductor process for etching a recess into a substrate by using an etchant that contains hydrogen peroxide
CN105529357A (zh) 用于FinFET的方法和结构
CN104299909A (zh) 热调整半导体器件中的应力
CN101789395A (zh) 半导体装置的制造方法
CN105097533A (zh) 半导体结构的形成方法
US10103267B2 (en) Method of forming FinFET gate oxide
CN107017203A (zh) 半导体元件的制造方法
CN104752215A (zh) 晶体管的形成方法
CN106298520B (zh) 半导体器件制作方法、半导体器件及电子装置
CN105719972B (zh) 半导体结构的形成方法
CN104952706A (zh) 一种半导体器件的制备方法
US10964585B2 (en) Method for forming a fin-based semiconductor structure
CN102487016B (zh) 晶体管制作方法
CN104347348A (zh) 移除制作工艺
CN103137467A (zh) 移除氧化层的半导体制作工艺
US10043888B2 (en) Method for forming a semiconductor structure
US9875936B1 (en) Spacer defined fin growth and differential fin width

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150211

RJ01 Rejection of invention patent application after publication