CN101728406A - 固态成像装置及其制造方法和成像设备 - Google Patents

固态成像装置及其制造方法和成像设备 Download PDF

Info

Publication number
CN101728406A
CN101728406A CN200910205100A CN200910205100A CN101728406A CN 101728406 A CN101728406 A CN 101728406A CN 200910205100 A CN200910205100 A CN 200910205100A CN 200910205100 A CN200910205100 A CN 200910205100A CN 101728406 A CN101728406 A CN 101728406A
Authority
CN
China
Prior art keywords
pixel portion
transistor
film
gate electrode
peripheral circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910205100A
Other languages
English (en)
Other versions
CN101728406B (zh
Inventor
太田和伸
平野智之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN101728406A publication Critical patent/CN101728406A/zh
Application granted granted Critical
Publication of CN101728406B publication Critical patent/CN101728406B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开一种固态成像装置及其制造方法和成像设备。固态成像装置在半导体衬底上包括像素部分，其具有将入射光进行光电转换以获得信号电荷的光电转换部分；以及周边电路部分，其形成像素部分的周边。像素部分具有从光电转换部分读取信号电荷的竖直晶体管和对由竖直晶体管读取的信号电荷进行处理的平面晶体管。竖直晶体管具有：沟槽部分，其形成在半导体衬底上；栅极绝缘膜，其形成在沟槽部分的内表面上；导电层，其形成在沟槽部分内和沟槽部分的周围的半导体衬底上的栅极绝缘膜的表面上；填充层，其经由栅极绝缘膜和导电层填充沟槽部分的内部；以及电极层，其在填充层上连接到导电层。

Description

固态成像装置及其制造方法和成像设备
技术领域
本发明涉及固态成像装置及其制造方法和成像设备。
背景技术
公开了一种包括竖直晶体管和平面晶体管两者的固态成像装置(例如，参见JP-A-2005-223084)。
在同一衬底上制造竖直晶体管和包括平面晶体管的CMOSFET(例如，遵循0.18um以下的设计规则的CMOSFET)是很难的。
例如，将说明非掺杂多晶硅用于竖直晶体管和平面晶体管的各个栅电极的情况。
当竖直晶体管的竖直孔填充有用于栅电极的非掺杂多晶硅并被关闭时，难以在衬底的竖直孔的较深部分中掺杂多晶硅。
例如，有一种方法，其用多晶硅填充形成竖直晶体管的竖直孔，然后通过热扩散从表面到竖直孔中填充的多晶硅的底部扩散具有1×1020cm-3的高密度的杂质(参见JP-A-2001-189456)。
然而，如果施加将具有1×1020cm-3的高密度的杂质扩散到在竖直孔中填充的多晶硅的底部的热，则在平面CMOSFET部分中由于由扩散层形成的器件隔离区域的热扩散而造成器件隔离功能的恶化。此外，如果通过离子注入允许杂质到达竖直孔的底部，则高密度杂质注入到硅衬底中，因而不能形成竖直晶体管的沟道。
因而，已经很难在同一半导体衬底上安装平面CMOSFET和竖直晶体管两者。
发明内容
需要解决难以在同一半导体衬底上安装平面CMOSFET和竖直晶体管两者的问题。
本发明通过使用薄膜作为有效的栅电极，允许同一半导体衬底上安装平面CMOSFET和竖直晶体管两者，其中该薄膜经由栅极绝缘膜在沟槽的内表面形成，竖直晶体管形成在该沟槽中。
根据本发明实施例的固态成像装置在半导体衬底上包括像素部分，其具有将入射光进行光电转换以获得信号电荷的光电转换部分；以及周边电路部分，其形成在所述像素部分的周边，
所述像素部分具有从所述光电转换部分读取所述信号电荷的竖直晶体管和对由所述竖直晶体管读取的所述信号电荷进行处理的平面晶体管，
所述竖直晶体管具有：
沟槽部分，其形成在所述半导体衬底上；
栅极绝缘膜，其形成在所述沟槽部分的内表面上；
导电层，其形成在所述沟槽部分内和所述沟槽部分的周围的所述半导体衬底上的所述栅极绝缘膜的表面上；
填充层，其经由所述栅极绝缘膜和所述导电层填充所述沟槽部分的内部；以及
电极层，其在所述填充层上连接到所述导电层。
在根据本发明实施例的固态成像装置中，通过经由栅极绝缘膜在沟槽部分的内表面上的导电层、填充沟槽部分的内部的填充层和连接到导电层的电极层形成栅电极。有效地，导电层具有栅电极的功能。因而，不必用导电层填充沟槽部分，因而不必如现有技术那样在填充沟槽部分的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分的底部。此外，不必在填充沟槽部分的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分的底部。
根据本发明实施例的固态成像装置的制造方法(第一制造方法)包括以下步骤：在半导体衬底上形成像素部分和周边电路部分，所述像素部分具有将入射光进行光电转换以获得电信号的光电转换部分、从所述光电转换部分读取信号电荷的竖直晶体管和处理所读取的信号电荷的平面晶体管，所述周边电路部分在所述像素部分的周边具有第一导电类型沟道晶体管和与所述第一导电类型相反的第二导电类型沟道晶体管，
形成所述像素部分和所述周边电路部分的各个晶体管的栅电极的步骤包括以下步骤：
在所述半导体衬底上形成所述竖直晶体管的所述栅电极的区域中形成沟槽部分；
在包含所述沟槽部分的内表面的所述半导体衬底的表面上形成栅极绝缘膜；
在未掺杂的状况下，经由所述栅极绝缘膜在包含所述沟槽部分的所述内表面的所述半导体衬底上形成第一多晶硅膜；
通过在形成所述像素部分的像素部分形成区域中的所述第一多晶硅膜上掺杂第一导电类型杂质来形成导电层；
在未掺杂的状况下在所述第一多晶硅膜上形成还填充所述沟槽部分的内部的第二多晶硅膜；
在所述像素部分形成区域和形成所述周边电路部分的周边电路部分形成区域中，在形成所述第一导电类型沟道晶体管的区域中的所述第二多晶硅膜中掺杂所述第一导电类型杂质，并且在形成所述第二导电类型沟道晶体管的区域中的所述第二多晶硅膜和所述第一多晶硅膜中掺杂第二导电类型杂质；并且
用所述第一多晶硅膜和所述第二多晶硅膜形成所述竖直晶体管的所述栅电极、所述像素部分的所述平面晶体管的所述栅电极和所述周边电路部分的所述各个晶体管的所述栅电极。
在根据本发明实施例的固态成像装置的第一制造方法中，通过在经由栅极绝缘膜形成在沟槽部分的内表面上的第一多晶硅膜中掺杂导电类型杂质来形成有效用作栅电极的导电层。此外，由填充沟槽部分的内部的未掺杂第二多晶硅膜的填充层和掺杂有第一导电类型杂质的第二多晶硅膜并连接到第一多晶硅膜的电极层。有效地，导电层具有栅电极的功能。因而，不必用导电层填充沟槽部分，因而不必如现有技术那样在填充沟槽部分的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分的底部。此外，不必在填充沟槽部分的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分的底部。
此外，通过在未掺杂第一多晶硅膜和未掺杂第二多晶硅膜中掺杂预定导电类型杂质形成像素部分和周边电路部分的平面晶体管的栅电极。因而，N沟道类型晶体管的栅电极和P沟道类型晶体管的栅电极分别单独形成N型和P型。此外，能形成具有微小栅极长度的栅电极。
根据本发明实施例的固态成像装置的制造方法(第二制造方法)包括以下步骤：在半导体衬底上形成像素部分和周边电路部分，所述像素部分具有将入射光进行光电转换以获得电信号的光电转换部分、从所述光电转换部分读取信号电荷的竖直晶体管和处理所读取的信号电荷的平面晶体管，所述周边电路部分在所述像素部分的周边具有第一导电类型沟道晶体管和与所述第一导电类型相反的第二导电类型沟道晶体管，并且
形成所述像素部分和所述周边电路部分的各个晶体管的栅电极的步骤包括以下步骤：
在所述半导体衬底的形成所述竖直晶体管的区域中形成沟槽部分；
在包含所述沟槽部分的内表面的所述半导体衬底的表面上形成栅极绝缘膜；
在未掺杂的状况下，经由所述栅极绝缘膜在包含所述沟槽部分的所述内表面的所述半导体衬底上形成多晶硅膜；
在形成所述像素部分的像素部分形成区域和形成所述周边电路部分的周边电路部分形成区域、形成所述第一导电类型沟道晶体管的区域中的多晶硅膜中，掺杂所述第一导电类型杂质；
在所述周边电路部分形成区域中、形成所述第二导电类型沟道晶体管的区域中的所述多晶硅膜中，掺杂第二导电类型杂质；
在所述多晶硅上形成金属膜；并且
用所述多晶硅膜和所述金属膜形成所述竖直晶体管的所述栅电极、所述像素部分的所述平面晶体管的所述栅电极和所述周边电路部分的所述各个晶体管的所述栅电极。
在根据本发明实施例的固态成像装置的第二制造方法中，通过在经由栅极绝缘膜形成在沟槽部分的内表面上的多晶硅膜中掺杂导电类型杂质来形成有效用作栅电极的导电层。此外，由填充沟槽部分的内部的金属膜的填充层和连接到多晶硅膜的电极层形成栅电极。有效地，导电层具有栅电极的功能。因而，不必用导电层填充沟槽部分，因而不必如现有技术那样在填充沟槽部分的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分的底部。此外，不必在填充沟槽部分的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分的底部。
此外，通过在未掺杂多晶硅膜中掺杂预定导电类型杂质形成像素部分和周边电路部分的平面晶体管的栅电极。因而，N沟道类型晶体管的栅电极和P沟道类型晶体管的栅电极分别单独形成N型和P型。此外，能形成具有微小栅极长度的栅电极。
根据本发明实施例的固态成像装置的制造方法(第三制造方法)，包括以下步骤：在半导体衬底上形成像素部分和周边电路部分，所述像素部分具有将入射光进行光电转换以获得电信号的光电转换部分、从所述光电转换部分读取信号电荷的竖直晶体管和处理所读取的信号电荷的平面晶体管，所述周边电路部分在所述像素部分的周边具有第一导电类型沟道晶体管和与所述第一导电类型相反的第二导电类型沟道晶体管，
形成所述像素部分和所述周边电路部分的各个晶体管的栅电极的步骤包括以下步骤：
在所述半导体衬底上形成所述竖直晶体管的区域中形成沟槽部分；
在包含所述沟槽部分的内表面的所述半导体衬底的表面上形成栅极绝缘膜；
经由所述栅极绝缘膜在包含所述沟槽部分的所述内表面的所述半导体衬底上像素部分形成区域中形成金属膜或者金属化合物膜；
在未掺杂的状况下在包含所述金属膜或者所述金属化合物膜的所述栅极绝缘膜上形成多晶硅膜；
在形成所述像素部分的像素部分形成区域中的所述多晶硅膜中和在形成所述周边电路部分的周边电路部分形成区域中形成所述第一导电类型沟道晶体管的区域中的所述多晶硅膜中，掺杂第一导电类型杂质，并且在所述周边电路部分形成区域中形成所述所述第二导电类型沟道晶体管的区域中的所述多晶硅膜中，掺杂第二导电类型杂质；并且
用所述金属膜或者所述金属化合物膜和所述多晶硅膜形成所述竖直晶体管的所述栅电极、所述像素部分的所述平面晶体管的所述栅电极，用所述多晶硅膜形成所述周边电路部分的所述各个晶体管的所述栅电极。
在根据本发明实施例的固态成像装置的第三制造方法中，经由栅极绝缘膜形成在沟槽部分的内表面上的金属膜或者金属化合物膜有效用作栅电极。此外，由填充沟槽部分的内部的未掺杂多晶硅膜的填充层和掺杂有第一导电类型杂质并连接到金属膜或者金属化合物膜的多晶硅膜形成栅电极。有效地，金属膜或者金属化合物膜具有栅电极的功能。因而，不必用金属膜或者金属化合物膜填充沟槽部分，因而不必如现有技术那样在填充沟槽部分的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分的底部。此外，不必在填充沟槽部分的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分的底部。
此外，通过在未掺杂多晶硅膜中掺杂预定导电类型杂质形成像素部分和周边电路部分的平面晶体管的栅电极。因而，N沟道类型晶体管的栅电极和P沟道类型晶体管的栅电极分别单独形成N型和P型。此外，能形成具有微小栅极长度的栅电极。
根据本发明实施例的固态成像装置的制造方法(第四制造方法)，包括以下步骤：在半导体衬底上形成像素部分和周边电路部分，所述像素部分具有将入射光进行光电转换以获得电信号的光电转换部分、从所述光电转换部分读取信号电荷的竖直晶体管和处理所读取的信号电荷的平面晶体管，所述周边电路部分在所述像素部分的周边具有第一导电类型沟道晶体管和与所述第一导电类型相反的第二导电类型沟道晶体管，
形成所述像素部分和所述周边电路部分的各个晶体管的栅电极的步骤包括以下步骤：
在所述半导体衬底上形成所述竖直晶体管的区域中形成沟槽部分；
在包含所述沟槽部分的内表面的所述半导体衬底的表面上形成栅极绝缘膜；
经由所述栅极绝缘膜在包含所述沟槽部分的所述内表面的所述半导体衬底上、在形成所述像素部分的像素部分形成区域中和在形成所述周边电路部分的周边电路部分形成区域中形成所述第一导电类型沟道晶体管的区域中，形成第一金属膜或者第一金属化合物膜；
在包含所述第一金属膜或者所述第一金属化合物膜的所述栅极绝缘膜上形成具有与所述第一金属膜或者所述第一金属化合物膜的工作函数不同的工作函数的第二金属膜或者第二金属化合物膜；并且
用所述第一金属膜或者所述第一金属化合物膜以及所述第二金属膜或所述第二近身化合物膜形成所述竖直晶体管的所述栅电极、所述像素部分的平面晶体管的栅电极和所述周边电路部分的所述第一导电类型沟道晶体管的所述栅电极，并且用所述第二金属膜或者所述第二金属化合物膜形成所述周边电路部分的所述第二导电类型沟道晶体管的所述栅电极。
在根据本发明实施例的固态成像装置的第四制造方法中，经由栅极绝缘膜形成在沟槽部分的内表面上的第一金属膜或者第一金属化合物有效用作栅电极。此外，由填充沟槽部分的内部的第二金属膜或者第二金属化合物膜的填充层和连接到第一金属膜或者第一金属化合物膜的第二金属膜或者第二金属化合物膜形成栅电极。因而，不必用多晶硅膜填充沟槽部分，因而不必如现有技术那样在填充沟槽部分的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分的底部。此外，不必在填充沟槽部分的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分的底部。
此外，由第一金属膜或者第一金属化合物膜和第二金属膜或者第二金属化合物膜形成像素部分和周边电路部分的平面晶体管的栅电极。例如，当第一导电类型是N型，并且第二导电类型是P型时，使第二金属膜或者第二金属化合物膜的工作函数值大于第一金属膜或者第一金属化合物膜的工作函数值。此外，能形成具有微小栅极长度的栅电极。
根据本发明实施例的成像设备，包括：
成像光学单元，其收集入射光；
固态成像装置，其接受和光电转换由所述成像光学单元收集的光；以及
信号处理单元，其处理光电转换了的信号，
其中，所述固态成像装置在半导体衬底上包括像素部分和周边电路部分，所述像素部分具有光电转换入射光以获得信号电荷的光电转换部分，所述周边电路部分在所述像素部分的周边形成，
所述像素部分具有从所述光电转换部分读取所述信号电荷的竖直晶体管和处理由所述竖直晶体管读取的信号电荷的平面晶体管，并且
所述竖直晶体管具有
形成在所述半导体衬底上的沟槽部分；
在所述沟槽部分的内表面上形成的栅极绝缘膜，
导电层，其形成在所述沟槽部分内和所述沟槽部分周围的所述半导体衬底上的所述栅极绝缘膜的表面上，
填充层，其经由所述栅极绝缘膜和所述导电层填充所述沟槽部分的内部，以及
电极层，其在所述填充层上连接到所述导电层。
因而，根据本实施例的固态成像装置应用到根据本实施例的成像设备。
在根据本发明实施例的固态成像装置中，具有微小栅极长度的竖直晶体管和平面晶体管安装在同一半导体衬底上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。
在根据本发明实施例的固态成像装置的制造方法中，具有微小栅极长度的竖直晶体管和平面晶体管安装在同一半导体衬底上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。
在根据本发明实施例的成像设备中，使用根据实施例的固态成像装置，并且有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。
附图说明
图1是示出根据本发明第一实施例的固态成像装置的构造的示例的示意构造剖视图。
图2是示出根据本发明第二实施例的固态成像装置的构造的示例的示意构造剖视图。
图3是示出根据本发明第三实施例的固态成像装置的构造的示例的示意构造剖视图。
图4是示出根据本发明第四实施例的固态成像装置的构造的示例的示意构造剖视图。
图5是示出固态成像装置1至4的构造能应用到的CMOS固态成像装置的示例的电路构造图。
图6是示出根据本发明第五实施例的固态成像装置的第一制造方法的示例的制造处理剖视图。
图7是示出了根据本发明第五实施例的固态成像装置的第一制造方法的示例的制造处理剖视图。
图8是示出了根据本发明第五实施例的固态成像装置的第一制造方法的示例的制造处理剖视图。
图9是示出了根据本发明第五实施例的固态成像装置的第一制造方法的示例的制造处理剖视图。
图10是示出根据本发明第五实施例的第一制造方法的示例的制造处理剖视图。
图11是示出了根据本发明第五实施例的固态成像装置的第一制造方法的示例的制造处理剖视图。
图12是示出了根据本发明第五实施例的固态成像装置的第一制造方法的示例的制造处理剖视图。
图13是示出了根据本发明第五实施例的固态成像装置的第一制造方法的示例的制造处理剖视图。
图14是根据本发明第五实施例的固态成像装置的第一制造方法的示例的制造处理剖视图。
图15是示出了根据本发明第六实施例的固态成像装置的的第二制造方法的示例的制造处理剖视图。
图16是示出根据本发明第六实施例的固态成像装置的第二制造方法的示例的制造处理剖视图。
图17是示出根据本发明第六实施例的固态成像装置的第二制造方法的示例的制造处理剖视图。
图18是示出根据本发明第七实施例的固态成像装置的第二制造方法的示例的制造处理剖视图。
图19是示出根据本发明第七实施例的固态成像装置的第三制造方法的示例的制造处理剖视图。
图20是示出根据本发明第七实施例的固态成像装置的第三制造方法的示例的制造处理剖视图。
图21是示出根据本发明第八实施例的固态成像装置的第四制造方法的示例的制造处理剖视图。
图22是示出根据本发明第八实施例的固态成像装置的第四制造方法的示例的制造处理剖视图。
图23是示出根据本发明第九实施例的成像设备的构造的示例的框图。
具体实施方式
以下，将描述用于实现本发明的最佳实施例。
1.第一实施例
[固态成像装置的构造的第一示例]
将使用图1的示意构造截面图说明根据本发明第一实施例的固态成像装置的构造的示例(第一示例)。
如图1所示，在半导体衬底11中，形成光电转换入射光以获得电信号的光电转换部分51。此外，在半导体衬底11中，形成包括竖直晶体管21和平面晶体管22的像素部分12，其中竖直晶体管21从光电转换部分51读取信号电荷，平面晶体管22处理读取的信号电荷。此外，周边电路部分13形成在像素部分12的周边。周边电路部分13具有第一导电类型(以下，例如N型)沟道晶体管(以下称为NFET)23和第二导电类型(以下例如P型)沟道晶体管(以下称为PFET)24。
以下，将说明构造的详细情况。例如使用P型半导体衬底作为半导体衬底11。
在半导体衬底11上形成的光电转换部分51包括光电二极管。
例如，N型半导体区域(以下称为“高密度N型区域”)52形成在半导体衬底11的表面侧处。在此区域下方，与此区域结合形成密度低于高密度N型区域52的密度的N型半导体区域(以下称为“低密度N型区域”)53。此外，在高密度N型区域52上形成P型半导体区域(以下称为“低密度P型区域”)54。
在低密度P型区域54的周围，形成密度比低密度P型区域54的密度高的P型半导体区域(以下称为“高密度P型区域”)55。
此外，在半导体衬底11中，形成像素部分12、周边电路部分13和将周边电路部分13内的器件隔离的第一器件隔离区域14。此外，在像素部分12内形成隔离像素的第二器件隔离区域15。
例如由通常的STI(浅沟槽隔离)形成第一器件隔离区域14。此外，例如由P型扩散层形成第二器件隔离区域15。
此外，尽管未示出，在形成光电转换部分51的区域、形成像素部分12的晶体管的区域、形成周边电路部分13的NFET23和PFET24的区域等中形成阱区域。
沟槽部分31形成在形成半导体衬底11的竖直晶体管的栅电极的区域中。沟槽部分31形成为穿过低密度P型区域54并到达高密度N型区域52的上部，并具有例如0.1um至0.4um的宽度。
栅极绝缘膜32形成在沟槽部分31的内表面上。例如通过对半导体衬底11的表面进行表面氧化来形成栅极绝缘膜32。
此外，在沟槽部分31的底部侧和其下侧处的半导体衬底11中，形成具有与低密度P型区域54的密度几乎相等的密度的低密度P型区域56。
在沟槽部分31的内表面上和在该部分周围的半导体衬底11上，形成掺杂有第一导电类型的杂质(例如，N型杂质)的第一多晶硅膜33。第一多晶硅膜33形成为具有沟槽部分31的宽度一半的厚度，使得不以30nm以上的厚度填充沟槽部分31。
此外，第二多晶硅膜34形成为填充沟槽部分31。关于第二多晶硅膜34，沟槽部分31内的部分未被掺杂，并且第一导电类型杂质(例如，N型杂质)掺杂在沟槽部分31上。
例如，当掺杂N型杂质时，使用磷(P)或者砷(As)。此外，当第一导电类型杂质例如是P型杂质时，使用硼(B)。在第一多晶硅膜33中掺杂的掺杂密度设定为即使当掺杂物在沟槽部分31内包括第二多晶硅膜34在内的全部多晶硅中扩散时也能确保1×1019cm-3以上的杂质密度这样的密度。
因而，竖直晶体管21的栅电极21G在沟槽部分31中包括掺杂有N型杂质的第一多晶硅膜33的导电层35、未掺杂部分的第二多晶硅膜34的填充层36和掺杂有N型杂质的第二多晶硅膜34的电极层37。
此外，在像素部分12的半导体衬底11上，形成多个平面晶体管22。例如，有复置晶体管22R、放大晶体管22A、选择晶体管(未示出)。在附图中，示出了复置晶体管22R和放大晶体管22A。
在平面晶体管22中，例如，由具有与第一多晶硅膜33和第二多晶硅膜34相同层的多晶硅膜经由栅极绝缘膜32在半导体衬底11的像素部分12中形成栅电极22G。多晶硅膜掺杂有第一导电类型杂质(例如，N型杂质)。
此外，在周边电路部分13的半导体衬底11上，形成平面晶体管23和PFET24。
在NFET23中，例如，由具有与第二多晶硅膜34相同层的多晶硅膜经由栅极绝缘膜32在半导体衬底11的周边电路部分13中形成栅电极23G。多晶硅膜掺杂有第一导电类型杂质(例如，N型杂质)。
此外，在PFET24中，例如，由具有与第二多晶硅膜34相同层的多晶硅膜经由栅极绝缘膜32在半导体衬底11的周边电路13中形成栅电极24G。多晶硅膜掺杂有第二导电类型杂质(例如，P型杂质)。
在平面晶体管22的栅电极22G的两侧的半导体衬底11上，形成源极和漏极区域25、26。
此处，例如，由共同扩散层形成复置晶体管22R的源极和漏极区域26和放大晶体管22A的源极和漏极区域25。此外，由共同扩散层形成放大晶体管22A的源极和漏极区域26和选择晶体管(未示出)的源极和漏极区域(未示出)。
此外，竖直晶体管侧的复置晶体管22R的源极和漏极区域25和竖直晶体管21的源极和漏极区域是共同的。共同扩散层是浮动扩散FD。
此外，这些扩散层可以是共同的或者使用金属配线而连接。
因而，竖直晶体管21是读取由光电转换部分51光电转换的信号电荷的转移晶体管。
另一方面，在周边电路部分13的平面晶体管23的栅电极23G的两侧的半导体衬底11上，形成源极和漏极区域27、28。
此外，在平面晶体管24的栅电极24G的两侧的半导体衬底11上，形成源极和漏极区域29、30。
注意，在平面晶体管22至24的源极和漏极区域25至30中，可以根据需要形成延伸区域(未示出)。
此外，在半导体衬底11上，形成配线层81。例如，配线层81包括多层配线82、在配线之间连接的插塞83和覆盖配线82的绝缘膜84。绝缘膜84形成为多层，并且最下绝缘膜85覆盖各个栅电极21G至24G。此外，多层配线82在附图中形成为两层，然而，层数根据需要可以为三、四或者更多。
此外，支撑衬底(未示出)形成在配线层81侧。半导体衬底11的形成光电转换部分51的一侧形成具有期望的厚度，并且在其上形成滤色层、集光透镜(微透镜)等。
如上所述，构造固态成像装置1。
在根据本发明实施例的固态成像装置1中，在沟槽部分31内，形成在其内表面经由栅极绝缘膜32形成的导电层35、填充沟槽部分31的内部的填充层36和由连接到导电层35的电极层37形成的栅电极21G。有效地，导电层35具有栅电极21G的功能。因而，不必用导电层35填充沟槽部分31，因而不必如现有技术那样在填充沟槽部分31的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分31的底部。此外，不必在填充沟槽部分31的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分31的底部。
因而，竖直晶体管21能被构造，并且具有微小栅极长度的竖直晶体管和平面晶体管安装在同一半导体衬底上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。
2.第二实施例
[固态成像装置的构造的第二示例]
将使用图2的示意构造截面图说明根据本发明第二实施例的固态成像装置的构造的示例(第二示例)。
如图2所示，在半导体衬底11中，形成光电转换入射光以获得电信号的光电转换部分51。此外，在半导体衬底11中，形成包括竖直晶体管21和平面晶体管22的像素部分12，其中竖直晶体管21从光电转换部分51读取信号电荷，平面晶体管22处理读取的信号电荷。此外，周边电路部分13形成在像素部分12的周边。像素电路部分13具有第一导电类型(以下，例如N型)沟道晶体管(以下称为NFET)23和第二导电类型(以下例如P型)沟道晶体管(以下称为PFET)24。
以下，将说明构造的详细情况。例如使用P型半导体衬底作为半导体衬底11。
在半导体衬底11上形成的光电转换部分51包括光电二极管。
例如，N型半导体区域(以下称为“高密度N型区域”)52形成在半导体衬底11的表面侧处。在此区域下方，与此区域结合形成密度低于高密度N型区域52的密度的N型半导体区域(以下称为“低密度N型区域”)53。此外，在高密度N型区域52上形成P型半导体区域(以下称为“低密度P型区域”)54。
在低密度P型区域54的周围，形成密度比低密度P型区域54的密度高的P型半导体区域(以下称为“高密度P型区域”)55。
此外，在半导体衬底11中，形成像素部分12、周边电路部分13和将周边电路部分13内的器件隔离的第一器件隔离区域14。此外，在像素部分12内形成隔离像素的第二器件隔离区域15。
例如由通常的STI(浅沟槽隔离)形成第一器件隔离区域14。此外，例如由P型扩散层形成第二器件隔离区域15。
此外，尽管未示出，在形成光电转换区域51的区域、形成像素部分12的晶体管的区域、形成周边电路部分13的NFET23和PFET24的区域等中形成阱区域。
沟槽部分31形成在形成半导体衬底11的竖直晶体管的栅电极的区域中。沟槽部分31形成为穿过低密度P型区域54并到达高密度N型区域52的上部，并具有例如0.1um至0.4um的宽度。
栅极绝缘膜32形成在沟槽部分31的内表面上。例如通过对半导体衬底11的表面进行表面氧化来形成栅极绝缘膜32。
此外，在沟槽部分31的底部侧和其下侧处的半导体衬底11中，形成具有与低密度P型区域54的密度几乎相等的密度的低密度P型区域56。
在沟槽部分31的内表面上和在该部分周围的半导体衬底11上，形成包括掺杂有第一导电类型的杂质(例如，N型杂质)的多晶硅膜38的导电层35。例如，导电层35形成为具有沟槽部分31的宽度一半的厚度，使得不以30nm以上的厚度填充沟槽部分31。
例如，当掺杂N型杂质时，使用磷(P)或者砷(As)。此外，当第一导电类型杂质例如是P型杂质时，使用硼(B)。在多晶硅膜38中掺杂的掺杂密度设定为能确保1×1019cm-3以上的杂质密度这样的密度。
此外，金属(或者金属化合物)膜39形成为填充沟槽部分31。对于金属膜，例如，可以使用诸如钨或者镍的金属。对于金属化合物膜，例如，可以使用诸如氮化钨或者氮化钛的金属氮化物或者诸如硅化镍或者硅化钴的金属硅化物。
因而，竖直晶体管21的栅电极21G包括导电层35、金属(或者金属化合物)膜39的填充层36和电极层37。
此外，在像素部分12的半导体衬底11上，形成多个平面晶体管22。例如，有复置晶体管22R、放大晶体管22A、选择晶体管(未示出)。在附图中，示出了复置晶体管22R和放大晶体管22A。
在平面晶体管22中，例如，由具有与多晶硅膜38相同层的多晶硅膜38和具有与金属(金属化合物)膜39相同层的金属(或者金属化合物)膜39经由栅极绝缘膜32在半导体衬底11的像素部分12中形成栅电极22G。多晶硅膜38掺杂有第一导电类型杂质(例如，N型杂质)。
此外，在周边电路部分13的半导体衬底11上，形成平面晶体管的NFET23和PFET24。
在NFET23中，例如，由具有与多晶硅膜38相同层的多晶硅膜38和具有与金属(金属化合物)膜39相同层的金属(或者金属化合物)膜39经由栅极绝缘膜32在半导体衬底11的周边电路部分13中形成栅电极23G。多晶硅膜掺杂有第一导电类型杂质(例如，N型杂质)。
此外，在PFET24中，例如，由具有与多晶硅膜38相同层并掺杂有第二导电类型杂质(例如，P型杂质)的多晶硅膜40和具有与金属(金属化合物)膜39相同层的金属(或者金属化合物)膜39经由栅极绝缘膜32在半导体衬底11的周边电路13中形成栅电极24G。
在平面晶体管22的栅电极22G的两侧的半导体衬底11上，形成源极和漏极区域25、26。
此处，例如，由共同扩散层形成复置晶体管22R的源极和漏极区域26和放大晶体管22A的源极和漏极区域25。此外，由共同扩散层形成放大晶体管22A的源极和漏极区域26和选择晶体管(未示出)的源极和漏极区域(未示出)。
此外，竖直晶体管侧的复置晶体管22R的源极和漏极区域25和竖直晶体管21的源极和漏极区域是共同的。共同扩散层是浮动扩散FD。
此外，这些扩散层可以是共同的或者使用金属配线而连接。
因而，竖直晶体管21是读取由光电转换部分51光电转换的信号电荷的转移晶体管。
另一方面，在周边电路部分13的平面晶体管NFET23的栅电极23G的两侧的半导体衬底11上，形成源极和漏极区域27、28。
此外，在平面晶体管PFET24的栅电极24G的两侧的半导体衬底11上，形成源极和漏极区域29、30。
注意，在平面晶体管22、NFET23、PFET24的源极和漏极区域25至30中，可以根据需要形成延伸区域(未示出)。
此外，在半导体衬底11上，形成配线层81。例如，配线层81包括多层配线82、在配线之间连接的插塞83和覆盖配线82的绝缘膜84。绝缘膜84形成为多层，并且最下绝缘膜85覆盖各个栅电极21G至24G。此外，多层配线82在附图中形成为两层，然而，层数根据需要可以为三、四或者更多。
此外，支撑衬底(未示出)形成在配线层81侧。半导体衬底11的形成光电转换部分51的一侧形成具有期望的厚度，并且在其上形成滤色层、集光透镜(微透镜)等。
如上所述，构造固态成像装置2。
在根据本发明实施例的固态成像装置2中，在沟槽部分31内，形成在其内表面经由栅极绝缘膜32形成的导电层35、填充沟槽部分31的内部的填充层36和由连接到导电层35的电极层37形成的栅电极21G。有效地，导电层35具有栅电极21G的功能。因而，不必用导电层35填充沟槽部分31，因而不必如现有技术那样在填充沟槽部分31的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分31的底部。此外，不必在填充沟槽部分31的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分31的底部。
因而，竖直晶体管21能被构造，并且具有微小栅极长度的竖直晶体管和平面晶体管22、NFET23、PEFT24安装在同一半导体衬底11上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。
3.第三实施例
[固态成像装置的构造的第三示例]
将使用图3的示意构造截面图说明根据本发明第三实施例的固态成像装置的构造的示例(第三示例)。
如图3所示，在半导体衬底11中，形成光电转换入射光以获得电信号的光电转换部分51。此外，在半导体衬底11中，形成包括竖直晶体管21和平面晶体管的像素部分12，其中竖直晶体管21从光电转换部分51读取信号电荷，平面晶体管处理读取的信号电荷。此外，周边电路部分13形成在像素部分12的周边。像素电路部分13具有第一导电类型(以下，例如N型)沟道晶体管(以下称为NFET)23和第二导电类型(以下例如P型)沟道晶体管(以下称为PFET)24。
以下，将说明构造的详细情况。例如使用P型半导体衬底作为半导体衬底11。
在半导体衬底11上形成的光电转换部分51包括光电二极管。
例如，N型半导体区域(以下称为“高密度N型区域”)52形成在半导体衬底11的表面侧处。在此区域下方，与此区域结合形成密度低于高密度N型区域52的密度的N型半导体区域(以下称为“低密度N型区域”)53。此外，在高密度N型区域52上形成P型半导体区域(以下称为“低密度P型区域”)54。
在低密度P型区域54的周围，形成密度比低密度P型区域54的密度高的P型半导体区域(以下称为“高密度P型区域”)55。
此外，在半导体衬底11中，形成像素部分12、周边电路部分13和将周边电路部分13内的器件隔离的第一器件隔离区域14。此外，在像素部分12内形成隔离像素的第二器件隔离区域15。
例如由通常的STI(浅沟槽隔离)形成第一器件隔离区域14。此外，例如由P型扩散层形成第二器件隔离区域15。
此外，尽管未示出，在形成光电转换区域51的区域、形成像素部分12的平面晶体管的区域、形成周边电路部分13的平面晶体管NFET23和PFET24的区域等中形成阱区域。
沟槽部分31形成在形成半导体衬底11的竖直晶体管的栅电极的区域中。沟槽部分31形成为穿过低密度P型区域54并到达高密度N型区域52的上部，并具有例如0.1um至0.4um的宽度。栅极绝缘膜32形成在沟槽部分31的内表面上。例如通过对半导体衬底11的表面进行表面氧化来形成栅极绝缘膜32。
可选地，可以使用包括包含从硅(Si)、铝(Al)、铟(Y)、锆(Zr)、镧(La)、铪(Hf)和钽(Ta)中选择的至少一种的氧化物、硅化物、氮氧化物或者氮氧硅化物的膜作为栅极绝缘膜32.
具体地，例举氧化硅(SiO2)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)、氧化铟(Y2O3)、氧化钽(Ta2O5)、氧化铝(Al2O3)、硅化铪(HfSiOX)、硅化锆(ZrSiOX)、锆钛酸盐(ZrTiOX)、氧化铪铝(HfAlOX)、氧化锆铝(ZrAlOX)，此外还例举它们(氧氮化硅(SiON)、氧氮化铪硅(HfSiON)等的氮化物。这些材料的相对介电常数根据组成和结晶性而略微变化。例如，HfO2的相对介电常数是25至30，ZrO2的介电常数是20至25。
此外，在沟槽部分31的底部侧和其下侧处的半导体衬底11中，形成具有与低密度P型区域54的密度几乎相等的密度的低密度P型区域56。
在沟槽部分31的内表面上和在该部分周围的半导体衬底11上，经由栅极绝缘膜32形成包括金属膜或者金属化合物膜的导电层35。对于金属膜，例如，使用铪(Hf)或者镧金属，并且该膜形成具有5nm至30nm的厚度以不填充沟槽部分31。例如，使用硅化铪或者镧金属的硅化物作为金属化合物膜，并且该膜形成具有5nm至30nm的厚度以不填充沟槽部分31。
注意，控制工作函数的膜可以用于导电层35。
例如，在NFET的情况下，栅电极具有小于4.6eV、期望等于或者小于4.3eV的工作函数。在PFET的情况下，其栅电极具有等于或者大于4.6eV、期望等于或者大于4.9eV的工作函数。
例如，作为工作函数控制膜的示例，有钛(Ti)、钒(V)、镍(Ni)、锆(Zr)、铌(Nb)、钼(Mo)、钌(Ru)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)的金属、包含这些金属的合金和这些金属的化合物。作为金属化合物，有金属氮化物和金属和半导体化合物。作为示例，金属和半导体化合物包括金属硅化物。
作为适合于NFET的工作函数控制膜的示例，有诸如铪(Hf)和钽(Ta)的金属和包含这些金属的合金以及这些金属的化合物，具体地，硅化铪(HfSiOX)更优选。用于nMOSFET的硅化铪具有约4.1eV至4.3eV的工作函数。
作为适合于PFET的工作函数控制膜的示例，有诸如钛(Ti)、钼(Mo)和钌(Ru)的金属和包含这些金属的合金以及这些金属的化合物，具体地，氮化钛(TiN)或者钌(Ru)更优选。用于pMOSFET的氮化钛具有约4.5eV至5.0eV的工作函数。
此外，多晶硅膜42形成为填充沟槽部分31。关于多晶硅膜42，沟槽部分31内的部分是未掺杂的多晶硅膜42，并且沟槽部分31上的部分是掺杂有第一导电类型杂质(例如，N型杂质)的多晶硅膜43。
例如，当掺杂N型杂质时，使用磷(P)或者砷(As)。此外，当第一导电类型杂质例如是P型杂质时，使用硼(B)。在多晶硅膜43中掺杂的掺杂密度设定为即使当掺杂物在沟槽部分31内包括多晶硅膜42内的全部多晶硅中扩散时也能确保1×1019cm-3以上的杂质密度这样的密度。
因而，竖直晶体管21的栅电极21G在沟槽部分31中包括导电层35、未掺杂部分的多晶硅膜43的填充层36和掺杂有N型杂质的多晶硅膜43的电极层37，其中导电层35包括金属膜或者金属化合物41。
此外，在像素部分12的半导体衬底11上，形成多个平面晶体管22。例如，有复置晶体管22R、放大晶体管22A、选择晶体管(未示出)。在附图中，示出了复置晶体管22R和放大晶体管22A。
在平面晶体管22中，例如，由具有与导电层35和多晶硅膜42相同层的多晶硅膜经由栅极绝缘膜32在半导体衬底11的像素部分12中形成栅电极22G。多晶硅膜掺杂有第一导电类型杂质(例如，N型杂质)。
此外，在周边电路部分13的半导体衬底11上，形成平面晶体管的NFET23和PFET24。
在NFET23中，例如，由具有与多晶硅膜42相同层的多晶硅膜经由栅极绝缘膜32在半导体衬底11的周边电路部分13中形成栅电极23G。多晶硅膜掺杂有第一导电类型杂质(例如，N型杂质)。
此外，在PFET24中，例如，由具有掺杂有第二导电类型杂质(例如，P型杂质)的多晶硅膜44经由栅极绝缘膜32在半导体衬底11的周边电路13中形成栅电极24G。
在平面晶体管22的栅电极22G的两侧的半导体衬底11上，形成源极和漏极区域25、26。
此处，例如，由共同扩散层形成复置晶体管22R的源极和漏极区域26和放大晶体管22A的源极和漏极区域25。此外，由共同扩散层形成放大晶体管22A的源极和漏极区域26和选择晶体管(未示出)的源极和漏极区域(未示出)。
此外，竖直晶体管侧的复置晶体管22R的源极和漏极区域25和竖直晶体管21的源极和漏极区域是共同的。共同扩散层是浮动扩散FD。
此外，这些扩散层可以是共同的或者使用金属配线而连接。
因而，竖直晶体管21是读取由光电转换部分51光电转换的信号电荷的转移晶体管。
另一方面，在周边电路部分13的平面晶体管23的栅电极23G的两侧的半导体衬底11上，形成源极和漏极区域27、28。
此外，在平面晶体管24的栅电极24G的两侧的半导体衬底11上，形成源极和漏极区域29、30。
注意，在平面晶体管22、至24的源极和漏极区域25至30中，可以根据需要形成延伸区域(未示出)。
此外，在半导体衬底11上，形成配线层81。例如，配线层81包括多层配线82、在配线之间连接的插塞83和覆盖配线82的绝缘膜84。绝缘膜84形成为多层，并且最下绝缘膜85覆盖各个栅电极21G至24G。此外，多层配线82在附图中形成为两层，然而，层数根据需要可以为三、四或者更多。
此外，支撑衬底(未示出)形成在配线层81侧。半导体衬底11的形成光电转换部分51的一侧形成具有期望的厚度，并且在其上形成滤色层、集光透镜(微透镜)等。
如上所述，构造固态成像装置3。
在根据本发明实施例的固态成像装置3中，在沟槽部分31内，形成在其内表面经由栅极绝缘膜32形成的导电层35、填充沟槽部分31的内部的填充层36和由连接到导电层35的电极层37形成的栅电极21G。有效地，导电层35具有栅电极21G的功能。因而，不必用导电层35填充沟槽部分31，因而不必如现有技术那样在填充沟槽部分31的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分31的底部。此外，不必在填充沟槽部分31的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分31的底部。
因而，竖直晶体管21能被构造，并且具有微小栅极长度的竖直晶体管、平面晶体管22、NFET23和PFET24安装在同一半导体衬底11上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。
4.第四实施例
[固态成像装置的构造的第四示例]
将使用图4的示意构造截面图说明根据本发明第四实施例的固态成像装置的构造的示例(第四示例)。
如图4所示，在半导体衬底11中，形成光电转换入射光以获得电信号的光电转换部分51。此外，在半导体衬底11中，形成包括竖直晶体管21和平面晶体管的像素部分12，其中竖直晶体管21从光电转换部分51读取信号电荷，平面晶体管处理读取的信号电荷。此外，周边电路部分13形成在像素部分12的周边。像素电路部分13具有第一导电类型(以下，例如N型)沟道晶体管(以下称为NFET)23和第二导电类型(以下例如P型)沟道晶体管(以下称为PFET)24。
以下，将说明构造的详细情况。例如使用P型半导体衬底作为半导体衬底11。
在半导体衬底11上形成的光电转换部分51包括光电二极管。
例如，N型半导体区域(以下称为“高密度N型区域”)52形成在半导体衬底11的表面侧处。在此区域下方，与此区域结合形成密度低于高密度N型区域52的密度的N型半导体区域(以下称为“低密度N型区域”)53。此外，在高密度N型区域52上形成P型半导体区域(以下称为“低密度P型区域”)54。
在低密度P型区域54的周围，形成密度比低密度P型区域54的密度高的P型半导体区域(以下称为“高密度P型区域”)55。
此外，在半导体衬底11中，形成像素部分12、周边电路部分13和将周边电路部分13内的器件隔离的第一器件隔离区域14。此外，在像素部分12内形成隔离像素的第二器件隔离区域15。
例如由通常的STI(浅沟槽隔离)形成第一器件隔离区域14。此外，例如由P型扩散层形成第二器件隔离区域15。
此外，尽管未示出，在形成光电转换区域51的区域、形成像素部分12的平面晶体管的区域、形成周边电路部分13的平面晶体管NFET23和PFET24的区域等中形成阱区域。
沟槽部分31形成在形成半导体衬底11的竖直晶体管的栅电极的区域中。沟槽部分31形成为穿过低密度P型区域54并到达高密度N型区域52的上部，并具有例如0.1um至0.2um的宽度。
栅极绝缘膜32形成在沟槽部分31的内表面上。例如通过对半导体衬底11的表面进行表面氧化来形成栅极绝缘膜32。
可选地，可以使用包括包含从硅(Si)、铝(Al)、铟(Y)、锆(Zr)、镧(La)、铪(Hf)和钽(Ta)中选择的至少一种的氧化物、硅化物、氮氧化物或者氮氧硅化物的膜作为栅极绝缘膜32。
具体地，例举氧化硅(SiO2)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)、氧化铟(Y2O3)、氧化钽(Ta2O5)、氧化铝(Al2O3)、硅化铪(HfSiOX)、硅化锆(ZrSiOX)、锆钛酸盐(ZrTiOX)、氧化铪铝(HfAlOX)、氧化锆铝(ZrAlOX)，此外还例举它们(氧氮化硅(SiON)、氧氮化铪硅(HfSiON)等的氮化物。这些材料的相对介电常数根据组成和结晶性而略微变化。例如，HfO2的相对介电常数是25至30，ZrO2的介电常数是20至25。
此外，在沟槽部分31的底部侧和其下侧处的半导体衬底11中，形成具有与低密度P型区域54的密度几乎相等的密度的低密度P型区域56。
在沟槽部分31的内表面上和在该部分周围的半导体衬底11上，经由栅极绝缘膜32形成包括金属膜或者金属化合物膜的第一导电层47。对于金属膜，例如，使用铪(Hf)或者镧金属，并且该膜形成具有5nm至30nm的厚度以不填充沟槽部分31。例如，使用硅化铪或者镧金属的硅化物作为金属化合物膜，并且该膜形成具有5nm至30nm的厚度以不填充沟槽部分31。
此外，可以使用控制工作函数的膜用于第一导电层47。
例如，在NFET的情况下，栅电极具有小于4.6eV、期望等于或者小于4.3eV的工作函数。在PFET的情况下，其栅电极具有等于或者大于4.6eV、期望等于或者大于4.9eV的工作函数。
例如，作为工作函数控制膜的示例，有钛(Ti)、钒(V)、镍(Ni)、锆(Zr)、铌(Nb)、钼(Mo)、钌(Ru)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)的金属、包含这些金属的合金和这些金属的化合物。作为金属化合物，有金属氮化物和金属和半导体化合物。作为示例，金属和半导体化合物包括金属硅化物。
作为适合于NFET的工作函数控制膜的示例，有诸如铪(Hf)和钽(Ta)的金属和包含这些金属的合金以及这些金属的化合物，具体地，硅化铪(HfSiOX)更优选。用于nMOSFET的硅化铪具有约4.1eV至4.3eV的工作函数。
作为适合于PFET的工作函数控制膜的示例，有诸如钛(Ti)、钼(Mo)和钌(Ru)的金属和包含这些金属的合金以及这些金属的化合物，具体地，氮化钛(TiN)或者钌(Ru)更优选。用于pMOSFET的氮化钛具有约4.5eV至5.0eV的工作函数。
第一导电层47具有NFET的栅电极，并且适合于NFET的工作函数控制膜用于第一导电层47。
此外，包括金属层或者金属化合物层的第二导电层48形成在第一导电层47上以填充沟槽部分31。
因而，竖直晶体管21的栅电极21G在沟槽部分31中包括第一导电层47的导电层35、第二导电层48的填充层36和第二导电层48的电极层37。
此外，在像素部分12的半导体衬底11上，形成多个平面晶体管22。例如，有复置晶体管22R、放大晶体管22A、选择晶体管(未示出)。在附图中，示出了复置晶体管22R和放大晶体管22A。
在平面晶体管22中，例如，由具有与第一导电层47和第二导电层48相同层的多晶硅膜经由栅极绝缘膜32在半导体衬底11的像素部分12中形成栅电极22G。
此外，在周边电路部分13的半导体衬底11上，形成平面晶体管的NFET23和PFET24。
在NFET23中，例如，由具有与第一导电层47和第二导电层48相同层的膜经由栅极绝缘膜32在半导体衬底11的周边电路部分13中形成栅电极23G。
此外，在PFET24中，例如，由具有与第二导电层48相同层的膜经由栅极绝缘膜32在半导体衬底11的周边电路13中形成栅电极24G。因而，第二导电层48形成NFET的栅电极，并且优选地使用适合于NFET的工作函数控制膜。
作为用于第二导电层48的材料的示例，有诸如钛(Ti)、钼(Mo)和钌(Ru)的金属和包含这些金属的合金以及这些金属的化合物，具体地，氮化钛(TiN)或者钌(Ru)更优选。用于PFET的氮化钛具有约4.5eV至5.0eV的工作函数。
在平面晶体管22的栅电极22G的两侧的半导体衬底11上，形成源极和漏极区域25、26。
此处，例如，由共同扩散层形成复置晶体管22R的源极和漏极区域26和放大晶体管22A的源极和漏极区域25。此外，由共同扩散层形成放大晶体管22A的源极和漏极区域26和选择晶体管(未示出)的源极和漏极区域(未示出)。
此外，竖直晶体管侧的复置晶体管22R的源极和漏极区域25和竖直晶体管21的源极和漏极区域是共同的。共同扩散层是浮动扩散FD。
此外，这些扩散层可以是共同的或者使用金属配线而连接。
因而，竖直晶体管21是读取由光电转换部分51光电转换的信号电荷的转移晶体管。
另一方面，在周边电路部分13的平面晶体管NFET23的栅电极23G的两侧的半导体衬底11上，形成源极和漏极区域27、28。
此外，在平面晶体管PFET24的栅电极24G的两侧的半导体衬底11上，形成源极和漏极区域29、30。
注意，在平面晶体管22、NFET23、PFET24的源极和漏极区域25至30中，可以根据需要形成延伸区域(未示出)。
此外，在半导体衬底11上，形成配线层81。例如，配线层81包括多层配线82、在配线之间连接的插塞83和覆盖配线82的绝缘膜84。绝缘膜84形成为多层，并且最下绝缘膜85覆盖各个栅电极21G至24G。此外，多层配线82在附图中形成为两层，然而，层数根据需要可以为三、四或者更多。
此外，支撑衬底(未示出)形成在配线层81侧。半导体衬底11的形成光电转换部分51的一侧形成具有期望的厚度，并且在其上形成滤色层、集光透镜(微透镜)等。
如上所述，构造固态成像装置4。
在根据本发明实施例的固态成像装置4中，在沟槽部分31内，形成在其内表面经由栅极绝缘膜32形成的导电层35、填充沟槽部分31的内部的填充层36和由连接到导电层35的电极层37形成的栅电极21G。有效地，导电层35具有栅电极21G的功能。因而，不必用导电层35填充沟槽部分31，因而不必如现有技术那样在填充沟槽部分31的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分31的底部。此外，不必在填充沟槽部分31的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分31的底部。
因而，竖直晶体管21能被构造，并且具有微小栅极长度的竖直晶体管、平面晶体管22、NFET23和PFET24安装在同一半导体衬底上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。
此外，在固态成像装置1至4中，由高密度P型区域55和高密度P型区域52形成光电转换部分51的主pn结。因而，pn结形成在半导体衬底11内，且pn结的一部分在像素部分12的平面晶体管22下方延伸。例如，从半导体衬底11的一侧(与光进入侧相反)可见，光电二极管3横跨由像素隔离的第二器件隔离区域15划分的相邻单位像素的区域而形成。从半导体衬底11的后侧(光进入侧)可见，光电转换部分51的区域对应于单位像素的区域。
在固态成像装置1至4中，光电转换部分51设置在形成在像素部分12上的竖直晶体管21的转移晶体管、平面晶体管22的选择晶体管(未示出)的下方。以此方式，光电转换部分51相对于像素部分12的各个晶体管立体布置，因而，随着其面积增大，像素面积能减小。因而，能确保光电转换部分51的更大的面积，并且能从半导体衬底11的后表面引入入射光，由此在不降低饱和电荷量(Qs)和灵敏度的情况下实现了像素尺寸的小型化。
竖直晶体管21的沟道部分从光电转换部分51读取光电转换了的信号电荷。为此目的，竖直晶体管21的栅电极21G位于光电转换部分51的中心处，并且在整个光电转换部分中产生的信号电荷有效地通过沟道部分读取到竖直晶体管21。因而，能从光电转换部分51容易地读取信号电荷。
此外，光电转换部分51的高密度N型区域52还用作竖直晶体管21的源极和漏极区域，并且取决于竖直晶体管21的深度确定有效沟道长度。
此外，在竖直晶体管21中，在深度等于或者大于光电转换部分51的pn结部分(高密度N型区域52和高密度P型区域55之间的界面)的深度的位置处形成其栅电极和栅极绝缘膜32的底部。由此，竖直晶体管21的沟道可靠地形成在光电转换部分51和源极和漏极区域25之间，并且能可靠地执行竖直晶体管21的操作。
此外，低密度P型区域56形成在竖直晶体管21的栅极绝缘膜32和光电转换部分51的高密度N型区域52之间，由此抑制了由于光电转换部分51的缺陷而造成泄漏电流的产生。此外，低密度P型区域54形成在竖直晶体管21的栅极绝缘膜32和光电转换部分51的高密度P型区域55之间，由此在保持光电转换部分51的电荷蓄积容量的同时竖直晶体管21进行的电荷转移变得容易。
注意，在固态成像装置1至4中，已经图示了作为转移晶体管21的竖直晶体管22R、放大晶体管22A、选择晶体管等由扩散层连接这样的构造，然而，各个晶体管可以被器件隔离区域隔离，并由配线连接。
[各个固态成像装置能应用到的CMOS固态成像装置的一个示例]
此处，将根据图5的电路构造图描述图1至4中描述的各个固态成像装置1至4应用到的CMOS固态成像装置的一个示例。
如图5所示，固态成像装置(CMOS图像传感器)201具有像素部分210(相当于图1至图4中的像素部分12)和周边电路部分220(相当于图1至图4中的周边电路部分13)，其中在像素部分210中包含光电转换部分的像素211以二维的方式布置成矩阵，并且周边电路部分220包括独立地控制控制信号线的驱动电路221、像素竖直扫描电路223、定时产生器电路225、水平扫描电路227等来作为其周边电路。像素部分210对应于使用图1至图4描述的像素部分12。像素电路部分220对应于使用图1至图4描述的周边电路部分13。
对于像素211的矩阵布置，针对每列设置输出信号线241，针对每行设置控制信号线。作为这些控制信号线，例如提供转移控制线242、复置控制线243和选择控制线244。此外，针对每个像素211提供供应复置电压的复置线245。
示出了像素211的电路构造的示例。根据电路示例的单位像素在光接受部分231中包括作为光电转换元件的光电二极管，并且例如是具有转移晶体管232、复置晶体管233、放大晶体管234和选择晶体管235的四个晶体管的像素电路。光电二极管对应于使用图1至图4描述的光电转换部分51。此外，转移晶体管232对应于使用图1至图4描述的竖直晶体管21。此外，复置晶体管233对应于使用图1至图4描述的复置晶体管22R，并且放大晶体管234对应于使用图1至图4描述的放大晶体管22A。此外，选择晶体管235对应于使用图1至图4描述的选择晶体管。此处，例如可以使用N沟道MOS晶体管作为转移晶体管232、复置晶体管233、放大晶体管234和选择晶体管235。
转移晶体管232连接在光接受部分231的光电二极管的阴电极和作为电荷电压转换部分的浮动扩散部分236之间。浮动扩散部分236对应于使用图1至图4描述的浮动扩散部分FD。当转移脉冲提供到转移晶体管232的栅电极(控制电极)时，光电转换并蓄积在光接受部分231中的信号电荷(此处，电子)转移到浮动扩散部分236。
在复置晶体管233中，漏电极连接到复置线245，并且源电极连接到浮动扩散部分236。当复置脉冲先于从光接受部分231到浮动扩散部分236的信号电荷的转移而提供到栅电极时，浮动扩散部分236的电势复置为复置电压。
在放大晶体管234中，栅电极连接到浮动扩散部分236，并且漏电极连接到像素电源Vdd。晶体管输出被复置晶体管233复置之后的浮动扩散部分236的电势作为复置水平。此外，晶体管输出被转移晶体管232转移信号电荷之后的浮动扩散部分236的电势作为信号水平。
在选择晶体管235中，例如，漏电极连接到放大晶体管234的源电极，并且源电极连接到输出信号线241。晶体管在选择脉冲提供到栅电极时接通，并在像素211处于选择状态下输出从放大晶体管234输出的信号到输出信号线241。注意，可以采用选择晶体管235连接在像素电源Vdd和放大晶体管234的漏电极之间这样的构造。
采用驱动电路221以执行在像素部分210的读取行中读取每个像素211的信号的读取操作。
像素竖直扫描电路223包括移位寄存器、地址解码器等。电路适合地产生复置脉冲、转移脉冲、选择脉冲等，由此针对每个电子快门行和读取行以行单位来竖直扫描像素部分210的各个像素211。同时，该电路对电子快门行执行电子快门操作以用于对该行的像素211进行信号扫描。该电路对相同的行(电子快门行)执行的电子快门操作比驱动电路221的读取扫描提前与快门速度对应的时间。
水平扫描电路227包括移位寄存器和地址解码器等，并对像素部分210的每个像素列执行水平扫描。
定时产生器电路225产生定时信号和控制信号作为驱动电路221、像素竖直扫描电路223的操作的基准。
固态成像装置(CMOS图像传感器)201的构造仅仅是示例，并且不限于该构造。
5.第五实施例
[固态成像装置的第一制造方法的一个示例]
接着，使用图6至图14的制造处理截面图说明根据本发明第五实施例的固态成像装置的第一制造方法的一个示例。
根据本发明实施例的固态成像装置的第一制造方法形成用于光电转换入射光以获得电信号的光电转换部分以及像素部分，该像素部分包括从光电转换部分读取信号电荷的竖直晶体管和处理读取的信号电荷的平面晶体管。同时，周边电路部分形成在像素部分的周边。周边电路部分形成具有第一导电类型(以下例如，N型)沟道晶体管(以下称为NFET)和第二导电类型(以下例如P型)沟道晶体管(以下称为PFET)。
形成像素部分和周边电路部分的各个晶体管的栅电极的处理如下。
[各个晶体管的栅极的制造处理]
如图6中(1)所示，在半导体衬底11中，形成将形成像素部分的像素部分形成区域16与形成周边电路部分的周边电路部分形成区域17隔离的第一器件隔离区域14。同时，形成将在像素部分形成区域16内形成的像素隔离的第二器件隔离区域15。
此外，尽管未示出，阱区域形成在形成光电转换部分的区域、形成像素部分的晶体管的区域、形成周边电路部分的NFET、OPFET的区域等中。
例如，第一器件隔离区域14通过通常的STI(浅沟槽隔离)形成。此外，例如，第二器件隔离区域15由P型扩散层形成。
此外，尽管在附图中未示出，下文将描述其详细情况的光电转换部分形成在像素部分形成区域16的半导体衬底11中。
然后，沟槽部分31形成在半导体衬底11的竖直晶体管的栅电极的区域中。例如，沟槽部分31使用光刻胶掩膜通过干蚀刻而形成为具有例如0.1um至0.4um的宽度。在形成沟槽部分31之后去除用作蚀刻掩膜的光刻胶掩膜。
然后，栅极绝缘膜32形成在半导体衬底11的包括沟槽部分31的内表面的表面上。例如，通过对半导体衬底11的表面进行表面氧化来形成栅极绝缘膜32。
然后，如图6中(2)所示，在包括沟槽部分31的内表面的半导体衬底11上，第一多晶硅膜33经由栅极绝缘膜32在未掺杂状况下形成。例如，通过化学气相沉积，第一多晶硅膜33形成为具有沟槽部分31的宽度的一半的厚度，从而不以30nm以上的厚度填充沟槽部分31。
此外，保护膜61形成在第一多晶硅膜33上。保护膜61例如是氧化硅膜，并且例如形成为具有等于或者大于10nm的厚度。氧化硅膜通过诸如热氧化、化学气相沉积等的膜形成技术形成。
然后，如图7中的(3)所示，光刻胶掩膜62形成在周边电路部分形成区域17的保护膜61上。然后，使用光刻胶掩膜62作为蚀刻掩膜，去除保护膜61，并且将第一多晶硅膜33暴露在像素部分形成区域16上。
然后，去除光刻胶掩膜62。在附图中，示出了紧接在去除光刻胶掩膜62之前的状态。
然后，如图(7)中的(4)所示，第一导电类型杂质(例如，N型杂质)掺杂在像素部分形成区域16的第一多晶硅膜33中。例如，使用诸如气相掺杂的各相同性掺杂。例如，当掺杂N型杂质时，使用磷(P)或者砷(As)，并且例如当掺杂P型杂质时，使用硼(B)。掺杂密度设定为即使当掺杂物在包括以后形成的第二多晶硅膜在内的全部多晶硅中扩散时也能确保1×1019cm-3以上的杂质密度这样的密度。
然后，去除保护膜61。在附图中，示出了紧接在去除保护膜61之前的状态。
结果，如图8中的(5)所示，第一多晶硅膜33在像素部分形成区域16中掺杂有杂质，而在周边电路部分形成区域17中不进行掺杂。
然后，如图8中的(6)所示，在不掺杂的状况下第二多晶硅膜34形成在第一多晶硅膜33上。
然后，如图9(7)所示，N型杂质掺杂在像素部分形成区域16和在周边电路部分形成区域17上形成NFET的区域中的第二多晶硅膜34和第一多晶硅膜33中。此处，N型杂质不离子注入到沟槽部分31内的第二多晶硅膜34中，留下没有被掺杂的第二多晶硅膜34，并且形成填充层36。注意，通过热处理，可以扩散N型杂质。
此外，在形成PFET的区域上的第二多晶硅膜34和第一多晶硅膜33掺杂有P型杂质。
例如，在N型的情况下，磷(P)或者砷(As)用作想掺杂物，并且能量设定为5keV至10keV，掺杂量设定为1×1015ions/cm2至1×1016ions/cm2。
例如，在P型的情况下，使用硼(B)或者BF2、铟(In)作为掺杂物，并且能量设定为5keV至10keV，掺杂量设定为1×1015ions/cm2至1×1016ions/cm2。
然后，如图9(8)所示，用第一多晶硅膜33和第二多晶硅膜34形成竖直晶体管21的栅电极21G、像素部分的平面晶体管的栅电极22G、周边电路部分的各个晶体管的栅电极23G、24G。
因而，栅电极21G包括掺杂有N型杂质的第一多晶硅膜33的导电层35、填充层36和第二多晶硅膜34掺杂有N型杂质的部分。此外，栅电极22G和栅电极23G包括掺杂有第一导电类型杂质的第一多晶硅膜33和掺杂有第一导电类型杂质的第二多晶硅膜34。此外，栅电极24G包括掺杂有第二导电类型杂质的第一多晶硅膜33和第二多晶硅膜34。
可以使用多孔硅膜来代替第一多晶硅膜33。
[光电转换部分的制造处理]
此处，以下将描述形成光电转换部分的方法的示例。
如图10(1)所示，例如准备p型半导体衬底作为半导体衬底11。
光电转换部分51形成于半导体衬底11上。光电转换部分51包括光电二极管。例如，通过使用光刻胶掩膜(未示出)进行离子注入，N型半导体区域(以下称为“高密度N型区域”)52形成在半导体衬底11的表面侧处。在此区域下方，与此区域结合形成密度低于高密度N型区域52的密度的N型半导体区域(以下称为“低密度N型区域”)53。此外，通过离子注入p型杂质，在高密度N型区域52上形成P型半导体区域(以下称为“低密度P型区域”)54。
然后去除光刻胶掩膜。
接着，通过使用新的光刻胶掩膜(未示出)进行离子注入，在低密度P型区域54留在高密度N型区域52的一部分中的情况下，在区域54的周围，形成密度比低密度P型区域54的密度高的P型半导体区域(以下称为“高密度P型区域”)55。优选地，低密度P型区域54留在高密度N型区域52的中心处以为了容易地读取电荷。
然后，如图11(2)所示，形成已经使用图6中的(1)进行说明的沟槽部分31，并且形成栅极绝缘膜32。沟槽部分31形成为穿过低密度P型区域54，并到达高密度N型区域52的上部。
然后，如图12(3)所示，通过倾斜离子注入，在沟槽部分31的底部侧和其下侧处的半导体衬底11中，形成具有与低密度P型区域54的密度几乎相等的密度的低密度P型区域56。
然后，如图13(4)所示，形成将在像素部分形成区域16内形成的像素隔离的第二器件隔离区域15。注意，可以在形成光电转换部分51之后并在形成沟槽部分31之前形成第二器件隔离区域15。
以此方式，形成光电转换部分51。
[形成晶体管的栅电极之后的制造处理]
此外，如图14所示，在形成各个晶体管的栅电极21G至24G之后，以与在第一制造方法中描述的方式相同的方式，在各个栅电极21G至24G的两侧的半导体衬底11上形成延伸区域(未示出)和源极和漏极区域25至30等。此外，在半导体衬底11上形成配线层81。
然后，尽管未示出，在配线层81一侧处形成支撑衬底之后，半导体衬底11的形成光电转换部分51的一侧被接地或者抛光，使得半导体衬底11可以具有期望的厚度。
然后，在半导体衬底11的一侧形成滤色层、集光透镜(微透镜)等。
以此方式，完成固态成像装置1。
在根据本发明实施例的固态成像装置的第一制造方法中，通过在沟槽部分31的内表面上经由栅极绝缘膜32形成的第一多晶硅膜33中掺杂导电杂质形成有效用作栅电极的导电层35。此外，由未掺杂第二多晶硅膜34的填充沟槽部分36的内部的填充层36和第二多晶硅膜34的掺杂有第一导电类型杂质并连接到第一多晶硅膜33的电极层37形成栅电极21G。有效地，导电层35具有栅电极21G的功能。因而，不必用导电层35填充沟槽部分31，因而不必如现有技术那样在填充沟槽部分31的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分31的底部。此外，不必在填充沟槽部分31的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分31的底部。
例如，Y.Nishida et al.，IEDM Tech.Dig.，pp.869-872，December 2001公开了通常，在作为平面晶体管的表面沟道CMOSFET中，必须将NFET的栅电极形成为N型，将PFET的栅电极形成为P型。
此外，已经知道一种使用现场掺杂的多晶硅用于竖直晶体管的各个栅电极的技术。在该技术中，有一种填充形成竖直晶体管的竖直孔并形成平面晶体管的CMOSFET的栅电极的方法。然而，根据此方法，难以制造CMOSFET，因为CMOSFET的NFET或者PFET的栅电极的导电性反转到原来的导电性。
为了避免这种情况，可以想到，单独地制造竖直晶体管和平面晶体管的栅电极，然而在此情况下，步骤数增大，并且成本增大。此外，当平面晶体管的栅极工作时，存在着之前已经形成的竖直晶体管的水平差，并且在平面晶体管的栅极蚀刻中残留残余物。由此，造成了产量的降低。
另一方面，在根据本发明实施例的固态成像装置的第一制造方法中，通过在未掺杂第一多晶硅膜33和未掺杂第二多晶硅膜34中掺杂预定的导电类型的杂质，形成像素部分12和周边电路部分13的平面晶体管(NEFT23、PFET24)的栅电极23G、24G。因而，分别将NFET23的栅电极23G和PFET24的栅电极24G单独地形成为N型和P型。此外，能形成具有微小栅极长度的栅电极23G、24G。
因而，具有微小栅极长度的竖直晶体管21和平面晶体管22至24安装在同一半导体衬底上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。此外，不像现有技术那样造成产量的降低。
6.第六实施例
[固态成像装置的制造方法的第二示例]
接着，使用15至图17的制造处理截面图说明根据本发明第六实施例的固态成像装置的制造方法的第二示例。
根据本发明实施例的固态成像装置的第二制造方法形成用于光电转换入射光以获得电信号的光电转换部分以及像素部分，该像素部分包括从光电转换部分读取信号电荷的竖直晶体管和处理读取的信号电荷的平面晶体管。同时，周边电路部分形成在像素部分的周边。周边电路部分形成具有第一导电类型(以下例如，N型)沟道晶体管(以下称为NFET)和第二导电类型(以下例如P型)沟道晶体管(以下称为PFET)。
形成像素部分和周边电路部分的各个晶体管的栅电极的处理如下。
[各个晶体管的栅极的制造处理]
如图15中(1)所示，在半导体衬底11中，形成将形成像素部分的像素部分形成区域16与形成周边电路部分的周边电路部分形成区域17隔离的第一器件隔离区域14。同时，形成将在像素部分形成区域16内形成的像素隔离的第二器件隔离区域15。
此外，尽管未示出，阱区域形成在形成光电转换部分的区域、形成像素部分的晶体管的区域、形成周边电路部分的NFET、OPFET的区域等中。
例如，第一器件隔离区域14通过通常的STI(浅沟槽隔离)形成。此外，例如，第二器件隔离区域15由P型扩散层形成。
此外，尽管在附图中未示出，已经参照图14描述其详细情况的光电转换部分形成在像素部分形成区域16的半导体衬底11中。
然后，沟槽部分31形成在半导体衬底11的竖直晶体管的栅电极的区域中。例如，沟槽部分31使用光刻胶掩膜通过干蚀刻而形成为具有例如0.1um至0.4um的宽度。在形成沟槽部分31之后去除用作蚀刻掩膜的光刻胶掩膜。
然后，栅极绝缘膜32形成在半导体衬底11的包括沟槽部分31的内表面的表面上。例如，通过对半导体衬底11的表面进行表面氧化来形成栅极绝缘膜32。
然后，如图15中(2)所示，在包括沟槽部分31的内表面的半导体衬底11上，多晶硅膜63经由栅极绝缘膜32在未掺杂状况下形成。例如，通过化学气相沉积，多晶硅膜63形成为具有沟槽部分31的宽度的一半的厚度，从而不以30nm以上的厚度填充沟槽部分31。
此外，保护膜64形成在多晶硅膜63上。保护膜64例如是氧化硅膜，并且例如形成为具有等于或者大于10nm的厚度。氧化硅膜通过诸如热氧化、化学气相沉积等的膜形成技术形成。
然后，如图16中的(3)所示，光刻胶掩膜65形成在周边电路部分形成区域17的PFET的形成区域的保护膜64上。然后，使用光刻胶掩膜65作为蚀刻掩膜，去除保护膜64，并且将多晶硅膜63暴露在像素部分形成区域16和周边电路部分形成区域17的NFET的形成区域上。
然后，去除光刻胶掩膜65。在附图中，示出了紧接在去除光刻胶掩膜65之前的状态。
然后，如图16中的(4)所示，通过将第一导电类型杂质(例如，N型杂质)掺杂在像素部分形成区域16和周边电路部分形成区域17的NFET的形成区域的多晶硅膜63中，形成掺杂有第一导电类型杂质的多晶硅膜38。例如，使用诸如气相掺杂的各相同性掺杂。例如，当掺杂N型杂质作为第一导电类型杂质时，使用磷(P)或者砷(As)。例如当掺杂P型杂质时，使用硼(B)。掺杂密度设定为即使当掺杂物在包括以后形成的第二多晶硅膜在内的全部多晶硅中扩散时也能确保1×1019cm-3以上的杂质密度以抑制栅极损耗这样的密度。
然后，去除保护膜64。在附图中，示出了紧接在去除保护膜64之前的状态。
结果，如图17中的(5)所示，当N型杂质用作第一导电类型杂质时，多晶硅膜63在像素部分形成区域16和周边电路部分形成区域17的NFET的形成区域中掺杂有N型杂质，而在周边电路部分形成区域17的PFET的形成区域中不进行掺杂。
然后，光刻胶掩膜(未示出)形成在多晶硅膜63上，并且开口部分(未示出)形成在光刻胶掩膜的周边电路部分形成区域中形成PFET的区域上。光刻胶掩膜用作离子注入掩膜，第二导电类型的杂质(例如，P型杂质)掺杂在多晶硅膜63中，由此，形成掺杂有第二导电类型杂质的多晶硅膜40.然后，去除光刻胶掩膜。
然后，如图17中的(6)所示，金属膜(或者金属化合物膜)39形成在多晶硅膜38、40上。对于金属膜，对于金属膜，例如，可以使用诸如钨或者镍的金属。对于金属化合物膜，例如，可以使用诸如氮化钨或者氮化钛的金属氮化物或者诸如硅化镍或者硅化钴的金属硅化物。
然后，如图18(7)所示，利用多晶硅膜38、40和金属膜(或者金属化合物膜)39，形成竖直晶体管21的栅电极21G、像素部分12的平面晶体管的栅电极22G、周边电路部分13的各个晶体管的栅电极23G、24G。
因而，栅电极21G包括掺杂有N型杂质的多晶硅膜38的导电层35、金属层(或者金属化合物层)39的填充层36和电极层37。此外，栅电极22G和栅电极23G包括掺杂有第一导电类型杂质的多晶硅膜38和金属层(或者金属化合物层)39。此外，栅电极24G包括掺杂有第二导电类型杂质的多晶硅膜40和金属层(或者金属化合物层)39。
可以使用多孔硅膜来代替多晶硅膜63。
[光电转换部分的制造处理]
此外，以与第一制造方法中说明的方式相同的方式执行光电转换部分的制造处理。此处，沟槽31相对于光电转换部分51的形成位置与在第一制造方法中说明的位置相同。
[形成晶体管的栅电极之后的制造处理]
此外，在形成各个晶体管的栅电极21G至24G之后，以与在第一制造方法中根据图14描述的方式相同的方式，在各个栅电极21G至24G的两侧的半导体衬底11上形成延伸区域(未示出)和源极和漏极区域25至30等。此外，在半导体衬底11上形成配线层81。
然后，尽管未示出，在配线层81一侧处形成支撑衬底之后，半导体衬底11的形成光电转换部分51的一侧被接地或者抛光，使得半导体衬底11可以具有期望的厚度。
然后，在半导体衬底11的一侧形成滤色层、集光透镜(微透镜)等。
在根据本发明实施例的固态成像装置的第二制造方法中，通过在沟槽部分31的内表面上经由栅极绝缘膜32形成的多晶硅膜63中掺杂导电杂质形成有效用作栅电极21G的导电层35。此外，由金属膜(或者金属化合物膜)的填充沟槽部分36的内部的填充层36和金属膜(或者金属化合物膜)的连接到导电层35的电极层37形成栅电极21G。有效地，导电层35具有栅电极21G的功能。因而，不必用导电层35填充沟槽部分31，因而不必如现有技术那样在填充沟槽部分31的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分31的底部。此外，不必在填充沟槽部分31的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分31的底部。
例如，Y.Nishida et al.，IEDM Tech.Dig.，pp.869-872，December 2001公开了通常，在作为平面晶体管的表面沟道CMOSFET中，必须将NFET的栅电极形成为N型，将PFET的栅电极形成为P型。
此外，已经知道一种使用现场掺杂的多晶硅用于竖直晶体管的各个栅电极的技术。在该技术中，有一种填充形成竖直晶体管的竖直孔并形成平面晶体管的CMOSFET的栅电极的方法。然而，根据此方法，难以制造CMOSFET，因为CMOSFET的NFET或者PFET的栅电极的导电性反转到原来的导电性。
为了避免这种情况，可以想到，单独地制造竖直晶体管和平面晶体管的栅电极，然而在此情况下，步骤数增大，并且成本增大。此外，当平面晶体管的栅极工作时，存在着之前已经形成的竖直晶体管的水平差，并且在平面晶体管的栅极蚀刻中残留残余物。由此，造成了产量的降低。
另一方面，在根据本发明实施例的固态成像装置的第二制造方法中，通过在直接形成在栅电极32上的未掺杂多晶硅膜63中掺杂预定的导电类型的杂质，形成像素部分12和周边电路部分13的平面晶体管(NEFT23、PFET24)的栅电极23G、24G。因而，分别将NFET23的栅电极23G和PFET24的栅电极24G单独地形成为N型和P型。此外，能形成具有微小栅极长度的栅电极23G、24G。
因而，具有微小栅极长度的竖直晶体管21、平面晶体管22、NFET23和PFET24安装在同一半导体衬底11上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。此外，不像现有技术那样造成产量的降低。
7.第七实施例
[固态成像装置的制造方法的第三示例]
接着，使用19至图20的制造处理截面图说明根据本发明第七实施例的固态成像装置的制造方法的第三示例。
根据本发明实施例的固态成像装置的第三制造方法形成用于光电转换入射光以获得电信号的光电转换部分以及像素部分，该像素部分包括从光电转换部分读取信号电荷的竖直晶体管和处理读取的信号电荷的平面晶体管。同时，周边电路部分形成在像素部分的周边。周边电路部分形成具有第一导电类型(以下例如，N型)沟道晶体管(以下称为NFET)和第二导电类型(以下例如P型)沟道晶体管(以下称为PFET)。
形成像素部分和周边电路部分的各个晶体管的栅电极的处理如下。
[各个晶体管的栅极的制造处理]
如图19中(1)所示，在半导体衬底11中，形成将形成像素部分的像素部分形成区域16与形成周边电路部分的周边电路部分形成区域17隔离的第一器件隔离区域14。同时，形成将在像素部分形成区域16内形成的像素隔离的第二器件隔离区域15。
此外，尽管未示出，阱区域形成在形成光电转换部分的区域、形成像素部分的晶体管的区域、形成周边电路部分的NFET、OPFET的区域等中。
例如，第一器件隔离区域14通过通常的STI(浅沟槽隔离)形成。此外，例如，第二器件隔离区域15由P型扩散层形成。
此外，尽管在附图中未示出，已经参照图14描述其详细情况的光电转换部分形成在像素部分形成区域16的半导体衬底11中。
然后，沟槽部分31形成在半导体衬底11的竖直晶体管的栅电极的区域中。例如，沟槽部分31使用光刻胶掩膜通过干蚀刻而形成为具有例如0.1um至0.2um的宽度。在形成沟槽部分31之后去除用作蚀刻掩膜的光刻胶掩膜。
然后，栅极绝缘膜32形成在半导体衬底11的包括沟槽部分31的内表面的表面上。例如，通过对半导体衬底11的表面进行表面氧化来形成栅极绝缘膜32。
可选地，可以使用包括包含从硅(Si)、铝(Al)、铟(Y)、锆(Zr)、镧(La)、铪(Hf)和钽(Ta)中选择的至少一种的氧化物、硅化物、氮氧化物或者氮氧硅化物的膜作为栅极绝缘膜32.
具体地，例举氧化硅(SiO2)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)、氧化铟(Y2O3)、氧化钽(Ta2O5)、氧化铝(Al2O3)、硅化铪(HfSiOX)、硅化锆(ZrSiOX)、锆钛酸盐(ZrTiOX)、氧化铪铝(HfAlOX)、氧化锆铝(ZrAlOX)，此外还例举它们(氧氮化硅(SiON)、氧氮化铪硅(HfSiON)等的氮化物。这些材料的相对介电常数根据组成和结晶性而略微变化。例如，HfO2的相对介电常数是25至30，ZrO2的介电常数是20至25。
在包括沟槽部分31的内表面的半导体衬底11上，经由栅极绝缘膜32形成包括第一金属膜(或者第一金属化合物膜)的导电层47。对于第一金属膜，例如，使用铪(Hf)或者镧金属，并且该膜形成具有5nm至30nm的厚度以不填充沟槽部分31。例如，使用硅化铪或者镧金属的硅化物作为金属化合物膜，并且该膜形成具有5nm至30nm的厚度以不填充沟槽部分31。
注意，控制工作函数的膜可以用于第一导电层47。
例如，在NFET的情况下，栅电极具有小于4.6eV、期望等于或者小于4.3eV的工作函数。在PFET的情况下，其栅电极具有等于或者大于4.6eV、期望等于或者大于4.9eV的工作函数。
例如，作为工作函数控制膜的示例，有钛(Ti)、钒(V)、镍(Ni)、锆(Zr)、铌(Nb)、钼(Mo)、钌(Ru)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)的金属、包含这些金属的合金和这些金属的化合物。作为金属化合物，有金属氮化物和金属和半导体化合物。作为示例，金属和半导体化合物包括金属硅化物。
作为适合于NFET的工作函数控制膜的示例，有诸如铪(Hf)和钽(Ta)的金属和包含这些金属的合金以及这些金属的化合物，具体地，硅化铪(HfSiOX)更优选。用于nMOSFET的硅化铪具有约4.1eV至4.3eV的工作函数。
作为适合于PFET的工作函数控制膜的示例，有诸如钛(Ti)、钼(Mo)和钌(Ru)的金属和包含这些金属的合金以及这些金属的化合物，具体地，氮化钛(TiN)或者钌(Ru)更优选。用于pMOSFET的氮化钛具有约4.5eV至5.0eV的工作函数。
然后，如图19中(2)所示，光刻胶掩膜(未示出)形成在像素部分形成区域16上。然后，使用光刻胶掩膜作为蚀刻掩膜去除周边电路部分形成区域17的导电层35。结果，暴露周边电路部分形成区域17的栅极绝缘膜32。
然后，去除光刻胶掩膜。
然后如图20中的(3)所示，例如，在包括导电层35的栅极绝缘膜32上在未掺杂的状况下形成多晶硅膜42。
然后，如图20中的(4)所示，第一导电类型杂质(例如，N型杂质)掺杂在像素部分形成区域16和在形成周边电路部分形成区域17的NFET的区域中的多晶硅膜42中。此处，N型杂质不离子注入到沟槽部分31内的多晶硅膜42中，留下没有被掺杂的多晶硅膜42。注意，通过热处理，可以扩散N型杂质。
此外，在形成周边电路部分形成区域17的NFET的区域中的多晶硅膜42中掺杂第二导电类型杂质(例如，P型杂质)来形成掺杂有第二导电类型的杂质的多晶硅膜44。
例如，在N型的情况下，磷(P)或者砷(As)用作想掺杂物，并且能量设定为5keV至10keV，掺杂量设定为1×1015ions/cm2至1×1016ions/cm2。
例如，在P型的情况下，使用硼(B)或者BF2、铟(In)作为掺杂物，并且能量设定为5keV至10keV，掺杂量设定为1×1015ions/cm2至1×1016ions/cm2。
然后，用导电层35和多晶硅膜42形成竖直晶体管21的栅电极21G、像素部分的平面晶体管的栅电极22G、周边电路部分的各个晶体管的栅电极23G、24G。
因而，栅电极21G包括导电层35、包括未被掺杂的多晶硅膜42的填充层36和包括掺杂有第一导电类型杂质的多晶硅膜42的电极层。此外，栅电极22G包括导电层35和掺杂有第一导电类型杂质的多晶硅膜42。此外，栅电极23G包括掺杂有第一导电类型杂质的多晶硅膜42。此外，栅电极24G包括掺杂有第二导电类型杂质的多晶硅膜42。
[光电转换部分的制造处理]
此外，以与第一制造方法中说明的方式相同的方式执行光电转换部分的制造处理。此处，沟槽31相对于光电转换部分51的形成位置与在第一制造方法中说明的位置相同。
[形成晶体管的栅电极之后的制造处理]
此外，在形成各个晶体管的栅电极21G至24G之后，以与在第一制造方法中根据图14描述的方式相同的方式，在各个栅电极21G至24G的两侧的半导体衬底11上形成延伸区域(未示出)和源极和漏极区域25至30等。此外，在半导体衬底11上形成配线层81。
然后，尽管未示出，在配线层81一侧处形成支撑衬底之后，半导体衬底11的形成光电转换部分51的一侧被接地或者抛光，使得半导体衬底11可以具有期望的厚度。
然后，在半导体衬底11的一侧形成滤色层、集光透镜(微透镜)等。
在根据本发明实施例的固态成像装置的第三制造方法中，在沟槽部分31的内表面上经由栅极绝缘膜32形成的金属膜(或者金属化合物膜)的导电层35有效用作栅电极21G。此外，由未掺杂多晶硅膜42的填充沟槽部分36的内部的填充层36和掺杂有第一导电类型杂质并连接到金属膜(或者金属化合物膜)41的多晶硅膜43形成栅电极21G。有效地，金属膜(金属化合物膜)41的导电层35具有栅电极21G的功能。因而，不必用导电层35填充沟槽部分31，因而不必如现有技术那样在填充沟槽部分31的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分31的底部。此外，不必在填充沟槽部分31的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分31的底部。
例如，Y.Nishida et al.，IEDM Tech.Dig.，pp.869-872，December 2001公开了通常，在作为平面晶体管的表面沟道CMOSFET中，必须将NFET的栅电极形成为N型，将PFET的栅电极形成为P型。
此外，已经知道一种使用现场掺杂的多晶硅用于竖直晶体管的各个栅电极的技术。在该技术中，有一种填充形成竖直晶体管的竖直孔并形成平面晶体管的CMOSFET的栅电极的方法。然而，根据此方法，难以制造CMOSFET，因为CMOSFET的NFET或者PFET的栅电极的导电性反转到原来的导电性。
为了避免这种情况，可以想到，单独地制造竖直晶体管和平面晶体管的栅电极，然而在此情况下，步骤数增大，并且成本增大。此外，当平面晶体管的栅极工作时，存在着之前已经形成的竖直晶体管的水平差，并且在平面晶体管的栅极蚀刻中残留残余物。由此，造成了产量的降低。
另一方面，在根据本发明实施例的固态成像装置的第三制造方法中，通过在直接形成在栅电极32上的未掺杂多晶硅膜42中掺杂预定的导电类型的杂质，形成周边电路部分13的平面晶体管(NEFT23、PFET24)的栅电极23G、24G。因而，分别将NFET23的栅电极23G和PFET24的栅电极24G单独地形成为N型和P型。此外，能形成具有微小栅极长度的栅电极23G、24G。
因而，具有微小栅极长度的竖直晶体管21、平面晶体管22、NFET23和PFET24安装在同一半导体衬底11上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。此外，不像现有技术那样造成产量的降低。
8.第八实施例
[固态成像装置的制造方法的第四示例]
接着，使用21至图22的制造处理截面图说明根据本发明第八实施例的固态成像装置的制造方法的第四示例。
根据本发明实施例的固态成像装置的第四制造方法形成用于光电转换入射光以获得电信号的光电转换部分以及像素部分，该像素部分包括从光电转换部分读取信号电荷的竖直晶体管和处理读取的信号电荷的平面晶体管。同时，周边电路部分形成在像素部分的周边。周边电路部分形成具有第一导电类型(以下例如，N型)沟道晶体管(以下称为NFET)和第二导电类型(以下例如P型)沟道晶体管(以下称为PFET)。
形成像素部分和周边电路部分的各个晶体管的栅电极的处理如下。
[各个晶体管的栅极的制造处理]
如图21中(1)所示，在半导体衬底11中，形成将形成像素部分的像素部分形成区域16与形成周边电路部分的周边电路部分形成区域17隔离的第一器件隔离区域14。同时，形成将在像素部分形成区域16内形成的像素隔离的第二器件隔离区域15。
此外，尽管未示出，阱区域形成在形成光电转换部分的区域、形成像素部分的晶体管的区域、形成周边电路部分的NFET、OPFET的区域等中。
例如，第一器件隔离区域14通过通常的STI(浅沟槽隔离)形成。此外，例如，第二器件隔离区域15由P型扩散层形成。
此外，尽管在附图中未示出，已经参照图14描述其详细情况的光电转换部分形成在像素部分形成区域16的半导体衬底11中。
然后，沟槽部分31形成在半导体衬底11的竖直晶体管的栅电极的区域中。例如，沟槽部分31使用光刻胶掩膜通过干蚀刻而形成为具有例如0.1um至0.2um的宽度。在形成沟槽部分31之后去除用作蚀刻掩膜的光刻胶掩膜。
然后，栅极绝缘膜32形成在半导体衬底11的包括沟槽部分31的内表面的表面上。例如，通过对半导体衬底11的表面进行表面氧化来形成栅极绝缘膜32。
可选地，可以使用包括包含从硅(Si)、铝(Al)、铟(Y)、锆(Zr)、镧(La)、铪(Hf)和钽(Ta)中选择的至少一种的氧化物、硅化物、氮氧化物或者氮氧硅化物的膜作为栅极绝缘膜32.
具体地，例举氧化硅(SiO2)、氧化铪(HfO2)、氧化锆(ZrO2)、氧化镧(La2O3)、氧化铟(Y2O3)、氧化钽(Ta2O5)、氧化铝(Al2O3)、硅化铪(HfSiOX)、硅化锆(ZrSiOX)、锆钛酸盐(ZrTiOX)、氧化铪铝(HfAlOX)、氧化锆铝(ZrAlOX)，此外还例举它们(氧氮化硅(SiON)、氧氮化铪硅(HfSiON)等的氮化物。这些材料的相对介电常数根据组成和结晶性而略微变化。例如，HfO2的相对介电常数是25至30，ZrO2的介电常数是20至25。
在包括沟槽部分31的内表面的半导体衬底11上，经由栅极绝缘膜32形成包括第一金属膜(或者第一金属化合物膜)的第一导电层47。对于金属膜，例如，使用铪(Hf)或者镧金属，并且该膜形成具有5nm至30nm的厚度以不填充沟槽部分31。例如，使用硅化铪或者镧金属的硅化物作为金属化合物膜，并且该膜形成具有5nm至30nm的厚度以不填充沟槽部分31。
注意，控制工作函数的膜可以用于第一导电层47。
例如，在NFET的情况下，栅电极具有小于4.6eV、期望等于或者小于4.3eV的工作函数。在PFET的情况下，其栅电极具有等于或者大于4.6eV、期望等于或者大于4.9eV的工作函数。
例如，作为工作函数控制膜的示例，有钛(Ti)、钒(V)、镍(Ni)、锆(Zr)、铌(Nb)、钼(Mo)、钌(Ru)、铪(Hf)、钽(Ta)、钨(W)、铂(Pt)的金属、包含这些金属的合金和这些金属的化合物。作为金属化合物，有金属氮化物和金属和半导体化合物。作为示例，金属和半导体化合物包括金属硅化物。
作为适合于NFET的工作函数控制膜的示例，有诸如铪(Hf)和钽(Ta)的金属和包含这些金属的合金以及这些金属的化合物，具体地，硅化铪(HfSiOX)更优选。用于NFET的硅化铪具有约4.1eV至4.3eV的工作函数。
作为适合于PFET的工作函数控制膜的示例，有诸如钛(Ti)、钼(Mo)和钌(Ru)的金属和包含这些金属的合金以及这些金属的化合物，具体地，氮化钛(TiN)或者钌(Ru)更优选。用于PFET的氮化钛具有约4.5eV至5.0eV的工作函数。
第一导电层47形成NFET的栅电极，并且优选地，使用适合于NFET的工作函数控制膜。
然后，光刻胶掩膜(未示出)形成在像素部分形成区域16和周边电路部分形成区域17的NFET的形成区域上。然后，使用光刻胶掩膜作为蚀刻掩膜去除周边电路部分形成区域17的PFET的形成区域的第一导电层47。结果，暴露形成周边电路部分形成区域17的PFET的区域的栅极绝缘膜32。
然后，去除光刻胶掩膜。
然后如图21中的(2)所示，例如，包括第二金属膜(或者第二金属化合物膜)的第二导电层48形成在包括第一导电层47的栅极绝缘膜32上。对于第二导电层48，使用具有与第一导电层47的工作函数不同的工作函数的导电层。例如，当具有适合于NFET的工作函数的膜用于第一导电层47时，具有适合于PFET的工作函数的导电层用于第二导电层48。
注意，当具有适合于PFET的工作函数的膜用于第一导电层47时，具有适合于NFET的工作函数的导电层用于第二导电层48。
适合于PFET的工作函数控制膜包括诸如钛(Ti)、钼(Mo)和钌(Ru)的金属和包含这些金属的合金以及这些金属的化合物。具体地，氮化钛(TiN)或者钌(Ru)更优选。用于PFET的氮化钛具有约4.5eV至5.0eV的工作函数。
然后，如图22中的(3)所示，用第一导电层47和第二导电层48，形成竖直晶体管21的栅电极21G、像素部分的平面晶体管的栅电极22G、周边电路部分的NFET的栅电极23G。此外，利用第二导电层48，形成周边电路部分的PFET的栅电极24G。
因而，栅电极21G包括由第一导电层47形成的导电层35、由第二导电层48形成的填充层36和由第二导电层48形成的电极层37。此外，栅电极22G和栅电极23G包括第一导电层47和第二导电层48。栅电极24G包括第二导电层48。
[光电转换部分的制造处理]
此外，以与第一制造方法中说明的方式相同的方式执行光电转换部分的制造处理。此处，沟槽31相对于光电转换部分51的形成位置与在第一制造方法中说明的位置相同。
[形成晶体管的栅电极之后的制造处理]
此外，在形成各个晶体管的栅电极21G至24G之后，以与在第一制造方法中根据图14描述的方式相同的方式，在各个栅电极21G至24G的两侧的半导体衬底11上形成延伸区域(未示出)和源极和漏极区域25至30等。此外，在半导体衬底11上形成配线层81。
然后，尽管未示出，在配线层81一侧处形成支撑衬底之后，半导体衬底11的形成光电转换部分51的一侧被接地或者抛光，使得半导体衬底11可以具有期望的厚度。
然后，在半导体衬底11的一侧形成滤色层、集光透镜(微透镜)等。
在根据本发明实施例的固态成像装置的第四制造方法中，第一导电层47的包括在沟槽部分31的内表面上经由栅极绝缘膜32形成的第一金属膜或者第一金属化合物膜的导电层35有效地用作栅电极21G。此外，由第二金属膜或者第二金属化合物膜的填充沟槽部分31的内部的填充层36和第二金属膜或者第二金属化合物膜的连接到第一导电层47的电极层37形成栅电极21G。因而，不必用导电层35填充沟槽部分31，因而不必如现有技术那样在填充沟槽部分31的多晶硅中通过用于形成栅电极的高温热处理来将杂质扩散到沟槽部分31的底部。此外，不必在填充沟槽部分31的多晶硅中进行高能量离子注入以允许注入的离子到达沟槽部分31的底部。
例如，Y.Nishida et al.，IEDM Tech.Dig.，pp.869-872，December 2001公开了通常，在作为平面晶体管的表面沟道CMOSFET中，必须将NFET的栅电极形成为N型，将PFET的栅电极形成为P型。
此外，已经知道一种使用现场掺杂的多晶硅用于竖直晶体管的各个栅电极的技术。在该技术中，有一种填充形成竖直晶体管的竖直孔并形成平面晶体管的CMOSFET的栅电极的方法。然而，根据此方法，难以制造CMOSFET，因为CMOSFET的NFET或者PFET的栅电极的导电性反转到原来的导电性。
为了避免这种情况，可以想到，单独地制造竖直晶体管和平面晶体管的栅电极，然而在此情况下，步骤数增大，并且成本增大。此外，当平面晶体管的栅极工作时，存在着之前已经形成的竖直晶体管的水平差，并且在平面晶体管的栅极蚀刻中残留残余物。由此，造成了产量的降低。
另一方面，在根据本发明实施例的固态成像装置的第四制造方法中，周边电路部分13的平面晶体管(NEFT23、PFET24)的栅电极23G、24G是金属电极，因而不必分别单独将NFET23的栅电极23G和PFET24的栅电极24G形成为N型和P型。然而，在第四制造方法中，NFET23的栅电极23G和PFET24的栅电极24G单独形成具有它们最佳工作函数。此外，能形成具有微小栅极长度的栅电极23G、24G。
因而，具有微小栅极长度的竖直晶体管21和平面晶体管22、NFET23、PFET安装在同一半导体衬底11上。因而，有以下优点：能实现晶体管的更高的精细化和更高密度封装，并能实现更高精细化和更高图像处理速度。此外，不像现有技术那样造成产量的降低。
在各个实施例中，已经说明了第一导电类型为N型和第二导电类型为P型的情况。然而，第一导电类型可以是P型，第二导电类型可以是N型。
9.第九实施例
[成像设备的构造的一个示例]
将根据图23中的框图说明根据本发明第九实施例的成像设备的构造的一个示例。例如，成像设备包括视频摄像机、数字静止相机、用于蜂窝电话机的相机等。
如图23所示，成像设备300在成像单元301中包括固态成像装置(未示出)。用于收集入射光并形成图像的成像光学单元302设置在成像单元301的光收集一侧处。此外，具有驱动信号处理单元303的驱动电路的信号处理单元303、对由固态成像装置光电转换成图像的信号进行处理的信号处理电路等连接到成像单元301。此外，由信号处理单元处理的图像信号可以存储在图像存储单元(未示出)中。在这种成像设备300中，本发明实施例的固态成像装置1至4可以用于固态成像装置。
在成像设备300中，使用本发明实施例的固态成像装置1至4。由于使用了能实现更高精细度和更高图像处理速度的固态成像装置，有能平滑地记录高精细度视频的优点。
注意，成像设备300不限于以上所述构造，但是可以应用到任何构造，只要该构造是使用固态成像装置的成像设备。
固态成像装置1至4可以具有单个芯片的形式或者具有信号处理单元和光学系统封装在一起的成像功能的模块形式。
此外，本发明实施例不仅能应用到成像设备，而且还可以应用到其他成像设备。在此情况下，作为成像设备，能获得更高的图像品质。此处，成像设备是指具有相机或者成像功能的便携式装置。此外，“成像”不仅指在哦通常的相机摄影中的图像摄影，而且包括广义上的指纹检测。
本申请包含与2008年10月30日向日本专利局提交的日本在先专利申请JP2008-279471中公开的内容有关的主题，该专利的全部内容通过引用而结合于此。
本领域的技术人员应该理解到可以根据设计要求和其他因素进行各种修改、组合、子组合和替换，只要它们在权利要求的范围或者其等同范围内。

Claims (13)

1.一种固态成像装置，在半导体衬底上包括：
像素部分，其具有将入射光进行光电转换以获得信号电荷的光电转换部分；以及
周边电路部分，其形成所述像素部分的周边，
所述像素部分具有从所述光电转换部分读取所述信号电荷的竖直晶体管和对由所述竖直晶体管读取的所述信号电荷进行处理的平面晶体管，
所述竖直晶体管具有：
沟槽部分，其形成在所述半导体衬底上；
栅极绝缘膜，其形成在所述沟槽部分的内表面上；
导电层，其形成在所述沟槽部分内和所述沟槽部分的周围的所述半导体衬底上的所述栅极绝缘膜的表面上；
填充层，其经由所述栅极绝缘膜和所述导电层填充所述沟槽部分的内部；以及
电极层，其在所述填充层上连接到所述导电层。
2.根据权利要求1所述的固态成像装置，其中，所述导电层包括含有N型杂质或者P型杂质的多晶硅，并且
所述填充层包括未掺杂多晶硅。
3.根据权利要求1所述的固态成像装置，其中，所述导电层包括含有N型杂质或者P型杂质的多晶硅，并且
所述填充层包括金属或者金属化合物。
4.根据权利要求1所述的固态成像装置，其中，所述导电层包括金属或者具有导电性的金属化合物，并且
所述填充层包括多晶硅。
5.根据权利要求1所述的固态成像装置，其中，所述周边电路部分具有N沟道晶体管和P沟道晶体管，
所述N沟道晶体管的栅电极是N型，并且
所述P沟道晶体管的栅电极是P型。
6.根据权利要求1所述的固态成像装置，其中，所述导电层包括金属或者具有导电性的金属化合物，并且
所述填充层包括与所述导电层不同的金属或者金属化合物。
7.根据权利要求6所述的固态成像装置，其中，所述导电层包括控制所述竖直晶体管的工作函数的金属或者金属化合物。
8.根据权利要求1所述的固态成像装置，其中，所述周边电路部分具有N沟道晶体管和P沟道晶体管，
由金属或者具有导电性的金属化合物形成所述N沟道晶体管的第一栅电极，并且
由具有比所述第一栅电极的工作函数高的工作函数的金属或者具有导电性的金属化合物形成所述P沟道晶体管的第二栅电极。
9.一种固态成像装置的制造方法，包括以下步骤：
在半导体衬底上形成像素部分和周边电路部分，所述像素部分具有将入射光进行光电转换以获得电信号的光电转换部分、从所述光电转换部分读取信号电荷的竖直晶体管和处理所读取的信号电荷的平面晶体管，所述周边电路部分在所述像素部分的周边具有第一导电类型沟道晶体管和与所述第一导电类型相反的第二导电类型沟道晶体管，
形成所述像素部分和所述周边电路部分的各个晶体管的栅电极的步骤包括以下步骤：
在所述半导体衬底上形成所述竖直晶体管的所述栅电极的区域中形成沟槽部分；
在包含所述沟槽部分的内表面的所述半导体衬底的表面上形成栅极绝缘膜；
在未掺杂的状况下，经由所述栅极绝缘膜在包含所述沟槽部分的所述内表面的所述半导体衬底上形成第一多晶硅膜；
通过在形成所述像素部分的像素部分形成区域中的所述第一多晶硅膜上掺杂第一导电类型杂质来形成导电层；
在未掺杂的状况下在所述第一多晶硅膜上形成还填充所述沟槽部分的内部的第二多晶硅膜；
在所述像素部分形成区域和形成所述周边电路部分的周边电路部分形成区域中，在形成所述第一导电类型沟道晶体管的区域中的所述第二多晶硅膜中掺杂所述第一导电类型杂质，并且在形成所述第二导电类型沟道晶体管的区域中的所述第二多晶硅膜和所述第一多晶硅膜中掺杂第二导电类型杂质；并且
用所述第一多晶硅膜和所述第二多晶硅膜形成所述竖直晶体管的所述栅电极、所述像素部分的所述平面晶体管的所述栅电极和所述周边电路部分的所述各个晶体管的所述栅电极。
10.一种固态成像装置的制造方法，包括以下步骤：
在半导体衬底上形成像素部分和周边电路部分，所述像素部分具有将入射光进行光电转换以获得电信号的光电转换部分、从所述光电转换部分读取信号电荷的竖直晶体管和处理所读取的信号电荷的平面晶体管，所述周边电路部分在所述像素部分的周边具有第一导电类型沟道晶体管和与所述第一导电类型相反的第二导电类型沟道晶体管，
形成所述像素部分和所述周边电路部分的各个晶体管的栅电极的步骤包括以下步骤：
在所述半导体衬底的形成所述竖直晶体管的区域中形成沟槽部分；
在包含所述沟槽部分的内表面的所述半导体衬底的表面上形成栅极绝缘膜；
在未掺杂的状况下，经由所述栅极绝缘膜在包含所述沟槽部分的所述内表面的所述半导体衬底上形成多晶硅膜；
在形成所述像素部分的像素部分形成区域和形成所述周边电路部分的周边电路部分形成区域、形成所述第一导电类型沟道晶体管的区域中的多晶硅膜中，掺杂所述第一导电类型杂质；
在所述周边电路部分形成区域中、形成所述第二导电类型沟道晶体管的区域中的所述多晶硅膜中，掺杂第二导电类型杂质；
在所述多晶硅上形成金属膜；并且
用所述多晶硅膜和所述金属膜形成所述竖直晶体管的所述栅电极、所述像素部分的所述平面晶体管的所述栅电极和所述周边电路部分的所述各个晶体管的所述栅电极。
11.一种固态成像装置的制造方法，其包括以下步骤：
在半导体衬底上形成像素部分和周边电路部分，所述像素部分具有将入射光进行光电转换以获得电信号的光电转换部分、从所述光电转换部分读取信号电荷的竖直晶体管和处理所读取的信号电荷的平面晶体管，所述周边电路部分在所述像素部分的周边具有第一导电类型沟道晶体管和与所述第一导电类型相反的第二导电类型沟道晶体管，
形成所述像素部分和所述周边电路部分的各个晶体管的栅电极的步骤包括以下步骤：
在所述半导体衬底上形成所述竖直晶体管的区域中形成沟槽部分；
在包含所述沟槽部分的内表面的所述半导体衬底的表面上形成栅极绝缘膜；
经由所述栅极绝缘膜在包含所述沟槽部分的所述内表面的所述半导体衬底上像素部分形成区域中形成金属膜或者金属化合物膜；
在未掺杂的状况下在包含所述金属膜或者所述金属化合物膜的所述栅极绝缘膜上形成多晶硅膜；
在形成所述像素部分的像素部分形成区域中的所述多晶硅膜中和在形成所述周边电路部分的周边电路部分形成区域中形成所述第一导电类型沟道晶体管的区域中的所述多晶硅膜中，掺杂第一导电类型杂质，并且在所述周边电路部分形成区域中形成所述所述第二导电类型沟道晶体管的区域中的所述多晶硅膜中，掺杂第二导电类型杂质；并且
用所述金属膜或者所述金属化合物膜和所述多晶硅膜形成所述竖直晶体管的所述栅电极、所述像素部分的所述平面晶体管的所述栅电极，用所述多晶硅膜形成所述周边电路部分的所述各个晶体管的所述栅电极。
12.一种固态成像装置的制造方法，包括以下步骤：
在半导体衬底上形成像素部分和周边电路部分，所述像素部分具有将入射光进行光电转换以获得电信号的光电转换部分、从所述光电转换部分读取信号电荷的竖直晶体管和处理所读取的信号电荷的平面晶体管，所述周边电路部分在所述像素部分的周边具有第一导电类型沟道晶体管和与所述第一导电类型相反的第二导电类型沟道晶体管，
形成所述像素部分和所述周边电路部分的各个晶体管的栅电极的步骤包括以下步骤：
在所述半导体衬底上形成所述竖直晶体管的区域中形成沟槽部分；
在包含所述沟槽部分的内表面的所述半导体衬底的表面上形成栅极绝缘膜；
经由所述栅极绝缘膜在包含所述沟槽部分的所述内表面的所述半导体衬底上、在形成所述像素部分的像素部分形成区域中和在形成所述周边电路部分的周边电路部分形成区域中形成所述第一导电类型沟道晶体管的区域中，形成第一金属膜或者第一金属化合物膜；
在包含所述第一金属膜或者所述第一金属化合物膜的所述栅极绝缘膜上形成具有与所述第一金属膜或者所述第一金属化合物膜的工作函数不同的工作函数的第二金属膜或者第二金属化合物膜；并且
用所述第一金属膜或者所述第一金属化合物膜以及所述第二金属膜或者所述第二金属化合物膜形成所述竖直晶体管的所述栅电极、所述像素部分的平面晶体管的栅电极和所述周边电路部分的所述第一导电类型沟道晶体管的所述栅电极，并且用所述第二金属膜或者所述第二金属化合物膜形成所述周边电路部分的所述第二导电类型沟道晶体管的所述栅电极。
13.一种成像设备，包括：
成像光学单元，其收集入射光；
固态成像装置，其接受和光电转换由所述成像光学单元收集的光；以及
信号处理单元，其处理光电转换了的信号，
其中，所述固态成像装置在半导体衬底上包括像素部分和周边电路部分，所述像素部分具有光电转换入射光以获得信号电荷的光电转换部分，所述周边电路部分在所述像素部分的周边形成，
所述像素部分具有从所述光电转换部分读取所述信号电荷的竖直晶体管和处理由所述竖直晶体管读取的信号电荷的平面晶体管，并且
所述竖直晶体管具有：
形成在所述半导体衬底上的沟槽部分；
在所述沟槽部分的内表面上形成的栅极绝缘膜，
导电层，其形成在所述沟槽部分内和所述沟槽部分周围的所述半导体衬底上的所述栅极绝缘膜的表面上，
填充层，其经由所述栅极绝缘膜和所述导电层填充所述沟槽部分的内部，以及
电极层，其在所述填充层上连接到所述导电层。
CN200910205100.7A 2008-10-30 2009-10-30 固态成像装置及其制造方法和成像设备 Expired - Fee Related CN101728406B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008-279471 2008-10-30
JP2008279471A JP4862878B2 (ja) 2008-10-30 2008-10-30 固体撮像装置、その製造方法および撮像装置

Publications (2)

Publication Number Publication Date
CN101728406A true CN101728406A (zh) 2010-06-09
CN101728406B CN101728406B (zh) 2014-05-07

Family

ID=42130253

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910205100.7A Expired - Fee Related CN101728406B (zh) 2008-10-30 2009-10-30 固态成像装置及其制造方法和成像设备

Country Status (4)

Country Link
US (1) US8952315B2 (zh)
JP (1) JP4862878B2 (zh)
CN (1) CN101728406B (zh)
TW (1) TWI424555B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651375A (zh) * 2011-02-24 2012-08-29 索尼公司 固体摄像元件、固体摄像元件的制造方法和电子装置
CN104882460A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
CN109935607A (zh) * 2019-04-03 2019-06-25 德淮半导体有限公司 图像传感器及形成图像传感器的方法

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7442629B2 (en) 2004-09-24 2008-10-28 President & Fellows Of Harvard College Femtosecond laser-induced formation of submicrometer spikes on a semiconductor substrate
US7057256B2 (en) 2001-05-25 2006-06-06 President & Fellows Of Harvard College Silicon-based visible and near-infrared optoelectric devices
TWI445166B (zh) * 2008-11-07 2014-07-11 Sony Corp 固態成像裝置，製造固態成像裝置之方法、及電子設備
US8692198B2 (en) 2010-04-21 2014-04-08 Sionyx, Inc. Photosensitive imaging devices and associated methods
WO2011160130A2 (en) 2010-06-18 2011-12-22 Sionyx, Inc High speed photosensitive devices and associated methods
JP5581954B2 (ja) * 2010-10-07 2014-09-03 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、及び電子機器
US9496308B2 (en) 2011-06-09 2016-11-15 Sionyx, Llc Process module for increasing the response of backside illuminated photosensitive imagers and associated methods
EP2732402A2 (en) 2011-07-13 2014-05-21 Sionyx, Inc. Biometric imaging devices and associated methods
TWI467751B (zh) * 2011-12-12 2015-01-01 Sony Corp A solid-state imaging device, a driving method of a solid-state imaging device, and an electronic device
DE102011056369A1 (de) * 2011-12-13 2013-06-13 Pmdtechnologies Gmbh Halbleiterbauelement mit trench gate
US9064764B2 (en) 2012-03-22 2015-06-23 Sionyx, Inc. Pixel isolation elements, devices, and associated methods
JP2014199898A (ja) * 2013-03-11 2014-10-23 ソニー株式会社 固体撮像素子および製造方法、並びに、電子機器
US9224881B2 (en) 2013-04-04 2015-12-29 Omnivision Technologies, Inc. Layers for increasing performance in image sensors
US9209345B2 (en) 2013-06-29 2015-12-08 Sionyx, Inc. Shallow trench textured regions and associated methods
US9293502B2 (en) * 2013-07-26 2016-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor switching device separated by device isolation
US9425343B2 (en) * 2013-09-03 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Mechanisms for forming image sensor device
KR20150046898A (ko) * 2013-10-23 2015-05-04 삼성전자주식회사 이미지 소자의 제조 방법
JP2016001709A (ja) 2014-06-12 2016-01-07 キヤノン株式会社 固体撮像装置の製造方法
US9659987B2 (en) * 2014-09-19 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Approach for reducing pixel pitch using vertical transfer gates and implant isolation regions
FR3026891A1 (fr) * 2014-10-06 2016-04-08 St Microelectronics Crolles 2 Sas Dispositif d'imagerie integre a illumination face arriere avec routage d'interconnexion simplifie
JP2018148039A (ja) * 2017-03-06 2018-09-20 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および固体撮像装置の製造方法
JPWO2020105634A1 (ja) * 2018-11-19 2021-09-30 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置および電子機器
JP2020096225A (ja) * 2018-12-10 2020-06-18 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び電子機器
US11309348B2 (en) * 2019-09-11 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High density image sensor
JP2021141262A (ja) * 2020-03-06 2021-09-16 Ｇｐｉｘｅｌ Ｊａｐａｎ株式会社 固体撮像装置用画素
CN111584532B (zh) * 2020-06-29 2023-06-30 上海华力微电子有限公司 转移管的垂直栅及cmos传感器的形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313945A (ja) * 2001-04-11 2002-10-25 Seiko Instruments Inc 半導体集積回路装置の製造方法
US20030169360A1 (en) * 1998-12-08 2003-09-11 Rhodes Howard F. Twin p-well CMOS imager
CN1624932A (zh) * 2003-12-05 2005-06-08 株式会社东芝 半导体器件
CN1652343A (zh) * 2004-02-04 2005-08-10 索尼株式会社 固态图像拾取装置
JP2005285980A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0590555A (ja) * 1991-09-27 1993-04-09 Canon Inc 光電変換装置
JP3319530B2 (ja) * 1993-08-20 2002-09-03 株式会社日立国際電気 半導体製造装置
TW434907B (en) * 1998-12-09 2001-05-16 Matsushita Electronics Corp Semiconductor memory apparatus and its manufacturing method
JP4091242B2 (ja) 1999-10-18 2008-05-28 セイコーインスツル株式会社 縦形ｍｏｓトランジスタ及びその製造方法
JP2001320051A (ja) * 2000-05-10 2001-11-16 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置
JP4164263B2 (ja) * 2002-01-29 2008-10-15 キヤノン株式会社 固体撮像装置、カメラ及び情報処理装置
US7217968B2 (en) * 2004-12-15 2007-05-15 International Business Machines Corporation Recessed gate for an image sensor
KR100746222B1 (ko) * 2005-07-11 2007-08-03 삼성전자주식회사 이미지 센서의 제조방법들
JP4773182B2 (ja) * 2005-10-28 2011-09-14 エルピーダメモリ株式会社 半導体装置の製造方法
US7838945B2 (en) 2005-11-16 2010-11-23 Nec Corporation Semiconductor device and manufacturing method thereof
KR100761354B1 (ko) * 2006-10-02 2007-09-27 주식회사 하이닉스반도체 다면채널을 갖는 반도체소자의 듀얼폴리게이트 및 그의형성 방법
JP2009021502A (ja) * 2007-07-13 2009-01-29 Elpida Memory Inc 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030169360A1 (en) * 1998-12-08 2003-09-11 Rhodes Howard F. Twin p-well CMOS imager
JP2002313945A (ja) * 2001-04-11 2002-10-25 Seiko Instruments Inc 半導体集積回路装置の製造方法
CN1624932A (zh) * 2003-12-05 2005-06-08 株式会社东芝 半导体器件
CN1652343A (zh) * 2004-02-04 2005-08-10 索尼株式会社 固态图像拾取装置
JP2005285980A (ja) * 2004-03-29 2005-10-13 Sanyo Electric Co Ltd 半導体装置および半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102651375A (zh) * 2011-02-24 2012-08-29 索尼公司 固体摄像元件、固体摄像元件的制造方法和电子装置
CN104882460A (zh) * 2014-02-27 2015-09-02 三星电子株式会社 具有包括负电荷材料的深沟槽的图像传感器及其制造方法
CN109935607A (zh) * 2019-04-03 2019-06-25 德淮半导体有限公司 图像传感器及形成图像传感器的方法

Also Published As

Publication number Publication date
JP2010109136A (ja) 2010-05-13
TW201025582A (en) 2010-07-01
US8952315B2 (en) 2015-02-10
CN101728406B (zh) 2014-05-07
JP4862878B2 (ja) 2012-01-25
US20100108864A1 (en) 2010-05-06
TWI424555B (zh) 2014-01-21

Similar Documents

Publication Publication Date Title
CN101728406B (zh) 固态成像装置及其制造方法和成像设备
US10515990B2 (en) Semiconductor devices having reduced noise
US9177980B2 (en) Solid-state imaging device and electronic instrument
US6649951B2 (en) Light-receiving element and photoelectric conversion device
US8247853B2 (en) Stratified photodiode for high resolution CMOS image sensor implemented with STI technology
US6180969B1 (en) CMOS image sensor with equivalent potential diode
US7518143B2 (en) Solid-state imaging device, line sensor and optical sensor and method of operating solid-state imaging device
JP3584196B2 (ja) 受光素子及びそれを有する光電変換装置
JP6406585B2 (ja) 撮像装置
WO2014002361A1 (ja) 固体撮像装置及びその製造方法
JP2014045219A (ja) 固体撮像装置
JP2010512004A (ja) 撮像素子トランスファゲートデバイスにおけるシリサイドストラップ
US20110204468A1 (en) Image sensor and method of manufacturing the same
US20120094419A1 (en) Cmos image sensor and fabricating method thereof
JP4241527B2 (ja) 光電変換素子
US10629644B1 (en) Image sensor and method of manufacturing the same
JP2005019781A (ja) 固体撮像装置およびその製造方法
JP2000012823A (ja) 固体撮像装置およびその製造方法
US20120301990A1 (en) Pixel sensor cell with a dual work function gate electode
EP2519973B1 (en) Image sensor with doped transfer gate
JP2005167588A (ja) 固体撮像素子の駆動方法、固体撮像装置
JP3105781B2 (ja) 固体撮像装置
JP2006261414A (ja) 固体撮像装置およびその製造方法
GB2383900A (en) CMOS image sensor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140507

Termination date: 20151030

EXPY Termination of patent right or utility model