KR20150046898A - 이미지 소자의 제조 방법 - Google Patents

이미지 소자의 제조 방법 Download PDF

Info

Publication number
KR20150046898A
KR20150046898A KR1020130126449A KR20130126449A KR20150046898A KR 20150046898 A KR20150046898 A KR 20150046898A KR 1020130126449 A KR1020130126449 A KR 1020130126449A KR 20130126449 A KR20130126449 A KR 20130126449A KR 20150046898 A KR20150046898 A KR 20150046898A
Authority
KR
South Korea
Prior art keywords
polysilicon film
impurity
substrate
preliminary
polysilicon
Prior art date
Application number
KR1020130126449A
Other languages
English (en)
Inventor
정영우
안정착
정희근
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020130126449A priority Critical patent/KR20150046898A/ko
Priority to US14/294,413 priority patent/US20150108555A1/en
Publication of KR20150046898A publication Critical patent/KR20150046898A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14638—Structures specially adapted for transferring the charges across the imager perpendicular to the imaging plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 소자의 제조 방법으로, 포토다이오드를 포함하는 기판에 개구부를 형성한다. 상기 개구부 내부 표면 및 기판 상부면을 따라 게이트 절연막 및 예비 제1 폴리실리콘막을 형성한다. 상기 개구부 내부 표면에 위치한 예비 제1 폴리실리콘막에 균일하게 제1 도전형의 불순물이 도핑되도록 제1 불순물 도핑 공정을 수행하여 제1 폴리실리콘막을 형성한다. 상기 제1 폴리실리콘막 상에 예비 제2 폴리실리콘막을 형성한다. 상기 예비 제2 폴리실리콘막 전면에 대해 제2 불순물 도핑 공정을 수행하여 제2 폴리실리콘막을 형성한다. 상기 제1 및 제2 폴리실리콘막을 패터닝하여 상기 개구부에 매립 게이트 전극을 형성한다. 상기 매립 게이트 전극의 일 측의 기판 표면 부위에 제1 불순물 영역을 형성한다. 상기한 이미지 소자는 균일하게 불순물이 도핑된 매립 게이트 전극을 포함하므로 우수한 특성을 갖는다.

Description

이미지 소자의 제조 방법{Method for manufacturing image sensor}
본 발명은 이미지 센서의 제조 방법에 관한 것이다. 보다 상세하게는, 이미지 센서에 포함되는 트랜지스터들의 제조 방법에 관한 것이다.
이미지 센서는 외부에서 입사하는 광 신호를 전기 신호로 변환하는 반도체 소자로서, 상기 광 신호에 상응하는 영상 정보를 제공한다. 이미지 센서의 각 단위 픽셀에 충분한 양의 광이 도달하도록 하기 위하여, 후면 조사형의 이미지 센서가 개발되고 있다. 또한, 후면 조사형 이미지 센서에는 수직형 전송 게이트를 사용하고 있다.
본 발명의 목적은 우수한 특성을 갖는 이미지 센서의 제조 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명의 일 실시예에 따른 이미지 센서의 제조 방법으로, 기판 내부에 포토다이오드를 형성한다. 상기 기판의 일부를 식각하여 상기 포토다이오드와 대향하는 개구부를 형성한다. 상기 개구부 내부 표면 및 기판 상부면을 따라 게이트 절연막 및 예비 제1 폴리실리콘막을 형성한다. 상기 개구부 내부 표면에 위치한 예비 제1 폴리실리콘막의 각 부위에 균일하게 제1 도전형의 불순물이 도핑되도록 제1 불순물 도핑 공정을 수행하여 제1 폴리실리콘막을 형성한다. 상기 제1 폴리실리콘막 상에 예비 제2 폴리실리콘막을 형성한다. 상기 예비 제2 폴리실리콘막 전면에 대해 상기 제1 도전형의 불순물이 도핑되도록 제2 불순물 도핑 공정을 수행하여 제2 폴리실리콘막을 형성한다. 상기 제1 및 제2 폴리실리콘막을 패터닝하여 상기 개구부에 매립 게이트 전극을 형성한다. 그리고, 상기 매립 게이트 전극의 일 측의 기판 표면 부위에 제1 불순물 영역을 형성한다.
본 발명의 일 실시예에서, 상기 제1 불순물 도핑 공정은 상기 개구부 저면의 평탄면에 대해 서로 다른 주입각을 갖는 복수의 이온 주입 공정으로 수행될 수 있다.
상기 서로 다른 주입각은 제1 및 제2 주입각을 포함할 수 있다. 상기 예비 제1 폴리실리콘막의 제1 부위는 상기 제1 주입각의 이온 주입 공정을 통해 불순물이 도핑되고, 상기 예비 제1 폴리실리콘막의 제2 부위는 상기 제2 주입각의 이온 주입 공정을 통해 불순물이 도핑될 수 있다.
본 발명의 일 실시예에서, 상기 제1 불순물 도핑 공정은 플라즈마 어시스트 도핑 공정으로 수행될 수 있다.
본 발명의 일 실시예에서, 상기 개구부의 저면은 상기 포토다이오드의 상부면과 이격되도록 형성될 수 있다.
본 발명의 일 실시예에서, 상기 개구부의 표면 아래의 기판에 상기 제1 도전형과 반대의 제2 도전형의 불순물을 주입하여 누설 보호 불순물 영역을 형성할 수 있다.
본 발명의 일 실시예에서, 상기 예비 제1 폴리실리콘막 상에 상기 개구부 부위만 선택적으로 노출하는 이온 주입 마스크 패턴을 형성할 수 있다.
본 발명의 일 실시예에서, 상기 제1 및 제2 폴리실리콘막 내에 도핑된 제1 도전형의 불순물들이 상기 제1 및 제2 폴리실리콘막 내부에서 확산되도록 열처리 할 수 있다.
본 발명의 일 실시예에서, 상기 제1 및 제2 폴리실리콘막을 패터닝하여 매립 게이트 전극을 형성할 때, 상기 기판의 평탄면 상에는 게이트 전극을 형성할 수 있다.
상기 게이트 전극의 양 측의 기판 표면 아래에 제2 불순물 영역들을 형성할 수 있다.
본 발명의 일 실시예에서, 상기 제2 불순물 도핑 공정은 하나의 주입각으로 1회의 이온 주입 공정으로 수행될 수 있다.
본 발명의 일 실시예에서, 상기 제2 불순물 도핑 공정은 플라즈마 어시스트 도핑 공정으로 수행될 수 있다.
본 발명의 일 실시예에서, 상기 제1 불순물 도핑 공정에서 상기 개구부 표면 아래의 기판으로 불순물이 주입되지 않도록 상기 불순물의 주입 깊이를 설정할 수 있다.
본 발명의 일 실시예에서, 상기 제2 불순물 도핑 공정에서 상기 기판 표면 아래로 불순물이 도핑되지않도록 상기 불순물의 주입 깊이를 설정할 수 있다.
본 발명의 일 실시예에서, 상기 기판 상에 상기 매립 게이트 전극를 덮는 층간 절연막을 형성할 수 있다. 상기 층간 절연막 내에 연결 배선들을 형성할 수 있다. 다음에, 상기 매립 게이트 전극이 형성되는 기판 표면의 반대면인 기판 후면에 컬러 필터 및 마이크로 렌즈를 형성할 수 있다.
본 발명의 실시예들에 따르면, 상기 이미지 센서에서 전송 트랜지스터의 매립 게이트 전극은 불순물이 균일하게 도핑되어 있다. 그러므로, 상기 전송 트랜지스터는 우수한 전하 전송 능력을 갖는다. 따라서, 상기 이미지 센서는 잔상 발생, 노이즈 발생 등과 같은 불량이 감소된다. 상기 이미지 센서는 높은 품질의 이미지를 제공할 수 있다.
도 1은 본 발명의 이미지 센서에 적용되는 단위 픽셀의 등가 회로이다.
도 2는 본 발명의 일 실시예에 따른 이미지 센서의 일부를 나타내는 단면도이다.
도 3 내지 도 13은 도 2에 도시된 이미지 센서의 제조 방법을 설명하는 단면도들이다.
도 14 내지 도 16은 도 2에 도시된 이미지 센서의 다른 제조 방법을 설명하는 단면도들이다.
도 17은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 이미지 센서에 적용되는 단위 픽셀의 등가 회로이다. 도 2는 본 발명의 일 실시예에 따른 이미지 센서의 일부를 나타내는 단면도이다.
도 2의 단면도는 이미지 센서에서 수직 채널 전송 트랜지스터 영역 및 플레너형 트랜지스터 영역을 각각 나타낸다. 상기 플레너 트랜지스터 영역에 도시된 트랜지스터는 각 픽셀 내에 포함되는 트랜지스터일 수도 있고, 페리 회로에 포함되는 트랜지스터일 수도 있다.
도 2에 도시된 이미지 센서는 후면 수광 방식(Back Side Illumination)의 CMOS 이미지 센서이다.
도 1 및 도 2를 참조하면, 이미지 센서는 포토다이오드(102)와 복수의 MOS 트랜지스터들이 포함된다. 또한, 컬러 필터(color filter, 136) 및 마이크로 렌즈(138)가 포함된다. 상기 복수의 MOS 트랜지스터들은 예를들어, 수직 채널 전송 트랜지스터(TG), 리셋 트랜지스터(RST), 앰프 트랜지스터(Amp) 및 선택 트랜지스터(SEL)를 포함할 수 있다.
도 2를 참조하면, 반도체 물질을 포함하는 기판(100)이 마련된다. 상기 기판(100)은 단결정 실리콘 기판일 수 있다.
상기 기판(100)의 제1 면(10a)과 인접하는 기판(100) 내부에 수광부가 되는 포토다이오드(102)가 구비된다. 상기 제1 면(10a)은 기판(100)의 후면이 될 수 있다.
본 발명의 일 실시예에서, 상기 포토다이오드(102)는 n형 불순물 영역으로 구성될 수 있으며, 각 픽셀마다 구비될 수 있다. 상기 n형 불순물 영역은 저농도 영역(102a) 및 고농도 영역(102b)이 차례로 적층되어 있는 형상을 가질 수 있다.
상기 기판(100)의 제1 면(10a)에는 컬러 필터(136) 및 마이크로 렌즈(138)가 구비될 수 있다. 상기 기판(100)의 상부 평탄면인 제2 면(10b)에는 MOS 트랜지스터들 및 배선들이 구비될 수 있다. 상기 배선들은 각 MOS 트랜지스터들의 상에 위치할 수 있다.
상기 포토다이오드(102)는 전송 트랜지스터의 제1 불순물 영역(예를들어, 소오스 영역)과 전기적으로 연결된다.
본 실시예에서, 상기 전송 트랜지스터는 기판(100)의 평탄한 표면과 수직한 방향으로 채널이 형성되는 수직 채널 전송 트랜지스터일 수 있다.
상기 수직 채널 전송 트랜지스터는 후면 수광 방식의 이미지 센서에 사용하는 것이 효과적이다. 후면 수광 방식의 이미지 센서의 경우, 포토다이오드(102)는 기판(100)의 제1 면(10a)과 가깝게 배치된다. 그러므로, 상기 포토다이오드(102)는 상기 기판의 제2 면(10b)으로부터 매우 깊게 형성된다. 때문에, 상기 포토다이오드(102)에 생성된 전하들을 전송하기 위한 전송 트랜지스터가 기판(100)의 제2 면(10b) 상에 형성되는 플레너 트랜지스터인 경우, 상기 전하들의 전송이 용이하지 않을 수 있기 때문이다.
상기 수직 채널 전송 트랜지스터는 게이트 절연막(110), 매립 게이트 전극(120), 제1 및 제2 불순물 영역(102b, 126) 및 누설 보호 불순물 영역(108)을 포함할 수 있다.
상기 수직 채널 전송 트랜지스터가 위치하는 기판(100) 부위는 개구부(106)를 포함하고 있다. 상기 개구부(106)의 저면은 상기 포토다이오드(102)의 상부면과 일정 간격으로 이격되는 위치에 위치할 수 있다. 또한, 상기 개구부(106)의 저면은 상기 포토다이오드(102)의 상부면과 마주하도록 배치될 수 있다.
상기 게이트 절연막(110)은 상기 개구부(106)의 내부 표면 프로파일을 따라 구비될 수 있다. 또한, 상기 게이트 절연막(110)은 상기 기판(100)의 제2 면의 표면 상에 구비될 수 있다.
상기 매립 게이트 전극(120)은 상기 개구부(106) 내부를 채우면서 상기 기판(100)의 제2 면(10b)보다 돌출되는 형상을 갖는다. 상기 매립 게이트 전극(120)은 제1 폴리실리콘 패턴(116a) 및 제2 폴리실리콘 패턴(118a)을 포함한다.
상기 제1 폴리실리콘 패턴(116a)은 상기 게이트 절연막(110) 상에 상기 개구부(106)의 표면 프로파일을 따라 구비될 수 있다.
상기 제2 폴리실리콘 패턴(118a)은 상기 제1 폴리실리콘 패턴(116a) 상에 구비된다. 상기 제2 폴리실리콘 패턴(118a)은 상기 개구부(106) 내부를 채우고, 상기 기판의 제2 면보다 높게 돌출된다. 또한, 상기 제1 및 제2 폴리실리콘 패턴(116a, 118a)은 상기 개구부(106) 양 측의 기판 표면 상으로 일정 간격으로 연장되게 배치될 수 있다.
상기 제1 폴리실리콘 패턴(116a)은 제1 불순물 도핑 공정을 통해 N형 불순물들이 도핑되고, 불순물들이 확산되어 형성된 것이다. 상기 제2 폴리실리콘 패턴(118a)은 제2 불순물 도핑 공정을 통해 N형 불순물이 도핑되고, 불순물들이 확산되어 형성된 것이다.
상기 제1 및 제2 폴리실리콘 패턴(116a, 118a)이 적층되는 매립 게이트 전극(120)은 매우 균일한 불순물 농도를 갖는다. 즉, 상기 매립 게이트 전극(120)의 내부에는 불순물 농도가 타겟 범위를 벗어나는 부위가 생기지 않는다. 특히, 상기 매립 게이트 전극(120)의 일부 부위에 불순물 농도가 상대적으로 낮아져서 생기는 저항 성분이 포함되어 있지 않다. 따라서, 상기 매립 게이트를 포함하는 수직 채널 전송 트랜지스터는 우수한 전하 전송 능력을 갖는다.
상기 제1 불순물 영역(102b)은 상기 포토다이오드(102)와 공통으로 사용될 수 있다. 예를들어, 상기 제1 불순물 영역은 상기 포토다이오드에서 고농도 영역(102b)에 해당될 수 있다.
상기 제2 불순물 영역(126)은 상기 매립 게이트의 측벽과 이격되는 기판(100) 상부면 부위에 구비된다. 상기 제2 불순물 영역(126)은 플로팅 확산부(FD)와 공통으로 사용될 수 있다. 상기 제2 불순물 영역(126)은 N형 불순물이 고농도로 도핑된 영역일 수 있다.
상기 누설 보호 불순물 영역(108)은 상기 수직 채널 전송 트랜지스터의 채널 부위에 위치할 수 있다. 즉, 상기 개구부이 표면으로부터 하방으로 매우 얕은 깊이로 형성될 수 있다. 상기 누설 보호 불순물 영역(108)은 상기 제1 및 제2 불순물 영역(102b, 126)과는 다른 도전형인 P형 불순물이 도핑된 영역일 수 있다.
상기 누설 보호 불순물 영역(108)은 주변 부위의 기판의 P형 불순물보다 높은 농도의 P형 불순물이 도핑된 영역이다. 일 예로, 상기 누설 보호 불순물 영역(108)은 상기 제1 및 제2 불순물 영역(102b, 126)과 각각 접하도록 배치될 수 있다. 상기 누설 보호 불순물 영역(108)이 구비됨으로써, 상기 수직 채널 전송 트랜지스터가 턴 오프 상태일 때 상기 포토다이오드(102)로부터 전하들이 누설되는 것을 감소시킬 수 있다.
한편, 상기 리셋 트랜지스터(RST), 앰프 트랜지스터(Amp) 및 선택 트랜지스터(SEL)는 플레너형 트랜지스터일 수 있다. 또한, 페리 회로에 포함되는 트랜지스터들도 플레너형 트랜지스터 일 수 있다.
상기 플레너형 트랜지스터들은 각각 게이트 절연막(110), 게이트 전극(122) 및 제3 불순물 영역들(128)을 포함할 수 있다.
상기 게이트 절연막(110) 및 게이트 전극(122)은 기판의 제2 면 상에 구비될 수 있다.
상기 게이트 전극(122)은 제3 및 제4 폴리실리콘 패턴(116b, 118b)을 포함한다. 상기 제3 및 제4 폴리실리콘 패턴(116b, 118b)은 상기 제2 불순물 도핑 공정을 통해 N형 불순물이 도핑되고 불순물이 확산되어 형성된 것이다. 상기 제3 불순물 영역들(128)은 소오스/드레인으로 제공되며, N형 불순물이 도핑되어 있다.
한편, 도 1에 도시된 것과 같이, 상기 플로팅 확산부(126)는 상기 리셋 트랜지스터(RST) 일 측의 불순물 영역과 상기 앰프 트랜지스터(Amp)의 게이트 전극과도 접속될 수 있다. 또한, 상기 앰프 트랜지스터(Amp)의 일 측의 불순물 영역에는 선택 트랜지스터(SEL) 일 측의 불순물 영역과 접속될 수 있다. 상기 리셋 트랜지스터(RST)의 다른 일 측의 불순물 영역과, 상기 앰프 트랜지스터(Amp)의 다른 일 측의 불순물 영역은 전원 전위(VDD)가 접속되고 있다. 선택 트랜지스터(SEL)의 다른 일 측의 불순물 영역은 신호 라인이 접속될 수 있다.
본 발명의 일 실시예에 따른 이미지 센서에서, 수직 채널 전송 트랜지스터는 불순물 농도가 매우 균일한 폴리실리콘으로 형성된 매립 게이트를 포함한다. 따라서, 수직 채널 전송 트랜지스터가 우수한 전하 전송 능력을 갖는다. 이로인해, 상기 이미지 센서는 이미지 왜곡 개선, 변색, 혼색 및 노이즈 등의 문제가 개선되어 우수한 화질을 수득할 수 있다.
도 3 내지 도 13은 도 2에 도시된 이미지 센서의 제조 방법을 설명하는 단면도들이다.
도 3을 참조하면, 반도체 물질을 포함하는 기판(100)을 마련한다. 상기 기판(100)은 후면인 제1 면(10a)과 상부 평탄면인 제2 면(10b)을 포함한다.
상기 기판(100)의 제2 면(10b)의 일 부분에 N형 불순물을 도핑하여 포토다이오드(102)를 형성한다. 상기 포토다이오드(102)는 저농도 영역(102a) 및 고농도 영역(102b)이 수직으로 적층되는 형상의 n형 불순물 영역으로 구성될 수 있다. 즉, 상기 기판(100)의 제2 면과 더 가까운 부위의 포토다이오드(102)에 상대적으로 고농도의 N형 불순물을 도핑한다.
도 4를 참조하면, 상기 기판(100)의 제2 면(10b) 상에 마스크 패턴(104)을 형성한다. 상기 마스크 패턴(104)은 매립 게이트가 형성될 기판 부위를 노출하는 형상을 가질 수 있다. 상기 마스크 패턴(104)을 식각 마스크로 이용하여 상기 기판(100)을 이방성 식각하여 개구부(106)를 형성한다.
상기 개구부(106) 내부에는 후속 공정을 통해 매립 게이트가 형성된다. 그러므로, 상기 매립 게이트의 형상에 따라 상기 개구부(106)의 너비 및 깊이가 결정될 수 있다.
상기 개구부(106)의 저면은 상기 포토다이오드(102)의 상부면과 이격되도록 배치될 수 있다. 또한, 상기 개구부(106)의 저면은 상기 포토다이오드와 대향하도록 배치될 수 있다.
상기 개구부(106)의 내부 표면 부위에 P형 불순물을 도핑하여 누설 보호 불순물 영역(108)을 형성한다. 상기 기판(100) 상에는 상기 마스크 패턴(104)이 형성되어 있으므로, 상기 개구부(106)의 내부 표면 부위에만 P형 불순물이 도핑될 수 있다. 상기 누설 보호 불순물 영역(108)은 상기 개구부(106) 내부 표면으로부터 매우 얕은 깊이의 정션으로 형성할 수 있다. 상기 누설 보호 불순물 영역(108)은 수직 채널 전송 트랜지스터의 채널 부위에 위치할 수 있다. 상기 P형 불순물은 이온 주입 방법과 플라즈마 어시스티드 도핑 방법을 이용하여 도핑될 수 있다.
도 5를 참조하면, 상기 마스크 패턴(104)을 제거한다. 상기 마스크 패턴(104)을 제거하면, 상기 기판(100)의 제2 면(10b)이 노출될 수 있다.
상기 개구부(106)를 포함하는 기판(100) 상에 게이트 절연막(110)을 형성한다. 상기 게이트 절연막(110)은 상기 기판(100)의 제2 면(10b)과 개구부(106)의 내부 표면 프로파일을 따라 형성될 수 있다. 상기 게이트 절연막(110)은 실리콘 산화물로 형성할 수 있다. 일 예로, 상기 게이트 절연막(110)은 실리콘 산화물을 증착하여 형성할 수 있다. 다른 예로, 상기 게이트 절연막(110)은 실리콘을 포함하는 기판을 열산화시켜 형성할 수도 있다.
상기 게이트 절연막(110) 상에 예비 제1 폴리실리콘막(112)을 형성한다. 상기 예비 제1 폴리실리콘막(112)은 불순물이 도핑되지 않는 상태로 형성될 수 있다.
상기 예비 제1 폴리실리콘막(112)은 상기 게이트 절연막(110)의 표면 프로파일을 따라 형성할 수 있다. 즉, 상기 예비 제1 폴리실리콘막(112)은 상기 개구부(106) 내부를 완전하게 채우지 않도록 형성될 수 있다. 일 예로, 상기 개구부(106)의 깊이가 상기 개구부(106)의 폭보다 더 깊은 경우, 상기 예비 제1 폴리실리콘막(112)은 상기 개구부(106) 폭의 1/2보다 얇은 두께로 형성될 수 있다.
도 6 및 7을 참조하면, 상기 예비 제1 폴리실리콘막(112) 상에 제1 포토레지스트 패턴(114)을 형성한다.
상기 제1 포토레지스트 패턴(114)은 상기 개구부(106) 내부에 형성된 예비 제1 폴리실리콘막(112) 부위에만 선택적으로 N형 불순물을 주입하기 위한 이온 주입 마스크로 사용된다. 따라서, 상기 제1 포토레지스트 패턴은 상기 개구부(106) 내부에 위치하는 예비 제1 폴리실리콘막(112) 부위를 노출하고 나머지 부위는 모두 덮는 형상을 가질 수 있다.
상기 제1 포토레지스트 패턴(114)은 상기 기판(100)의 제2 면 상에 형성된 예비 제1 폴리실리콘막(112)에는 불순물이 도핑되지 않도록 충분한 두께를 가질 수 있다.
상기 제1 포토레지스트 패턴(114)을 이온주입 마스크로 사용하여 상기 예비 제1 폴리실리콘막(112)에 제1 불순물 도핑 공정을 수행한다. 따라서, N형 불순물이 부분적으로 도핑된 제1 폴리실리콘막(116)을 형성한다.
본 실시예에서, 상기 제1 불순물 도핑 공정은 상기 개구부(106) 저면에 대해 서로 다른 주입 각도를 갖는 수 회의 이온 주입 공정을 포함할 수 있다. 이하에서는 상기 제1 불순물 도핑 공정에서 2가지의 주입각으로 이온 주입하는 것에 대해 설명한다. 상기 주입각은 상기 개구부(106)의 저면과 평행한 평면과 주입되는 이온이 이루는 예각일 수 있다.
도 6에 도시된 것과 같이, 먼저 제1 주입각(a)으로 N형 불순물을 이온 주입한다. 이 때, 상기 제1 포토레지스트 패턴(114)이 형성되어 있는 부위에는 상기 N형 불순물이 이온주입되지 않고, 상기 개구부(106) 내에 형성된 예비 제1 폴리실리콘막(112)에만 N형 불순물이 이온주입 된다. 상기 개구부(106)의 평탄한 저면에 대해 서로 다른 방향으로 이온 주입되더라도, 상기 개구부(106) 저면에 대해 동일한 예각으로 주입되는 이온은 동일한 주입각인 것으로 설명한다.
계속하여, 도 7에 도시된 것과 같이, 제2 주입각(b)으로 N형 불순물을 이온 주입한다. 상기 제2 주입각(b)은 상기 제1 주입각(a)과는 다른 각도일 수 있다. 이와같이, 서로 다른 주입각으로 N형 불순물을 이온 주입함으로써, 상기 제1 폴리실리콘막(116)을 형성할 수 있다.
상기 제1 및 제2 주입각(a, b)은 상기 제1 폴리실리콘막(116) 내에 균일한 이온 주입이 이루어지도록 그 각도를 설정할 수 있다. 즉, 상기 개구부(106) 내부에서의 예비 제1 폴리실리콘막(112)의 제1 부위에는 상기 제1 주입각의 이온 주입 공정을 통해 불순물이 도핑되고, 상기 예비 제1 폴리실리콘막(112)의 제2 부위는 상기 제2 주입각의 이온 주입 공정을 통해 불순물이 도핑될 수 있다.
일 예로, 상기 제1 주입각(a)은 주입되는 불순물들이 상기 개구부 저면 및 하부 측벽 부위에 대부분 도핑되도록 설정할 수 있다. 또한, 상기 제2 주입각(b)은 주입되는 불순물들이 상기 개구부의 상부 측벽 부위에 대부분 도핑되도록 설정할 수 있다. 이 경우, 상기 제2 주입각(b)은 상기 제1 주입각(a)보다 낮은 각도일 수 있다.
상기 제1 및 제2 주입각(a, b)은 상기 개구부(106)의 종횡비에 따라 다르게 설정될 수 있다. 상기 개구부(106)의 종횡비가 커질수록 상기 주입각의 수를 증가시킬 수 있다.
도 10a는 상기 1차 도핑 공정을 수행하였을 때의 상기 개구부 부위의 상기 제1 폴리실리콘막에서 불순물이 도핑되어 있는 상태를 나타낸다.
상기 1차 도핑 공정은 서로 다른 주입 각도를 갖는 수 회의 이온 주입 공정을 통해 수행된다. 때문에, 도 10a에 도시된 것과 같이, 상기 개구부(106)의 종횡비가 크다 하더라도 상기 예비 제1 폴리실리콘막(112)에 불순물이(A) 균일하게 도핑된다.
또한, 상기 주입각들을 변경함으로서 상기 개구부(106) 저면 및 측벽 부위의 예비 제1 폴리실리콘막(112)에 목표한 이온 침투 깊이(Rp)를 갖도록 용이하게 조절할 수 있다. 따라서, 상기 개구부(106) 저면 및 측면 아래의 기판(100)까지 N형 불순물이 침투되지 않도록 이온 주입할 수 있다. 그러므로, 상기 1차 도핑 공정을 수행하더라도 상기 누설 보호 불순물 영역(108)의 불순물 농도가 변하지 않도록 할 수 있다.
도 8을 참조하면, 상기 제1 포토레지스트 패턴(114)을 제거한다. 다음에, 상기 제1 폴리실리콘막(116) 상에 예비 제2 폴리실리콘막(117)을 형성한다. 상기 예비 제2 폴리실리콘막(117)은 불순물이 도핑되지 않은 상태이다.
상기 예비 제2 폴리실리콘막(117)은 상기 개구부(106)를 완전하게 채우면서 상기 기판(100)의 제2 면 상으로 일정 두께를 갖도록 형성할 수 있다. 상기 예비 제2 폴리실리콘막(117)의 상부면은 수직 채널 전송 트랜지스터의 매립 게이트의 상부면 및 플레너 트랜지스터의 게이트 전극들의 상부면이 될 수 있다.
도 9를 참조하면, 상기 예비 제2 폴리실리콘막(117)에 제2 불순물 도핑 공정을 수행한다. 따라서, N형 불순물이 도핑된 제2 폴리실리콘막(118)을 형성한다. 상기 제2 불순물 도핑 공정은 이온 주입 마스크 없이 진행되므로, 상기 예비 제2 폴리실리콘막(117) 상부면에 전체에 불순물이 도핑될 수 있다.
상기 제2 불순물 도핑 공정은 1회의 이온 주입 공정을 통해 수행될 수 있다.상기 제2 불순물 도핑 공정은 하나의 주입각으로 이온 주입될 수 있다.
상기 제2 불순물 도핑 공정에서 상기 기판(100)의 제2 표면 상에 형성된 상기 제1 폴리실리콘막(116)에도 상기 N형 불순물이 도핑될 수 있다. 그러나, 상기 제2 면의 기판(100) 표면 아래에는 상기 N형 불순물이 주입되지 않도록 불순물 주입 깊이를 조절할 수 있다.
도 10b는 상기 2차 도핑 공정을 수행하였을 때의 상기 개구부 부위의 상기 제1 및 제2 폴리실리콘막에서 불순물이 도핑되어 있는 상태를 나타낸다. 도 10c는 불순물들이 확산된 상태의 상기 제1 및 제2 폴리실리콘막을 나타낸다.
도 10b에 도시된 것과 같이, 상기 개구부(106)의 중심 부위의 제2 폴리실리콘막(118)에는 일부 불순물이 도핑되지 않은 부위가 생길 수 있다.
이 후, 상기 제1 및 제2 폴리실리콘막(116, 118) 내에 도핑된 불순물들을 확산시키기 위한 열처리 공정을 수행한다. 상기 열처리 공정은 별도의 공정으로 수행될 수 있다. 이와는 달리, 별도의 공정은 수행하지 않고 후속의 증착 공정 및 식각 공정 등을 수행하는 중에 발생되는 열에 의해 열처리되어 상기 불순물이 확산되도록 할 수도 있다.
상기 열처리 시에 상기 제1 및 제2 폴리실리콘막(116, 118)에 도핑된 불순물이 서로 방사상으로 확산하게 된다. 따라서, 도 10c에 도시된 것과 같이, 상기 제1 및 제2 폴리실리콘막(116, 118)에 균일하게 불순물들이 도핑될 수 있다.
상기 열처리에 의해 상기 제1 폴리실리콘막(116)의 불순물들의 일부가 제2 폴리실리콘막(118) 부위로 확산되고, 상기 제2 폴리실리콘막(118)의 불순물들의 일부가 하방으로 확산됨으로써 상기 개구부(106) 중심 부위의 제2 폴리실리콘막 부위에도 불순물들이 도핑될 수 있다.
상기 제1 폴리실리콘막(116)에 불순물들이 균일하게 도핑되어 있지 않는 경우에는 상기 열처리 공정을 수행하더라도 상기 제1 및 제2 폴리실리콘막(116, 118)의 적층 구조에서 불순물 농도 불균일 영역이 생길 수 있다. 예를들어, 상기 제1 폴리실리콘막(116)에서 상대적으로 낮은 불순물 농도를 갖는 부위가 있는 경우, 상기 부위의 불순물들이 상기 개구부(106) 중심 부위의 제2 폴리실리콘막(118)까지 충분하게 확산되지 못하게 된다. 따라서, 상기 제1 및 제2 폴리실리콘막(116, 118)의 적층 구조에 불순물 농도 불균일 영역이 생길 수 있다.
그러나, 본 실시예의 경우, 상기 제1 폴리실리콘막(116)에 불순물들이 균일하게 도핑되어 있다. 그러므로, 상기 열처리 공정을 수행하면 상기 제1 폴리실리콘막(116)에 균일하게 도핑된 불순물들이 제2 폴리실리콘막(118)부위로 충분히 확산될 수 있다. 즉, 상기 개구부(106) 중심 부위의 제2 폴리실리콘막(118)까지 불순물들이 용이하게 확산될 수 있으므로 상기 불순물 농도 불균일 영역이 생기지 않게된다.
한편, 상기 열처리 시에 상기 기판(100)의 제2 면 상에 형성된 제2 폴리실리콘막(118)의 불순물들도 하방으로 확산된다. 즉, 상기 기판의 제2 면에 형성된 제1 폴리실리콘막(116)은 상기 제1 불순물 도핑 공정에 의해 불순물이 도핑되지 않지만, 제2 불순물 도핑 공정 및 열처리를 통한 불순물 확산을 통해 불순물이 균일하게 도핑될 수 있다.
도 11을 참조하면, 상기 제2 폴리실리콘막(118) 상에 식각 마스크 패턴을 형성하고, 상기 식각 마스크 패턴을 이용하여 상기 제2 및 제1 폴리실리콘막(118, 116)을 식각한다. 따라서, 상기 기판(100) 상에 매립 게이트 전극(120) 및 게이트 전극(122)을 각각 형성한다. 이 후, 상기 식각 마스크 패턴을 제거한다.
상기 매립 게이트 전극(120)은 제1 및 제2 폴리실리콘 패턴(116a, 118a)이 적층된 형상을 가질 수 있다. 상기 매립 게이트 전극(120)은 상기 개구부(106) 내부에서 기판(100)의 제2 면(10b)의 상부로 돌출되는 형상을 가질 수 있다. 상기 매립 게이트 전극(120)의 가장자리 부위는 상기 기판의 제2 면 상에 위치하도록 형성할 수 있다. 상기 매립 게이트 전극(120)은 수직 채널 전송 트랜지스터의 게이트 전극으로 제공될 수 있다.
상기 게이트 전극(122)은 제3 및 제4 폴리실리콘 패턴(116b. 118b)이 적층된 형상을 가질 수 있다. 상기 게이트 전극(122)은 상기 기판(100)의 제2 면 상에 형성될 수 있다. 상기 게이트 전극(122)은 플레너 트랜지스터의 게이트 전극(122)으로 제공될 수 있다.
상기 설명한 공정에 의해, 균일하게 N형 불순물이 도핑된 매립 게이트 및 게이트 전극을 형성할 수 있다. 또한, 상기 매립 게이트 및 게이트 전극이 형성되지 않는 부위의 기판의 제2 면에 아래에는 상기 N형 불순물들이 도핑되지 않도록 할 수 있다.
도 12를 참조하면, 상기 기판(100)의 제2 면 상에 적어도 플로팅 확산부를 노출하는 제2 포토레지스트 패턴(124)을 형성한다. 상기 제2 포토레지스트 패턴(124)은 상기 매립 게이트 전극(120)의 단부의 일부를 노출하는 형상을 가질 수 있다. 따라서, 후속의 이온 주입 공정에서, 상기 매립 게이트 패턴(120)의 단부에 셀프 얼라인되어 불순물들이 주입될 수 있다.
상기 제2 포토레지스트 패턴(124)이 형성된 기판으로 N형 불순물을 주입하여 플로팅 확산부(126)를 형성한다.
이 후, 상기 게이트 전극(122)의 양 측에도 이온 주입 공정을 통해 제3 불순물 영역들(128)을 형성한다. 상기 제3 불순물 영역(128)은 플레너 트랜지스터의 소오스/드레인 영역으로 제공될 수 있다.
도 13을 참조하면, 상기 기판(100) 상에 상기 수직 채널 트랜지스터 및 플레너 트랜지스터들을 덮는 층간 절연막(130)을 형성한다. 또한, 상기 층간 절연막(130) 내에 연결 배선들(132)을 형성한다.
이 후, 상기 기판(100)의 제1 면(10a) 부위를 연마하여 상기 기판의 두께를 감소시킬 수 있다. 이 후, 상기 기판(100)의 제1 면 상에 반사 방지막(134)을 형성한다. 또한, 상기 반사 방지막(134) 상에 컬러 필터(136) 및 마이크로 렌즈(138)를 형성한다.
상기 공정에 의해 형성된 상기 이미지 센서는 수직 채널 전송 트랜지스터를 포함한다. 상기 수직 채널 전송 트랜지스터는 저항 성분으로 작용하는 농도 불균일 영역을 포함하지 않고 균일하게 불순물이 도핑된 매립 게이트 전극을 포함한다. 따라서, 상기 수직 채널 전송 트랜지스터는 우수한 전하 전송 능력을 갖는다. 이로인해, 상기 이미지 센서는 잔상 발생, 노이즈 발생, 이미지 래그 등과 같은 불량이 감소되고, 높은 품질의 이미지를 제공할 수 있다.
도 14 내지 도 16은 도 1에 도시된 이미지 센서의 다른 제조 방법을 설명하는 단면도들이다.
이하에서 설명하는 방법은 상기 제1 및 제2 불순물 도핑 공정들을 제외하고는 도 3 내지 도 13을 참조로 설명한 방법과 동일하다.
도 3 내지 도 5를 참조로 설명한 것과 동일한 공정들을 수행하여, 도 5에 도시된 구조를 형성한다.
도 14를 참조하면, 상기 예비 제1 폴리실리콘막(112) 상에 제1 포토레지스트 패턴(114)을 형성한다. 상기 제1 포토레지스트 패턴(114)은 상기 개구부(106) 부위를 노출시키고 나머지 부위는 덮는 형상을 갖는다.
상기 제1 포토레지스트 패턴(114)을 이온주입 마스크로 사용하여 상기 예비 제1 폴리실리콘막(112) 상에 제1 불순물 도핑 공정을 수행한다. 따라서, N형 불순물이 도핑된 제1 폴리실리콘막(116)을 형성한다.
본 실시예에서, 상기 제1 불순물 도핑 공정은 플라즈마 어시스티드 도핑(Plasma - Assisted Doping) 공정으로 진행할 수 있다. 상기 플라즈마 어시스티드 도핑 공정을 수행하는 경우, 1회의 도핑 공정에 의해 상기 제1 폴리실리콘막을 형성할 수 있다.
상기 제1 불순물 도핑 공정을 수행하기 위하여, 이온화 가능한 N형 불순물 소오스 가스를 공정 챔버 내로 유입한다. 전압 펄스가 인가되어 상기 공정 챔버 내에는 상기 기판(100) 부위에서 플라즈마 쉬스를 갖는 플라즈마를 생성한다. 상기 플라즈마 내의 이온들은 상기 전압 펄스에 의해 기판(100) 방향으로 가속되어 상기 기판(100) 표면 상에 흡착 또는 일부 주입된다. 이 후, 상기 이온들은 기판 표면 아래로 확산되면서 주입된다.
상기 예비 제1 폴리실리콘막(112)은 상기 개구부(106)의 폭의 1/2보다 얇은 두께로 형성될 수 있다. 상기 얇은 두께의 예비 제1 폴리실리콘막(102)에 균일하게 N형 불순물을 도핑하여야 한다. 또한, 상기 제1 불순물 도핑 공정 시에 상기 개구부(106) 표면 아래의 기판(100) 부위에는 N형 불순물이 확산되지 않도록 이온 침투 깊이가 조절되어야 한다.
그런데, 상기 플라즈마 어시스티드 도핑 공정은 일반적으로 사용하는 이온 주입(예를들어, 빔 라인 이온 주입)공정보다 낮은 에너지로 도핑이 이루어지므로, 매우 얕은 정션을 갖도록 불순물을 주입할 수 있다. 또한, 상기 개구부의 종횡비가 크더라도 상기 예비 제1 폴리실리콘막(112)에 균일하게 도핑이 이루어질 수 있다. 따라서, 상기 플라즈마 어시스티드 도핑 공정을 적용함으로써, 1회의 도핑 공정으로도 균일한 불순물 농도를 갖는 제1 폴리실리콘막(116)을 형성할 수 있다.
도 15를 참조하면, 상기 제1 포토레지스트 패턴(114)을 제거한다. 다음에, 상기 제1 폴리실리콘막(116) 상에 예비 제2 폴리실리콘막(117)을 형성한다. 상기 예비 제2 폴리실리콘막(117)은 불순물이 도핑되지 않은 상태이다.
상기 예비 제2 폴리실리콘막(117)은 상기 개구부(106)를 완전하게 채우면서 상기 기판(100)의 제2 면 상으로 일정 두께를 갖도록 형성할 수 있다. 상기 예비 제2 폴리실리콘막(117)의 상부면은 수직 채널 전송 트랜지스터의 매립 게이트 전극의 상부면 및 플레너 트랜지스터의 게이트 전극들의 상부면이 될 수 있다.
도 16을 참조하면, 상기 예비 제2 폴리실리콘막(117)에 제2 불순물 도핑 공정을 수행한다. 따라서, N형 불순물이 도핑된 제2 폴리실리콘막(118)을 형성한다. 상기 제2 불순물 도핑 공정은 이온 주입 마스크 없이 진행되므로, 상기 예비 제2 폴리실리콘막(117) 전체 상부면에 불순물이 도핑될 수 있다.
상기 제2 불순물 도핑 공정은 1회의 이온 주입 공정을 통해 수행될 수 있다. 상기 이온 주입 공정으로 도핑할 때 하나의 주입각으로 이온이 주입될 수 있다. 상기 제2 불순물 도핑 공정에서 상기 기판(100)의 제2 면의 상부 표면 부위에는 상기 N형 불순물이 주입되지 않도록 불순물 주입 깊이를 조절할 수 있다.
이와는 다른 예로, 상기 제2 불순물 도핑 공정은 플라즈마 어시스티드 도핑 공정을 통해 수행될 수도 있다.
이 후, 열처리 공정을 수행하여, 상기 제1 및 제2 폴리실리콘막 내에 도핑된 불순물들을 확산시킬 수 있다.
계속하여, 도 11 내지 도 13을 참조로 설명한 공정들을 동일하게 수행함으로써, 도 2에 도시된 이미지 센서를 제조할 수 있다.
상기 공정에 의해 형성된 상기 이미지 센서는 수직 채널 전송 트랜지스터를 포함한다. 상기 수직 채널 전송 트랜지스터는 균일하게 불순물이 도핑된 매립 게이트 전극을 포함한다. 따라서, 상기 수직 채널 전송 트랜지스터는 우수한 전하 전송 능력을 갖는다. 이로인해, 상기 이미지 센서는 잔상 발생, 노이즈 발생, 이미지 래그 등과 같은 불량이 감소되고, 높은 품질의 이미지를 제공할 수 있다.
도 17은 본 발명의 일 실시예에 따른 이미지 센서를 포함하는 컴퓨팅 시스템을 나타내는 블록도이다.
도 17을 참조하면, 컴퓨팅 시스템(900)은 이미지 센서(910), 프로세서(920) 및 저장 장치(STORAGE DEVICE)(930)를 포함한다.
상기 이미지 센서(910)는 입사광에 상응하는 디지털 신호를 생성한다. 상기 저장 장치(930)는 상기 디지털 신호를 저장한다. 상기 프로세서(920)는 상기 이미지 센서(910) 및 상기 저장 장치(930)의 동작을 제어한다.
상기 컴퓨팅 시스템(900)은 메모리 장치(MEMORY DEVICE)(940), 입출력 장치(950) 및 전원 장치(960)를 더 포함할 수 있다. 또한, 도 17에는 도시되지 않았지만, 상기 컴퓨팅 시스템(900)은 비디오 카드, 사운드 카드, 메모리 카드, USB 장치 등과 통신하거나, 또는 다른 전자 기기들과 통신할 수 있는 포트(port)들을 더 포함할 수 있다.
상기 프로세서(920)는 특정 계산들 또는 태스크(task)들을 수행할 수 있다. 실시예에 따라서, 상기 프로세서(920)는 마이크로프로세서(microprocessor), 중앙 처리 장치(CPU, Central Processing Unit)일 수 있다. 프로세서(920)는 어드레스 버스(address bus), 제어 버스(control bus) 및 데이터 버스(data bus)를 통하여 상기 저장 장치(930), 상기 메모리 장치(940) 및 상기 입출력 장치(950)에 연결되어 통신을 수행할 수 있다. 실시예에 따라서, 상기 프로세서(920)는 주변 구성요소 상호연결(Peripheral Component Interconnect; PCI) 버스와 같은 확장 버스에도 연결될 수 있다.
상기 저장 장치(930)는 플래시 메모리 장치(flash memory device), 솔리드 스테이트 드라이브(Solid State Drive; SSD), 하드 디스크 드라이브(Hard Disk Drive; HDD), 씨디롬(CD-ROM) 및 모든 형태의 비휘발성 메모리 장치 등을 포함할 수 있다.
상기 메모리 장치(940)는 컴퓨팅 시스템(900)의 동작에 필요한 데이터를 저장할 수 있다. 예를 들어, 메모리 장치(940)는 동적 랜덤 액세스 메모리(Dynamic Random Access Memory; DRAM), 정적 랜덤 액세스 메모리(Static Random Access Memory; SRAM) 등과 같은 휘발성 메모리 장치 및 이피롬(Erasable Programmable Read-Only Memory; EPROM), 이이피롬(Electrically Erasable Programmable Read-Only Memory; EEPROM) 및 플래시 메모리 장치(flash memory device) 등과 같은 비휘발성 메모리 장치를 포함할 수 있다.
상기 입출력 장치(950)는 키보드, 키패드, 마우스 등과 같은 입력 수단 및 프린터, 디스플레이 등과 같은 출력 수단을 포함할 수 있다. 전원 장치(960)는 컴퓨팅 시스템(900)의 동작에 필요한 동작 전압을 공급할 수 있다.
상기 이미지 센서(910)는 상기 버스들 또는 다른 통신 링크를 통해서 프로세서(920)와 연결되어 통신을 수행할 수 있다.
상기 이미지 센서(910)는 도 2에 도시된 것과 같이 후면 수광 방식의 CMOS 이미지 센서일 수 있다. 또한, 수직 채널 전송 트랜지스터를 포함할 수 있다. 또한, 상기 이미지 센서(910)는 다양한 형태들의 패키지로 구현될 수 있다. 예를 들어, 이미지 센서(910)의 적어도 일부의 구성들은 PoP(Package on Package), Ball grid arrays(BGAs), Chip scale packages(CSPs), Plastic Leaded Chip Carrier(PLCC), Plastic Dual In-Line Package(PDIP), Die in Waffle Pack, Die in Wafer Form, Chip On Board(COB), Ceramic Dual In-Line Package(CERDIP), Plastic Metric Quad Flat Pack(MQFP), Thin Quad Flatpack(TQFP), Small Outline(SOIC), Shrink Small Outline Package(SSOP), Thin Small Outline(TSOP), Thin Quad Flatpack(TQFP), System In Package(SIP), Multi Chip Package(MCP), Wafer-level Fabricated Package(WFP), Wafer-Level Processed Stack Package(WSP) 등과 같은 패키지들을 이용하여 실장될 수 있다.
실시예에 따라서, 상기 이미지 센서(910)는 프로세서(920)와 함께 하나의 칩에 집적될 수도 있고, 서로 다른 칩에 각각 집적될 수도 있다.
한편, 상기 컴퓨팅 시스템(900)은 상기 이미지 센서(910)를 이용하는 모든 컴퓨팅 시스템으로 해석되어야 할 것이다. 예를 들어, 상기 컴퓨팅 시스템(900)은 디지털 카메라, 이동 전화기, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 스마트폰 등을 포함할 수 있다.
본 발명의 방법에 의해 제조된 이미지 센서는 상기 이미지 센서를 포함하는 임의의 전자 장치에 유용하게 이용될 수 있다. 예를 들어, 본 발명의 방법에 의해 제조된 이미지 센서는 휴대폰(Mobile Phone), 스마트 폰(Smart Phone), 개인 정보 단말기(personal digital assistant; PDA), 휴대형 멀티미디어 플레이어(portable multimedia player; PMP), 디지털 카메라(Digital Camera), 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television) 등에 적용될 수 있다.
100 : 기판 102 : 포토다이오드
104 : 마스크 패턴 106 : 개구부
108 : 누설 보호 불순물 영역 110 : 게이트 절연막
112 : 예비 제1 폴리실리콘막 114 : 제1 포토레지스트 패턴
116 : 제1 폴리실리콘막 118 : 제2 폴리실리콘막
120 : 매립 게이트 전극 122 : 게이트 전극
124 : 제2 포토레지스트 패턴 126 : 플로팅 확산부

Claims (10)

  1. 기판 내부에 포토다이오드를 형성하는 단계;
    상기 기판의 일부를 식각하여 상기 포토다이오드와 대향하는 개구부를 형성하는 단계;
    상기 개구부 내부 표면 및 기판 상부면을 따라 게이트 절연막 및 예비 제1 폴리실리콘막을 형성하는 단계;
    상기 개구부 내부 표면에 위치한 예비 제1 폴리실리콘막의 각 부위에 균일하게 제1 도전형의 불순물이 도핑되도록 제1 불순물 도핑 공정을 수행하여 제1 폴리실리콘막을 형성하는 단계;
    상기 제1 폴리실리콘막 상에 예비 제2 폴리실리콘막을 형성하는 단계;
    상기 예비 제2 폴리실리콘막 전면에 대해 상기 제1 도전형의 불순물이 도핑되도록 제2 불순물 도핑 공정을 수행하여 제2 폴리실리콘막을 형성하는 단계;
    상기 제1 및 제2 폴리실리콘막을 패터닝하여 상기 개구부에 매립 게이트 전극을 형성하는 단계; 및
    상기 매립 게이트 전극의 일 측의 기판 표면 부위에 제1 불순물 영역을 형성하는 단계를 포함하는 이미지 소자의 제조 방법.
  2. 제1항에 있어서, 상기 제1 불순물 도핑 공정은, 상기 개구부 저면의 평탄면에 대해 서로 다른 주입각을 갖는 복수의 이온 주입 공정으로 수행되는 이미지 소자의 제조 방법.
  3. 제2항에 있어서, 상기 서로 다른 주입각은 제1 및 제2 주입각을 포함하고, 상기 예비 제1 폴리실리콘막의 제1 부위는 상기 제1 주입각의 이온 주입 공정을 통해 불순물이 도핑되고, 상기 예비 제1 폴리실리콘막의 제2 부위는 상기 제2 주입각의 이온 주입 공정을 통해 불순물이 도핑되는 이미지 소자의 제조 방법.
  4. 제1항에 있어서, 상기 제1 불순물 도핑 공정은, 플라즈마 어시스트 도핑 공정으로 수행되는 이미지 소자의 제조 방법.
  5. 제1항에 있어서, 상기 개구부의 표면 아래의 기판에 상기 제1 도전형과 반대의 제2 도전형의 불순물을 주입하여 누설 보호 불순물 영역을 형성하는 단계를 더 포함하는 이미지 소자의 제조 방법.
  6. 제1항에 있어서, 상기 예비 제1 폴리실리콘막 상에 상기 개구부 부위만 선택적으로 노출하는 이온 주입 마스크 패턴을 형성하는 단계를 더 포함하는 이미지 소자의 제조 방법.
  7. 제1항에 있어서, 상기 제1 및 제2 폴리실리콘막 내에 도핑된 제1 도전형의 불순물들이 상기 제1 및 제2 폴리실리콘막 내부에서 확산되도록 열처리 하는 단계를 더 포함하는 이미지 소자의 제조 방법.
  8. 제1항에 있어서, 상기 제1 및 제2 폴리실리콘막을 패터닝하는 공정에서, 상기 기판의 평탄면 상에는 게이트 전극을 형성하는 이미지 소자의 제조 방법.
  9. 제1항에 있어서, 상기 제2 불순물 도핑 공정은 하나의 주입각으로 1회의 이온 주입 공정으로 수행되는 이미지 소자의 제조 방법.
  10. 제1항에 있어서, 상기 제2 불순몰 도핑 공정은 플라즈마 어시스트 도핑 공정으로 수행되는 이미지 소자의 제조 방법.
KR1020130126449A 2013-10-23 2013-10-23 이미지 소자의 제조 방법 KR20150046898A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020130126449A KR20150046898A (ko) 2013-10-23 2013-10-23 이미지 소자의 제조 방법
US14/294,413 US20150108555A1 (en) 2013-10-23 2014-06-03 Method of manufacturing image sensors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020130126449A KR20150046898A (ko) 2013-10-23 2013-10-23 이미지 소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20150046898A true KR20150046898A (ko) 2015-05-04

Family

ID=52825440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130126449A KR20150046898A (ko) 2013-10-23 2013-10-23 이미지 소자의 제조 방법

Country Status (2)

Country Link
US (1) US20150108555A1 (ko)
KR (1) KR20150046898A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569280B2 (en) 2020-03-31 2023-01-31 SK Hynix Inc. Image sensing device

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102433575B1 (ko) 2015-10-12 2022-08-19 삼성전자주식회사 이미지 센서
KR102535680B1 (ko) * 2016-03-22 2023-05-24 에스케이하이닉스 주식회사 이미지 센서 및 그 제조방법
US10051218B1 (en) * 2017-02-03 2018-08-14 SmartSens Technology (U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor and reflective structure
US9992437B1 (en) * 2017-02-03 2018-06-05 SmartSense Technology(U.S.), Inc. Stacked image sensor pixel cell with in-pixel vertical channel transfer transistor
DE102018122628B4 (de) * 2017-09-29 2023-08-03 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS Bildsensor mit gezackter Fotodiodenstruktur
US11309348B2 (en) * 2019-09-11 2022-04-19 Taiwan Semiconductor Manufacturing Company, Ltd. High density image sensor
CN111584532B (zh) * 2020-06-29 2023-06-30 上海华力微电子有限公司 转移管的垂直栅及cmos传感器的形成方法
CN112614860A (zh) * 2020-12-16 2021-04-06 上海华力微电子有限公司 垂直栅半导体器件的制备方法
CN113611718B (zh) * 2021-07-29 2024-05-28 上海华力微电子有限公司 一种垂直栅半导体器件的制备方法
WO2023149187A1 (ja) * 2022-02-02 2023-08-10 ソニーセミコンダクタソリューションズ株式会社 縦型トランジスタ、光検出装置、及び、電子機器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
US8445944B2 (en) * 2004-02-04 2013-05-21 Sony Corporation Solid-state image pickup device
US7410862B2 (en) * 2006-04-28 2008-08-12 International Business Machines Corporation Trench capacitor and method for fabricating the same
JP4862878B2 (ja) * 2008-10-30 2012-01-25 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5515434B2 (ja) * 2009-06-03 2014-06-11 ソニー株式会社 半導体装置及びその製造方法、固体撮像素子
JP2010287743A (ja) * 2009-06-11 2010-12-24 Sony Corp 半導体装置及びその製造方法、固体撮像素子
JP2011159756A (ja) * 2010-01-29 2011-08-18 Sony Corp 固体撮像装置とその製造方法、及び電子機器
KR101867488B1 (ko) * 2012-01-10 2018-06-14 삼성전자주식회사 이미지 센서
KR101867337B1 (ko) * 2012-01-30 2018-06-15 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR101931658B1 (ko) * 2012-02-27 2018-12-21 삼성전자주식회사 이미지 센서의 단위 픽셀 및 이를 포함하는 이미지 센서

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11569280B2 (en) 2020-03-31 2023-01-31 SK Hynix Inc. Image sensing device

Also Published As

Publication number Publication date
US20150108555A1 (en) 2015-04-23

Similar Documents

Publication Publication Date Title
KR20150046898A (ko) 이미지 소자의 제조 방법
JP5814625B2 (ja) 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
US7939867B2 (en) Complementary metal-oxide-semiconductor (CMOS) image sensor and fabricating method thereof
US20090166693A1 (en) Image Sensor and Manufacturing Method Thereof
US8648944B2 (en) Solid-state image sensor and camera having impurity diffusion region
US7592196B2 (en) Method for fabricating a CMOS image sensor
US8686482B2 (en) CMOS image sensor
US9543340B2 (en) Photoelectric conversion device and method of manufacturing photoelectric conversion device
US20140346578A1 (en) Solid-state image sensor, method of manufacturing the same, and image capturing system
JP2005072236A (ja) 半導体装置および半導体装置の製造方法
KR20140003206A (ko) 매립비트라인을 구비한 반도체 장치 및 그 제조방법
KR100570819B1 (ko) 전송 게이트 전극들에 중첩하면서 자기정렬된 포토다이오드들을 갖는 이미지 센서의 화소들을 제조하는방법들 및 그에 의해 제조된 이미지 센서의 화소들
US7659188B2 (en) Semiconductor device and method for manufacturing the same
JP6132891B2 (ja) 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
US5898006A (en) Method of manufacturing a semiconductor device having various types of MOSFETS
JP2016103615A (ja) 撮像装置の製造方法、撮像装置および撮像システム
JP2012238760A (ja) 半導体装置およびその製造方法
US10096640B2 (en) Solid-state imaging apparatus and method for manufacturing the same
KR20080008719A (ko) 시모스 이미지 센서 및 그 제조 방법
US10147754B2 (en) Backside illuminated image sensor with improved contact area
TW201537738A (zh) 互補式金屬氧化物半導體影像感測器與其製造方法
WO2022037180A1 (zh) 半导体器件及其制备方法
JP2003297957A (ja) 半導体装置及び半導体装置の製造方法
KR100690984B1 (ko) 이미지 센서 제조 방법
US8754456B2 (en) Miniature image sensor

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid