CN101719765A - 一种低抖动时钟的产生方法和装置 - Google Patents
一种低抖动时钟的产生方法和装置 Download PDFInfo
- Publication number
- CN101719765A CN101719765A CN200910224251.7A CN200910224251A CN101719765A CN 101719765 A CN101719765 A CN 101719765A CN 200910224251 A CN200910224251 A CN 200910224251A CN 101719765 A CN101719765 A CN 101719765A
- Authority
- CN
- China
- Prior art keywords
- speed clock
- time delay
- clock
- low
- delta
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000004364 calculation method Methods 0.000 claims description 28
- 230000001934 delay Effects 0.000 claims description 13
- 238000003780 insertion Methods 0.000 claims description 7
- 230000037431 insertion Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000003672 processing method Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/662—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by adding or suppressing pulses
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明公开了一种低抖动时钟的产生方法，包括：在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的低速时钟。本发明还同时公开了一种低抖动时钟的产生装置，运用该方法和装置可减小低速时钟的抖动，实现方法简便，且节约器件成本。
Description
技术领域
本发明涉及通信领域中低速时钟的恢复技术，尤其涉及一种低抖动时钟的产生方法和装置。
背景技术
目前，在同步数字系列(SDH)光端机的支路时钟恢复过程中，或端到端伪线仿真的应用中，都需要恢复出E1或T1的时钟，通常的做法是：对高速时钟执行分频操作从而得到低速时钟，然而，在实际应用过程中，高速时钟不可能总为低速时钟的整数倍，因此需不断微调低速时钟的速率。由于低速时钟是由高速时钟分频得到的，因此低速时钟相邻周期间可能相差至少一个高速时钟的周期，也就是说，低速时钟相邻周期间的抖动至少为一个高速时钟的周期。但是低速时钟的抖动不是我们所需要的，即抖动越小越好。
现有技术中，减小抖动的方法如下：1)提高高速时钟的频率，高速时钟频率的提高则相应减小了高速时钟的周期，因而相应减小了低速时钟的抖动；2)在恢复所得的低速时钟后面增加一个模拟锁相环，可用来消除抖动。上述两种方法虽然达到了减小抖动的目的，但均存在自身缺陷：方法1)由于现有器件功能的限制，高速时钟的频率不可能无限增加，也就是说，要大幅提高高速时钟的频率有难度，而且提高高速时钟的频率会大量增加功耗，也增加了器件的成本；方法2)在恢复所得的低速时钟后面增加模拟锁相环，同样增加了器件成本。
发明内容
有鉴于此，本发明的主要目的在于提供一种低抖动时钟的产生方法和装置，可减小低速时钟的抖动，实现方法简便，且节约器件成本。
为达到上述目的，本发明的技术方案是这样实现的：
本发明提供了一种低抖动时钟的产生方法，该方法包括：
在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的低速时钟。
其中，所述在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的低速时钟的操作，具体为：
选择进行时间延时操作对应的时间延时Δt，根据实际需要及时间延时Δt，计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T、插入时间延时Δt的总个数N和分频倍数；
在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时Δt，直到插入N个时间延时Δt，根据计算所得的分频倍数对经执行时间延时操作的高速时钟进行分频，得到所需的低速时钟。
其中，所述实际需要为：待分频的高速时钟的频率及所需低速时钟的频率。
其中，所述时间延时Δt为正值或负值；
相应的，所述在高速时钟单个周期内插入一个时间延时Δt为：在高速时钟单个周期内加入或减去一个时间延时Δt的绝对值。
其中，所述时间延时Δt的绝对值小于一个高速时钟的周期值。
上述方案中，所述在高速时钟单个周期内加入或减去一个时间延时Δt的绝对值的依据为：
如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率小，则在高速时钟单个周期内加入一个时间延时Δt的绝对值；如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率大，则在高速时钟单个周期内减去一个时间延时Δt的绝对值。
本发明还提供了一种低抖动时钟的产生装置，该装置包括时钟调整模块，用于在每个低速时钟周期内插入时间延时来微调高速时钟，并对调整过的高速时钟执行分频操作得到所需的低速时钟。
其中，所述时钟调整模块进一步包括：延时模块、分频模块和计算模块；
所述计算模块，用于根据实际需要及延时模块所选的时间延时Δt，计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T、所需插入时间延时Δt的总个数N，并将计算结果发送到延时模块；还用于根据实际需要计算分频倍数，并将计算结果发送到分频模块；
所述延时模块，用于实际应用时，供用户选择进行时间延时操作对应的时间延时Δt，并将用户的选择结果通知计算模块；收到计算模块所发的计算结果后，在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时Δt，直到插入N个时间延时Δt，并将经过时间延时操作的高速时钟传输给分频模块；
所述分频模块，用于根据计算模块计算所得的分频倍数，对延时模块所发的经过时间延时操作的高速时钟执行分频操作，得到所需的低速时钟。
其中，所述时间延时Δt的绝对值小于一个高速时钟的周期值。
本发明提供的低抖动时钟的产生方法和装置，选择进行时间延时操作对应的时间延时Δt，根据实际需要及时间延时Δt的大小，计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T，以及所需插入时间延时Δt的总个数N；在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时Δt，直到插入N个Δt；对经执行时间延时操作的高速时钟进行分频，得到所需的低速时钟。本发明对高速时钟执行的延时操作，使得分频产生的低速时钟周期间的抖动降低为现有技术中低速时钟周期间抖动的1/N，而且，所选择Δt的绝对值越小，相应的N值越大，产生的抖动就越小；此外，本发明只需在现有器件的基础上增加延时模块和对应的计算模块，实现方法简便，且与增加模拟锁相环相比节约了器件成本。
附图说明
图1为本发明低抖动时钟的产生方法实现流程示意图；
图2为本发明低抖动时钟的产生装置结构示意图；
图3为本发明实施例一高速时钟延时调整的波形图。
具体实施方式
本发明的基本思想是：在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的低速时钟。
具体地，选择进行时间延时操作对应的时间延时Δt，根据实际需要及时间延时Δt，计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T、插入时间延时Δt的总个数N和分频倍数；在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时Δt，直到插入N个时间延时Δt；根据计算所得的分频倍数对经执行时间延时操作的高速时钟进行分频，得到所需的低速时钟。
本发明中，所述实际需要为：待分频的高速时钟的频率及所需低速时钟的频率；所述插入的时间延时Δt可为正值也可为负值；相应的，所述在高速时钟单个周期内插入一个时间延时Δt，即为在高速时钟单个周期内加入或减去一个时间延时Δt的绝对值；所述N个时间延时Δt的总和大于或等于高速时钟的周期；所述时间延时Δt有多种可选值，若高速时钟的周期为t，Δt的绝对值可为t/4、t/2或3t/4等，用户可任意选择。
下面结合附图及具体实施例对本发明作进一步详细说明。
图1为本发明低抖动时钟的产生方法实现流程示意图，如图1所示，该流程实现步骤如下：
步骤101：选择进行时间延时操作对应的时间延时Δt；
这里，所述时间延时Δt的绝对值可选择t/4、t/2或3t/4等，用户可任意选择时间延时Δt的绝对值大小。
其中，所述Δt绝对值的可选值要小于一个高速时钟的周期值t，其目的在于要使得低速时钟两个相邻周期间的抖动小于一个高速时钟的周期，因为现有技术中低速时钟两个相邻周期间的抖动至少为一个高速时钟的周期。这样看来，本发明可在现有技术的基础上减小低速时钟的抖动。
步骤102：根据实际需要及时间延时Δt计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T、插入时间延时Δt的总个数N和分频倍数；
具体为：根据高速时钟的频率、分频后想要得到的低速时钟的频率以及时间延时Δt，计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T，并计算所需插入时间延时Δt的总个数N和对高速时钟进行分频的倍数。
这里，所述计算的具体方法为：依据高速时钟的周期t以及步骤101中所选择的时间延时Δt，计算所需插入的时间延时Δt的总个数N为t/Δt；所述T与现有处理方法中在高速时钟单个周期内插入一个高速时钟脉冲的时间间隔直接相关，计算方法为：如果现有处理方法中每隔ΔT在高速时钟单个周期内插入一个高速时钟脉冲，那么本发明所述T则为ΔT/N；所述分频倍数的计算方法为：高速时钟频率与低速时钟频率比值的整数部分。
步骤103：在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时Δt，直到插入N个时间延时Δt；
具体为：在每个低速时钟周期对应的时间段内每隔一个计算所得的时间间隔T在高速时钟单个周期内加入或减去一个时间延时Δt的绝对值，如果已加入或减去N-1个Δt的绝对值，再加入或减去第N个时间延时Δt的绝对值时，同时加入或减去一个高速时钟脉冲。
本发明中，所述在高速时钟单个周期内加入或减去一个时间延时Δt的绝对值的依据为：如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率小，则在高速时钟单个周期内加入一个时间延时Δt的绝对值；如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率大，则在高速时钟单个周期内减去一个时间延时Δt的绝对值。
这里，所述加入或减去第N个时间延时Δt的绝对值时，同时加入或减去一个高速时钟脉冲的目的为：由于时钟相位的存在，使得在单个低速时钟周期内待延时调节的高速时钟脉冲的波形不能无限延长，又由于在单个低速时钟周期内插入的时间延时Δt的个数N是一定的，并且N个Δt为单个低速时钟周期，因此加入或减去第N个时间延时Δt的绝对值时，波形将返回到初始位置，即零延时的位置，也就相当于又减去或又加入了N-1个时间延时Δt的绝对值，在此基础上再加入或减去一个高速时钟脉冲，这样，相当于总共加入或减去一个时间延时Δt的绝对值，使得两个相邻的低速时钟周期间的抖动从NΔt降为Δt。
其中，所述在高速时钟单个周期内插入时间延时Δt的初始位置为随机的，即：插入第一个时间延时Δt的位置为随机的，后续插入时间延时Δt的位置与该位置相隔nT，n为1、2...N。
步骤104：根据计算所得的分频倍数对经执行时间延时操作的高速时钟进行分频得到所需的低速时钟。
这里，所述分频的具体实现方法为现有技术，不再详述。
图2为本发明低抖动时钟的产生装置结构示意图，如图2所示，该装置包括时钟调整模块，用于在每个低速时钟周期内插入时间延时来微调高速时钟，并对调整过的高速时钟执行分频操作得到所需的低速时钟。
所述时钟调整模块包括：延时模块、分频模块和计算模块；其中，
所述计算模块，用于根据实际需要及延时模块所发的时间延时Δt，计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T、所需插入时间延时Δt的总个数N，并将计算结果发送到延时模块；还用于根据实际需要计算分频倍数，并将计算结果发送到分频模块；
所述延时模块，用于实际应用时，供用户选择进行时间延时操作对应的时间延时Δt，并将用户的选择结果通知计算模块；收到计算模块所发的计算结果后，在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时Δt，直到插入N个时间延时Δt，并将经过时间延时操作的高速时钟传输给分频模块；
所述分频模块，用于根据计算模块计算所得的分频倍数，对延时模块所发的经过时间延时操作的高速时钟执行分频操作，得到所需的低速时钟。
下面结合两个实施例对本发明作进一步详细说明。
实施例一
本实施例中，设高速时钟的频率为100MHz，输出的低速时钟的频率为2.00001MHz，t为高速时钟的周期，时间延时Δt的绝对值选为t/4。
可以看出，如果低速时钟的频率为2MHz时，从高速时钟100MHz到低速时钟2MHz，正好为50分频，而本实施例中，在低速时钟2MHz的基础上又增加了10Hz，因此需要对高速时钟进行延时处理，又因为2.00001MHz比100MHz的高速时钟经50分频后得到的低速时钟2MHz大10Hz，因此本实施例在高速时钟周期内减去时间延时t/4，具体实现步骤如下：
根据高速时钟的频率100MHz以及低速时钟的频率2.00001MHz，计算相邻两次在高速时钟内减去时间延时t/4的时间间隔T为1000个2M时钟脉冲对应的总时间，所需减去时间延时t/4的总个数N为4；在每个低速时钟周期对应的时间段内每隔1000个2M时钟脉冲对应的时间间隔，在高速时钟单个周期内减去一个时间延时t/4，直至减去四个t/4；对上述经执行时间延时操作，即减去了四个t/4的高速时钟进行50分频，得到所需的2.00001MHz的低速时钟。
实施例二
本实施例中，设高速时钟的频率为100MHz，输出的低速时钟的频率为1.99999MHz，t为高速时钟的周期，时间延时Δt的绝对值选为t/4。
可以看出，如果低速时钟的频率为2MHz时，从高速时钟100MHz到低速时钟2MHz，正好为50分频，而本实施例中，在低速时钟2MHz的基础上又减小了10Hz，因此需要对高速时钟进行延时处理，又因为1.99999MHz比100MHz的高速时钟经50分频后得到的低速时钟2MHz小10Hz，因此本实施例在高速时钟周期内加入时间延时t/4，具体实现步骤如下：
根据高速时钟的频率100MHz以及低速时钟的频率1.99999MHz，计算相邻两次在高速时钟内加入时间延时t/4的时间间隔T为1000个2M时钟脉冲对应的总时间，所需加入时间延时t/4的总个数N为四；在每个低速时钟周期对应的时间段内每隔1000个2M时钟脉冲对应的时间间隔，在高速时钟单个周期内加入一个时间延时t/4，直至加入四个t/4；对经执行时间延时操作的高速时钟进行50分频，得到所需的1.99999MHz的低速时钟。
图3为本实施例高速时钟延时调整的波形图，如图3所示，由于插入Δt的初始位置为随机的，所以，如果高速时钟的初始波形为A，加入t/4，即延时t/4后，转到B波形；如果高速时钟的初始波形为B，加入t/4后，转到C波形；如果高速时钟的初始波形为C，加入t/4后，转到D波形；如果高速时钟的初始波形为D，加入t/4后，转到A波形。这里，如果以A波形为进行延时的最初位置，加入三个t/4后，再加入最后一个t/4得到E波形，波形转到A波形对应的初始位置，也就相当于又减去了三个t/4，那么计算下来总共加入了t/4。
上述两个实施例中，如果时间延时Δt的绝对值设为t/2，则需要每隔2000个2M时钟脉冲对应的时间间隔，在高速时钟单个周期内加入或减去t/2，直至加入或减去2个t/2。
现有技术对上述两个实施例中情况的处理方法为：每输出4000个2MHz时钟脉冲时，在高速时钟单个周期内减去或加入一个100MHz的时钟脉冲，即减去或加入t。现有所述需输出4000个2MHz时钟脉冲时，减去或加入一个100MHz的时钟脉冲的计算方法为：由于在低速时钟2MHz的基础上变化了10Hz，相应的，高速时钟应改变2000000/10＝200000个低速时钟，依据高速时钟100MHz与低速时钟2MHz之间为50倍频的关系，因此需每隔200000/50＝4000个2MHz时钟脉冲时，在高速时钟单个周期内减去或加入一个100MHz的时钟脉冲。本发明中，在输出4000个2MHz时钟脉冲对应的时间段内分N次插入一个高速时钟的周期t，每次插入的时间间隔为t/N，例如：如果Δt的绝对值设为t/4，那么需要每输出1000个2MHz时钟脉冲时，减去或加入t/4；如果Δt的绝对值设为t/2，那么需要每输出2000个2MHz时钟脉冲时，减去或加入t/2，最终总共加入或减去t/4或t/2；可见，本发明中低速时钟周期间的抖动降为现有处理方法中低速时钟周期间抖动的1/4或1/2，即1/N，可见，N值越大，产生的抖动越小。
以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (9)
1.一种低抖动时钟的产生方法，其特征在于，该方法包括：
在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的低速时钟。
2.根据权利要求1所述的低抖动时钟的产生方法，其特征在于，所述在每个低速时钟周期内插入时间延时来微调高速时钟，之后对调整过的高速时钟执行分频操作得到所需的低速时钟的操作，具体为：
选择进行时间延时操作对应的时间延时Δt，根据实际需要及时间延时Δt，计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T、插入时间延时Δt的总个数N和分频倍数；
在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时Δt，直到插入N个时间延时Δt，根据计算所得的分频倍数对经执行时间延时操作的高速时钟进行分频，得到所需的低速时钟。
3.根据权利要求1或2所述的低抖动时钟的产生方法，其特征在于，所述实际需要为：待分频的高速时钟的频率及所需低速时钟的频率。
4.根据权利要求1或2所述的低抖动时钟的产生方法，其特征在于，所述时间延时Δt为正值或负值；
相应的，所述在高速时钟单个周期内插入一个时间延时Δt为：在高速时钟单个周期内加入或减去一个时间延时Δt的绝对值。
5.根据权利要求4所述的低抖动时钟的产生方法，其特征在于，所述时间延时Δt的绝对值小于一个高速时钟的周期值。
6.根据权利要求4所述的低抖动时钟的产生方法，其特征在于，所述在高速时钟单个周期内加入或减去一个时间延时Δt的绝对值的依据为：
如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率小，则在高速时钟单个周期内加入一个时间延时Δt的绝对值；如果要得到的低速时钟的频率比高速时钟整数分频后得到的时钟频率大，则在高速时钟单个周期内减去一个时间延时Δt的绝对值。
7.一种低抖动时钟的产生装置，其特征在于，该装置包括时钟调整模块，用于在每个低速时钟周期内插入时间延时来微调高速时钟，并对调整过的高速时钟执行分频操作得到所需的低速时钟。
8.根据权利要求7所述的低抖动时钟的产生装置，其特征在于，所述时钟调整模块进一步包括：延时模块、分频模块和计算模块；其中，
所述计算模块，用于根据实际需要及延时模块所选的时间延时Δt，计算相邻两次在高速时钟内插入时间延时Δt的时间间隔T、所需插入时间延时Δt的总个数N，并将计算结果发送到延时模块；还用于根据实际需要计算分频倍数，并将计算结果发送到分频模块；
所述延时模块，用于实际应用时，供用户选择进行时间延时操作对应的时间延时Δt，并将用户的选择结果通知计算模块；收到计算模块所发的计算结果后，在每个低速时钟周期对应的时间段内每隔一个时间间隔T在高速时钟单个周期内插入一个时间延时Δt，直到插入N个时间延时Δt，并将经过时间延时操作的高速时钟传输给分频模块；
所述分频模块，用于根据计算模块计算所得的分频倍数，对延时模块所发的经过时间延时操作的高速时钟执行分频操作，得到所需的低速时钟。
9.根据权利要求7或8所述的低抖动时钟的产生装置，其特征在于，所述时间延时Δt的绝对值小于一个高速时钟的周期值。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910224251.7A CN101719765B (zh) | 2009-11-25 | 2009-11-25 | 一种低抖动时钟的产生方法和装置 |
| US13/510,930 US8710893B2 (en) | 2009-11-25 | 2010-11-24 | Method and device for generating low-jitter clock |
| PCT/CN2010/079092 WO2011063749A1 (zh) | 2009-11-25 | 2010-11-24 | 一种低抖动时钟的产生方法和装置 |
| EP10832656.2A EP2506438A4 (en) | 2009-11-25 | 2010-11-24 | METHOD AND DEVICE FOR PRODUCING A CLOCK WITH LOW FLAVORS |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910224251.7A CN101719765B (zh) | 2009-11-25 | 2009-11-25 | 一种低抖动时钟的产生方法和装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101719765A true CN101719765A (zh) | 2010-06-02 |
| CN101719765B CN101719765B (zh) | 2012-01-25 |
Family
ID=42434291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910224251.7A Expired - Fee Related CN101719765B (zh) | 2009-11-25 | 2009-11-25 | 一种低抖动时钟的产生方法和装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8710893B2 (zh) |
| EP (1) | EP2506438A4 (zh) |
| CN (1) | CN101719765B (zh) |
| WO (1) | WO2011063749A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011063749A1 (zh) * | 2009-11-25 | 2011-06-03 | 中兴通讯股份有限公司 | 一种低抖动时钟的产生方法和装置 |
| CN104614586A (zh) * | 2015-01-13 | 2015-05-13 | 上海惠安系统控制有限公司 | 一种基于gps的电气量信号自适应采样方法 |
| CN105516901A (zh) * | 2015-12-21 | 2016-04-20 | 飞天诚信科技股份有限公司 | 一种低功耗蓝牙设备及其工作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103257668A (zh) * | 2013-04-19 | 2013-08-21 | 中国科学院自动化研究所 | 使用低速多端口功能单元代替高速功能单元的系统及方法 |
| US10303204B2 (en) * | 2015-05-27 | 2019-05-28 | Mitsubishi Electric Corporation | Clock diagnostic apparatus, clock diagnostic method, and computer readable medium |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5317202A (en) * | 1992-05-28 | 1994-05-31 | Intel Corporation | Delay line loop for 1X on-chip clock generation with zero skew and 50% duty cycle |
| CA2220622C (en) * | 1997-11-03 | 2004-03-30 | Aubin P. J. Roy | Method and circuit for built in self test of phase locked loops |
| JP3956847B2 (ja) * | 2002-04-24 | 2007-08-08 | 株式会社デンソー | Ａ／ｄ変換方法及び装置 |
| JP4093826B2 (ja) * | 2002-08-27 | 2008-06-04 | 富士通株式会社 | クロック発生装置 |
| US7339984B1 (en) * | 2003-04-10 | 2008-03-04 | Agilent Technologies, Inc. | Method and apparatus for jitter measurement using phase and amplitude undersampling |
| JP4252561B2 (ja) | 2005-06-23 | 2009-04-08 | 富士通マイクロエレクトロニクス株式会社 | クロック発生回路及びクロック発生方法 |
| US8532243B2 (en) | 2007-02-12 | 2013-09-10 | Silicon Laboratories Inc. | Digital hold in a phase-locked loop |
| CN101232333B (zh) * | 2008-01-16 | 2011-06-22 | 中兴通讯股份有限公司 | 时钟抖动测量方法和用于测量时钟抖动的示波器 |
| CN101577541A (zh) * | 2008-05-09 | 2009-11-11 | 联发科技股份有限公司 | 分频器、分频方法及使用该分频器的锁相环路 |
| CN101719765B (zh) * | 2009-11-25 | 2012-01-25 | 中兴通讯股份有限公司 | 一种低抖动时钟的产生方法和装置 |
-
2009
- 2009-11-25 CN CN200910224251.7A patent/CN101719765B/zh not_active Expired - Fee Related
-
2010
- 2010-11-24 WO PCT/CN2010/079092 patent/WO2011063749A1/zh active Application Filing
- 2010-11-24 US US13/510,930 patent/US8710893B2/en not_active Expired - Fee Related
- 2010-11-24 EP EP10832656.2A patent/EP2506438A4/en not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011063749A1 (zh) * | 2009-11-25 | 2011-06-03 | 中兴通讯股份有限公司 | 一种低抖动时钟的产生方法和装置 |
| US8710893B2 (en) | 2009-11-25 | 2014-04-29 | Zte Corporation | Method and device for generating low-jitter clock |
| CN104614586A (zh) * | 2015-01-13 | 2015-05-13 | 上海惠安系统控制有限公司 | 一种基于gps的电气量信号自适应采样方法 |
| CN104614586B (zh) * | 2015-01-13 | 2019-01-18 | 上海惠安系统控制有限公司 | 一种基于gps的电气量信号自适应采样方法 |
| CN105516901A (zh) * | 2015-12-21 | 2016-04-20 | 飞天诚信科技股份有限公司 | 一种低功耗蓝牙设备及其工作方法 |
| CN105516901B (zh) * | 2015-12-21 | 2019-01-04 | 飞天诚信科技股份有限公司 | 一种低功耗蓝牙设备及其工作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20120229180A1 (en) | 2012-09-13 |
| US8710893B2 (en) | 2014-04-29 |
| EP2506438A4 (en) | 2013-08-21 |
| CN101719765B (zh) | 2012-01-25 |
| EP2506438A1 (en) | 2012-10-03 |
| WO2011063749A1 (zh) | 2011-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9735787B2 (en) | Frequency synthesizer with dynamic phase and pulse-width control | |
| US9036755B2 (en) | Circuits and methods for time-average frequency based clock data recovery | |
| CN101719765B (zh) | 一种低抖动时钟的产生方法和装置 | |
| US9933809B2 (en) | Automatic data rate matching | |
| CN113204514B (zh) | 一种提高芯片的spi接口频率的方法 | |
| US8396179B2 (en) | Frame synchronizing device and method | |
| CN101217277B (zh) | 非整数除频器以及可产生非整数时脉信号的锁相回路 | |
| JP2009239768A (ja) | 半導体集積回路装置、及び、クロックデータ復元方法 | |
| US10389515B1 (en) | Integrated circuit, multi-channel transmission apparatus and signal transmission method thereof | |
| CN102045042B (zh) | 使用于半导体元件测试的频率信号产生方法 | |
| KR20140147179A (ko) | 클럭 위상 조절 회로 및 이를 포함하는 반도체 장치 | |
| CN102394640A (zh) | 延时锁定环电路及快速锁定算法 | |
| CN204836104U (zh) | 一种基于逻辑延时锁定的抗干扰电路 | |
| JP6378966B2 (ja) | 調歩同期式シリアルデータ取得装置及び調歩同期式シリアルデータ取得方法 | |
| CN103414452B (zh) | 时钟数据恢复装置及电子设备 | |
| CN101807913B (zh) | 低速时钟使能信号产生方法、装置和设备 | |
| CN205247370U (zh) | 随机数生成装置 | |
| CN210807207U (zh) | 一种基于相位补偿的窄脉冲精密时延同步装置 | |
| CN118566703B (zh) | 一种亚稳态实时监测并动态校正的系统及方法 | |
| CN104301653A (zh) | 一种实现复合视频信号多采样率的方法 | |
| JP5742456B2 (ja) | シリアル・データ通信装置のｄｐｌｌ回路 | |
| CN111313870B (zh) | 一种基于相位补偿的窄脉冲精密时延同步方法及装置 | |
| JP5492951B2 (ja) | 半導体集積回路装置、及び、クロックデータ復元方法 | |
| US8767899B2 (en) | Sampling phase selection method for a stream of data bits | |
| CN113472347B (zh) | 电子装置以及采样方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20120125 Termination date: 20191125 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |