CN101699631B - 具有埋层的ldmos功率器件 - Google Patents

Abstract

本发明公开了一种具有埋层的LDMOS功率器件，包括第一导电类型重掺杂衬底、第一导电类型重掺杂衬底上的第一导电类型外延层、以及形成于第一导电类型外延层上的源极区和漏极区，所述源极区与第一导电类型重掺杂衬底导电连接，所述第一导电类型外延层内设有与第一导电类型相反的第二导电类型隔离埋层，所述第二导电类型隔离埋层将第一导电类型外延层分隔成相互完全隔离的靠近第一导电类型重掺杂衬底的缓冲区第一导电类型外延层、和靠近源极区漏极区的活跃区第一导电类型外延层。本发明在不用降低其它参数指标的前提下，减小了栅极到源极的电容Cgs和漏极到源极的电容Cds，实现了射频条件下器件高增益和高效率的工作。

Description

具有埋层的LDMOS功率器件

技术领域

本发明涉及一种具有埋层的LDMOS功率器件。

背景技术

现有的LDMOS器件结构设计如图1所示，包括P型重掺杂衬底、P型重掺杂衬底上的P型外延层以及P型外延层上的源极区和漏极区，其中源极区与P型中掺杂衬底导电连接，源极区和漏极区之间设有沟道区，沟道区的上方设有栅。LDMOS器件在高频率时的性能主要受限于栅极到源极的电容Cgs和漏极到源极的电容Cds。Cgs的大小主要由栅极长度和栅极氧化层厚度来决定，这两个参数同时也控制器件跨导参数gm。降低Cgs就要牺牲gm或器件的可靠性(例如增加窄通道效应)，否则很难减小Cgs。Cds决定于轻掺杂区(LDD区)的大小，LDD区也决定了开启电阻Rdson和击穿电压BVdss的大小。一旦优化了LDD区来实现最佳的Rdson和BVdss，要同时降低Cds也很难。

发明内容

本发明目的是提供一种具有埋层的LDMOS功率器件，在不用降低其它参数指标的前提下，减小了栅极到源极的电容Cgs和漏极到源极的电容Cds，实现了射频条件下器件高增益和高效率的工作。

本发明的技术方案是：一种具有埋层的LDMOS功率器件，包括第一导电类型重掺杂衬底、第一导电类型重掺杂衬底上的第一导电类型外延层、以及形成于第一导电类型外延层上的源极区和漏极区，所述源极区与第一导电类型重掺杂衬底导电连接，所述第一导电类型外延层内设有与第一导电类型相反的第二导电类型隔离埋层，所述第二导电类型隔离埋层将第一导电类型外延层分隔成相互完全隔离的靠近第一导电类型重掺杂衬底的缓冲区第一导电类型外延层、和靠近源极区漏极区的活跃区第一导电类型外延层。其中第一和第二导电类型是指P型或N型，当第一导电类型为P型时，第二导电类型即为N型；反之当第一导电类型为N型时，第二导电类型即为P型。

进一步的，所述第二导电类型隔离埋层包括横向分布的第二导电类型埋层、和由LDMOS功率器件半导体表面的氧化层纵向向下至少延伸至第二导电类型埋层的隔离部。这样活跃区第一导电类型外延层和源漏极区在第二导电类型埋层的上方和隔离部的内侧，缓冲区第一导电类型外延层则在第二导电类型埋层的下方和隔离部的外侧。这样在工作过程中，活跃区第一导电类型外延层与第二导电类型埋层之间、缓冲区第一导电类型外延层与第二导电类型埋层之间造成了耗尽区，形成了新的外延层到埋层之间的电容，该电容与Cgs和Cds串联，降低了Cgs和Cds，并提高了器件增益和效率。

当第一导电类型外延层较厚时，通过注入的方式很难形成第二导电类型埋层，此时第二导电类型埋层的形成为首先在第一导电类型重掺杂衬底上生长缓冲区第一导电类型外延层，再在缓冲区第一导电类型外延层上通过生长的方式形成第二导电类型埋层，然后在第二导电类型埋层上再生长电子活跃区第一导电类型外延层。此时，所述隔离部为由源极区表面延伸至第一导电类型重掺杂衬底的氧化层深沟槽。

当第一导电类型外延层较薄时，第二导电类型埋层可以采用注入的方式加工在第一导电类型外延层中。

进一步的，所述隔离部为由氧化层纵向延伸至第二导电类型埋层的第二导电类型连接沟槽。

或者进一步的，所述隔离部由穿过源极区的浅沟槽隔离区和浅沟槽隔离区与第二导电类型埋层之间的第二导电类型沟槽共同构成。这里，浅沟槽隔离区将源极区内外断开，隔离效果比上述的第二导电类型沟槽更好。

进一步的，LDMOS功率器件半导体表面的氧化层内设有导电层，所述导电层分别与源极区和第一导电类型重掺杂衬底导电连接。该导电层优选为导电性良好的金属层。

进一步的，所述导电层到第一导电类型重掺杂衬底的导电连接为位于隔离部外侧的从导电层到第一导电类型重掺杂衬底的导电沟槽连接，或者为位于隔离部外侧的从导电层到第一导电类型重掺杂衬底底部的导电全过孔连接。在上述导电连接之一的同时，还可以在第一导电类型重掺杂衬底上方设置第一导电类型重掺杂连接沟道，来增强接地的导电性。

本发明优点是：

1.本发明第二导电类型埋层的设计，Cgs和Cds能降低至少20％，从而增益改善至少1dB、效率提高至少2％。

2.本发明第一导电类型外延层提供了一个缓冲区第一导电类型外延层，可以防止由于LDMOS器件工作中热效应使得第一导电类型重掺杂衬底向上扩散而造成的第二导电类型埋层的过度补偿。

附图说明

图1为现有技术LDMOS器件的结构示意图；

图2为本发明第一具体实施例的结构示意图；

图3为本发明第二具体实施例的结构示意图；

图4为本发明第三具体实施例的结构示意图；

图5为本发明第四具体实施例的结构示意图；

图6为本发明第五具体实施例的结构示意图；

图7为本发明第六具体实施例的结构示意图；

图8为本发明第七具体实施例的结构示意图。

其中：1第一导电类型重掺杂衬底；2第一导电类型外延层；21缓冲区第一导电类型外延层；22活跃区第一导电类型外延层；3第二导电类型埋层；4隔离部；41第二导电类型连接沟槽；42浅沟槽隔离区；43氧化层深沟槽；5氧化层；6导电层；7导电沟槽；8导电全过孔；9第一导电类型沟道区；10第一导电类型重掺杂源区；11第二导电类型重掺杂源区；12源欧姆接触区；13第二导电类型重掺杂漏区；14漏欧姆接触区；15第二导电类型漂移区；16场板；17栅；18第一导电类型重掺杂连接沟道。

具体实施方式

下面结合附图及实施例对本发明作进一步描述：

实施例一：

如图2所示，一种具有埋层的LDMOS功率器件，包括第一导电类型重掺杂衬底1，第一导电类型重掺杂衬底1上的第一导电类型外延层2，以及形成于第一导电类型外延层2上的源极区、漏极区以及第一导电类型沟道区9，所述源极区包括第一导电类型重掺杂源区10以及第一导电类型沟道区9和第一导电类型重掺杂源区10内上方的第二导电类型重掺杂源区11，所述第一导电类型重掺杂源区10和第二导电类型重掺杂源区11表面还设有一源欧姆接触区12；所述漏极区包括第二导电类型重掺杂漏区13以及第二导电类型重掺杂漏区13上的漏欧姆接触区14，所述第二导电类型重掺杂漏区13与第一导电类型沟道区9之间还间隔有第二导电类型漂移区15，第一导电类型沟道区9上方的氧化层5内设有栅17，氧化层5内还可以设置接地的场板16。所述源极区与第一导电类型重掺杂衬底1的导电连接接地。

所述第一导电类型外延层2内设有与第一导电类型相反的第二导电类型隔离埋层，所述第二导电类型隔离埋层将第一导电类型外延层2分隔成相互完全隔离的靠近第一导电类型重掺杂衬底1的缓冲区第一导电类型外延层21、和靠近源极区漏极区的活跃区第一导电类型外延层22。本实施例中，第一导电类型为P型，第二导电类型为N型。

所述第二导电类型隔离埋层包括横向分布的第二导电类型埋层3、和由氧化层至少延伸至第二导电类型埋层3的隔离部4。所述隔离部4为由氧化层5延伸至第一导电类型重掺杂衬底1的氧化层深沟槽43。

LDMOS功率器件半导体表面的氧化层5内设有导电层6，所述导电层6为金属层，所述导电层6分别与源极区的源欧姆接触区12和第一导电类型重掺杂衬底1导电连接。本实施例中，源欧姆接触区12同时与第一导电类型重掺杂源区10和第二导电类型重掺杂源区11表面连接，所述导电层6也分别与源欧姆接触区12位于第一导电类型重掺杂源区10上方和第二导电类型重掺杂源区11上方的部分连接。

所述导电层6到第一导电类型重掺杂衬底1的导电连接为从导电层6到第一导电类型重掺杂衬底1的导电沟槽7连接，或者为从导电层6到第一导电类型重掺杂衬底1底部的导电全过孔8连接(图2至图8中，将导电沟槽7和导电全过孔8同时画出，但在实际制造时，只需要选择其一即可)。本实施例中所述第一导电类型重掺杂衬底与第一导电类型重掺杂源区10之间还设置有第一导电类型重掺杂连接沟道18。当然，在本实施例中不设置所述第一导电类型重掺杂连接沟道18也可以。

实施例二：

如图3所示，本实施例的基本结构与实施例一相同，但是本实施例的源极区仅由第二导电类型重掺杂源区11构成，第一导电类型沟道区9将第二导电类型重掺杂源区11包围在其内。源欧姆接触区12仅设置在第二导电类型重掺杂源区11的上方。

实施例一和实施例二中描述的为源漏击穿电压较大(大于60V)的LDMOS功率器件，在第一导电类型衬底1上要生长一个较厚的第一导电类型外延层2，通过注入的方法比较难以形成第二导电类型埋层，因此通过外延生长来形成第二导电类型埋层。其方法为：首先在第一导电类型衬底1上生长一个1～4um 10～100Ohmcm缓冲区第一导电类型外延层21，然后再在缓冲区第一导电类型外延层21上生长1～4um，0.03～0.3Ohmcm的第二导电类型埋层3，在第二导电类型埋层3上面再长一层6～10um，20～100Ohmcm的活跃区第一导电类型外延层22。

实施例三：

如图4所示，本实施例的基本结构与实施例一相同，不同之处在于：所述隔离部4为由氧化层5表面向下延伸至第二导电类型埋层3的第二导电类型连接沟槽41。

所述第二导电类型连接沟槽41与第一导电类型源极区10之间设有一个浅沟槽，该浅沟槽可以为起隔离作用的氧化层介质，用来将第二导电类型连接沟槽41与第一导电类型源极区10隔离，使得第二导电类型连接沟槽41与最接近的第一导电类型掺杂区之间的距离b最小为4微米。此外第二导电类型连接沟槽41与导电沟槽7或导电全过孔8之间的最小距离a也至少为4微米。

本实施例中第一导电类型重掺杂衬底1上没有设置第一导电类型重掺杂连接沟道18。当然，本实施例中也可以设置第一导电类型重掺杂连接沟道18，但是所述第一导电类型重掺杂连接沟道18与第二导电类型连接沟槽41之间的距离也要大于4微米。

实施例四：

如图5所示，本实施例的基本结构与实施例三相同，不同之处在于：本实施例的源极区仅由第二导电类型重掺杂源区11构成，第一导电类型沟道区9将第二导电类型重掺杂源区11包围在其内。源欧姆接触区12仅设置在第二导电类型重掺杂源区11的上方。此时第二导电类型连接沟槽41与第一导电类型沟道区9之间设置浅沟槽。

实施例五：

如图6所示，本实施例的基本结构与实施例四相同，不同之处在于：本实施例中第一导电类型沟道区9与第二导电类型连接沟槽41之间不是通过浅沟槽隔离，而是通过活跃区第一导电类型外延层22自然隔离的。

实施例六：

如图7所示，本实施例的基本结构与具体实施例三相同，不同之处在于：所述隔离部4由穿过第一导电类型重掺杂源区10的浅沟槽隔离区42和浅沟槽隔离区42与第二导电类型埋层3之间的第二导电类型沟槽41共同构成。所述的浅沟槽隔离区42可以为起隔离作用的氧化层介质。其中浅沟槽隔离区42的横向边缘向外延伸，使得第二导电类型沟槽41与最接近的第一导电类型掺杂区的距离b最小为4微米。

实施例七：

如图8所示，本实施例的基本结构与具体实施例六相同，不同之处在于：本实施例的源极区仅由第二导电类型重掺杂源区11构成，第一导电类型沟道区9将第二导电类型重掺杂源区11包围在其内。源欧姆接触区12仅设置在第二导电类型重掺杂源区11的上方。

实施例三至实施例七中所述为击穿电压小于60V的LDMOS功率器件，第一导电类型外延层的厚度较薄，所以第二导电类型埋层可以通过粒子注入来实现。第二导电类型埋层的厚度为1～4um，其是通过几个MeV能量的1e13～1e14/cm²的砷注入来实现的。所述第二导电类型连接沟槽41为以较低注入能量MeV注入并连接到第二导电类型埋层上，以隔离第一导电类型外延层电子活跃区。

本发明在不用降低其它参数指标的前提下，减小了栅极到源极的电容Cgs和漏极到源极的电容Cds，实现了射频条件下器件高增益和高效率的工作。

Claims (7)

1.一种具有埋层的LDMOS功率器件，包括第一导电类型重掺杂衬底(1)、第一导电类型重掺杂衬底(1)上的第一导电类型外延层(2)、以及形成于第一导电类型外延层(2)上的源极区和漏极区，其特征在于：所述源极区与第一导电类型重掺杂衬底(1)导电连接，所述第一导电类型外延层(2)内设有与第一导电类型相反的第二导电类型隔离埋层，所述第二导电类型隔离埋层将第一导电类型外延层(2)分隔成相互完全隔离的靠近第一导电类型重掺杂衬底(1)的缓冲区第一导电类型外延层(21)、和靠近源极区漏极区的活跃区第一导电类型外延层(22)，所述第二导电类型隔离埋层悬设在第一导电类型外延层(2)中，没有与电极连接。

2.根据权利要求1所述的具有埋层的LDMOS功率器件，其特征在于：所述第二导电类型隔离埋层包括横向分布的第二导电类型埋层(3)、和由LDMOS功率器件半导体表面的氧化层(5)至少延伸至第二导电类型埋层(3)的隔离部(4)。

3.根据权利要求2所述的具有埋层的LDMOS功率器件，其特征在于：所述隔离部(4)为由氧化层(5)延伸至第一导电类型重掺杂衬底(1)的氧化层深沟槽(43)。

4.根据权利要求2所述的具有埋层的LDMOS功率器件，其特征在于：所述隔离部(4)为由氧化层(5)延伸至第二导电类型埋层(3)的第二导电类型连接沟槽(41)。

5.根据权利要求2所述的具有埋层的LDMOS功率器件，其特征在于：所述隔离部(4)由穿过源极区的浅沟槽隔离区(42)和浅沟槽隔离区(42)与第二导电类型埋层(3)之间的第二导电类型沟槽(41)共同构成。

6.根据权利要求1所述的具有埋层的LDMOS功率器件，其特征在于：LDMOS功率器件半导体表面的氧化层(5)内设有导电层(6)，所述导电层(6)分别与源极区和第一导电类型重掺杂衬底(1)导电连接。

7.根据权利要求6所述的具有埋层的LDMOS功率器件，其特征在于：所述导电层(6)到第一导电类型重掺杂衬底(1)的导电连接为从导电层(6)到第一导电类型重掺杂衬底(1)的导电沟槽(7)连接，或者为从导电层(6)到第一导电类型重掺杂衬底(1)底部的导电全过孔(8)连接。

Images