CN101689535A - 半导体装置及其制造方法，以及显示装置及其制造方法 - Google Patents

半导体装置及其制造方法，以及显示装置及其制造方法 Download PDF

Info

Publication number
CN101689535A
CN101689535A CN200880017872A CN200880017872A CN101689535A CN 101689535 A CN101689535 A CN 101689535A CN 200880017872 A CN200880017872 A CN 200880017872A CN 200880017872 A CN200880017872 A CN 200880017872A CN 101689535 A CN101689535 A CN 101689535A
Authority
CN
China
Prior art keywords
semiconductor
insulating substrate
semiconductor device
connecting portion
inboard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200880017872A
Other languages
English (en)
Other versions
CN101689535B (zh
Inventor
龙谷胜弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindo Co Ltd
Original Assignee
Shindo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindo Co Ltd filed Critical Shindo Co Ltd
Publication of CN101689535A publication Critical patent/CN101689535A/zh
Application granted granted Critical
Publication of CN101689535B publication Critical patent/CN101689535B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/05—Flexible printed circuits [FPCs]
    • H05K2201/055—Folded back on itself
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09081—Tongue or tail integrated in planar structure, e.g. obtained by cutting from the planar structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/1056—Metal over component, i.e. metal plate over component mounted on or embedded in PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Geometry (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Wire Bonding (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

提供半导体的散热效率高的半导体装置、使用这样的半导体装置的显示装置及半导体装置的制造方法。在具有可挠性的绝缘基材表面形成导电图案的可挠性印刷布线板，将半导体连接于导电图案的半导体连接用端子部而进行搭载，其中，该导电图案设置有半导体连接用端子部，且夹着该半导体连接用端子部设置有第一外部连接用端子部和第二外部连接用端子部。其中，以将半导体的周围残留一部分并包围该半导体的方式，在绝缘基材形成缝隙而设置半导体保持部位。除去该半导体保持部位之外将绝缘基材的表面作为内侧进行折叠，在将第一外部连接用端子部及第二外部连接用端子部分别连接于其它部件时，以使被搭载的半导体从绝缘基材的背面突出至外侧的方式，形成有缝隙。

Description

半导体装置及其制造方法，以及显示装置及其制造方法
技术领域
本发明是在具有可挠性的绝缘基材表面形成导电图案，并连接于该导电图案而在绝缘基材表面搭载半导体的半导体装置，以及其制造方法。以及安装如此的半导体装置而构成的显示装置以及其制造方法。
背景技术
图15(A)及(B)表示以往的半导体装置。
半导体装置116是在薄膜状的绝缘基材101表面形成导电图案103，并在除去该导电图案103的半导体连接用端子部103A和外部连接用端子部103B之外的规定区域，设置可挠性优良的防焊剂106。在导电图案103的半导体连接用端子部103A，连接设置于半导体107的金凸块108而进行倒装芯片安装，并在绝缘基材101上搭载半导体107。然后，在绝缘基材101和半导体107之间填充密封树脂114而进行加热固化，由此树脂密封半导体107。
图16表示图15(A)及(B)所示的半导体装置的使用例。
如图所示，半导体装置116以下述方式进行组装，即将绝缘基材101的表面作为内侧而弯曲，且连接其导电图案103的外部连接用端子部103B而连结于玻璃基板118，并将另一方的外部连接用端子部103B连接于印刷布线板117而进行连结。图中119为显示玻璃，122为背光灯。
但是，在如此的半导体装置116中，半导体107通过使用而产生热。然后，所产生的热直接散热至周围的空气中，或是经连接的导电图案103或密封树脂114，或者依次经由连接于此的防焊剂106或绝缘基材101等，散热至周围的空气或框体构件120等的前方部件。
但是，半导体107、密封树脂114、导电图案103及防焊剂106被绝缘基材101包围，因为绝缘基材101的热传导率为0.12～0.29W/m.K左右的小热传导率，所以无法有效率地将热传递至框体构件120或周围的空气，因此成为热被封闭在内侧的状态。
由此可知，在组装有上述那样的以往半导体装置116的显示装置中，散热效果差，结果有使半导体107温度上升的倾向，产生半导体107的工作速度变慢，半导体107的可靠性下降等的问题。
为了排除如此问题，以往的半导体装置中，提案有例如专利文献1、2所记载的技术。
具体而言，例如图17(A)所示的专利文献1中所记载的半导体装置，是使用具备有绝缘薄膜303、布线304、防焊剂305、密封树脂306、和金属制的散热板310的可挠性印刷布线板，将突起电极302连接于配置在绝缘薄膜303的一方的面上而所构成的布线304而搭载半导体器件301。防焊剂305是被配置在半导体器件301的周边部，密封树脂306是被配置成接触半导体器件301的侧面整个面而将半导体器件301固定于绝缘薄膜303。
散热板310是被配置在与被配置于绝缘薄膜303的半导体器件301侧相反侧的对应于半导体器件301之处。散热板310的表面积小于绝缘膜303的表面积。该散热板310的材质是使用热传导率高的材料，由此可以提升散热性。
但是，在如该图17(A)所示的以往的半导体装置中，从半导体器件301所产生的热传递至散热板310的传热路径，为自半导体器件301通过金制突起电极302，并且经由布线304和绝缘薄膜303而到达至散热板310的路径。此外，作为另外散热路径，有自半导体器件310产生的热传递至密封树脂306，并且通过绝缘薄膜303而到达至散热板310的路径。如此任一个散热路径均通过绝缘薄膜303。
然而，上述半导体器件301的突起电极302和布线304通过进行固定时间加压加热而接合。因此，一般绝缘薄膜303的材质使用能承受所施加的热的耐热性高的聚酰亚胺。
但是，上述聚酰亚胺的热传导率比较小，为0.12～0.29W/m.K左右。由此，用于使自半导体器件301所产生的热传递至散热板310的传热路径，因为通过该绝缘薄膜303而被传递，所以无法高效率地将热传递至散热板310。因此，从散热板310散热至空气中的散热量也变少，有无法提高散热效果的问题。
此外，作为设置散热板310的方法，虽然可考虑之后贴合的方法或通过蚀刻形成的方法，但是由于需要加工所需的装置或加工工时，存在成本变高的问题。
此外，作为另外的传热路径，虽然也有来自半导体器件301的热经金制突起电极302而传递至布线304，并且传递至防焊剂305，而散热至空气中的路径，但是该防焊剂305的特性必须是可挠性，上述可挠性优良的防焊剂由于有热传导率变差的关系，所以存在也无法期待经可挠性的优良防焊剂的散热效果的问题
此外，当组装到显示装置时，与上述图16所示的状态相同，由于使绝缘薄膜303的表面作为内侧而进行弯曲，将布线304连接于玻璃基板或印刷布线板而被组装，绝缘薄膜303的热传导率小，如上述那样在0.12～0.29W/m.K左右，所以无法高效率地将热传递至周围的空气或框体构件，因为成为热被封闭在内侧的状态，所以成为问题。
此外，在以往的半导体装置之中，例如图17(B)所示的专利文献2所记载的半导体装置那样，液晶驱动芯片402被连接于设置有贯通孔411的由聚酰亚胺所构成的可挠性基板403，于可挠性基板403被构图有Sn无电解的Cu布线404，通过防焊剂408保护内部引线405及其它的输入外部引线或输出外部引线以外。
然后，可挠性基板403和液晶驱动芯片402的连接是以热压接而在Au突起电极409和被电镀于可挠性基板403的Cu布线404的Sn之间进行Au-Sn共晶连接。之后，将密封树脂413填充于可挠性基板403和液晶驱动芯片402的间隙。
此外，在上述液晶驱动芯片402的器件面，设置有散热部件410。该散热部件410即使以无电解电镀设置也可，在之后设置金属块也可粘接设置热电导橡胶那样的非金属物质也可。
如此一来，在设置有贯通孔411的可挠性基板403，通过该可挠性基板403的贯通孔411而使液晶驱动芯片402的散热部件410直接露出于外部。
然后，设置于液晶驱动芯片402的散热部件410是以通过电解电镀形成四角柱状的Cu块，或之后设置金属块，或者粘接热传导橡胶那样的非金属物质的方式形成。因此，从液晶驱动芯片402产生的热可以高效率地传递至散热部件410。此外，因为散热部件410直接露出于外部，所以可以提高每散热部件410露出的面积的散热效率。
但是，在这样的方法中，因为散热部件410的大小只能设置在设于液晶驱动芯片402的Au突起电极409间的内侧的区域，所以散热部件410所露出的面积变小，存在不能太期待直接向周围空气散热的散热效果的问题。此外，由于需要用于在可挠性基板403设置贯通孔411的装置或加工工时，此外，需要用于设置散热部件410的装置或加工工时，所以也有成本变高的问题。
此外，在以往的半导体装置中，例如图17(C)所示的专利文献2所记载的半导体装置那样，使通过可挠性基板403的贯通孔411而露出的第一散热部件510进一步密接热电容大的另外的散热部件516。上述第一散热部件510通过将可挠性基板403作为遮蔽的电镀而生长，该生长以电镀不超过可挠性基板403的方式进行，蘑菇状地在在全方向生长，使作为热电容大的第二散热部件516的热传导橡胶密接于该露出部分的表面积变大的第一散热部件510，取得散热效果。
但是，在该方法中，由于必须在可挠基板403形成贯通孔411，通过电镀形成第一散热部件510，然后使第二散热部件516的热传导橡胶密接，所以需要这些加工所需的装置或加工工时，有成本变高的问题。
此外，在以往的半导体装置中，例如图17(D)所示的专利文献2所记载的半导体装置那样，具有在通过电镀所形成的Cu块设置第一散热部件610，并在将液晶驱动芯片402连接到可挠性基板403时，该第一散热部件610的露出面止于可挠性基板403的厚度以内。
然后，形成将上述可挠性基板403的贯通穴411的侧壁和第一散热部件610的露出面作为底面的空腔，将热传导粘接剂617填充于此，并且粘接第二散热部件616，由此设置从液晶驱动芯片402向第二散热部件616的传热路径，取得散热效果。
但是，在该方法中，因为在可挠性基板403形成贯通穴411，通过电镀形成第一散热部件610，然后填充热传导粘接剂617，并且粘接第二散热部件616，所以需要这些加工所需的装置或加工工时，有成本变高的问题。
因此，在以往的半导体装置中，例如图18(A)及(B)所示的专利文献3所记载的半导体装置201a那样，在薄膜基材202上形成导体引线204，安装半导体器件205，该半导体器件205的金属电极208经凸块206与导体引线204连接。
为了保护表面或保护半导体装置201a本身的强度，半导体器件205和薄膜基材202的间隙或半导体器件205的金属电极208的周边，被密封树脂207覆盖。在与形成了密封树脂207的区域相比的外侧，形成有作为被覆部的防焊剂203，覆盖导体引线204的一部分。在没有形成防焊剂203的地方，露出导体引线204。
导体引线204中，包含与半导体器件205的金属电极208电连接之处的被密封树脂207覆盖、并密接于薄膜基材202的部分为内部引线204a。此外，导体引线204中，从防焊剂203露出的部分为外部引线204b，是与显示器装置的安装处。如图18(A)所示那样，进一步在外部引线204b，具有弯曲被配置的输入用布线241a和输出用布线241b以及直线形状的显示信号布线242。
图19表示图18(A)及(B)所示的半导体装置的使用例。
半导体装置201a是如下形状，即将与配置有半导体器件205的表面相反的背面作为内侧，弯折薄膜基材202，薄膜基材202彼此接近，在形成有外部引线204b的表面成为朝向背侧的形状。然后，依次层叠作为显示板的玻璃基板211及作为透明基板的显示玻璃209，在玻璃基板211的显示玻璃209侧形成的透明电极212上形成各向异性导电薄膜213等，安装半导体装置201a。半导体装置201a为薄膜基材202将背面作为内侧而折叠的形状。半导体装置201a的外部引线204b和玻璃基板211的透明电极212经各向异性薄膜213接合，而电连接。
[专利文献1]日本专利申请特开2006-108356号公报
[专利文献2]日本专利申请特开2006-135247号公报
[专利文献3]日本专利申请特开2004-235353号公报
[专利文献4]日本专利申请特开2003-309150号公报
[发明要解决的课题]
然而，液晶显示装置如图20所示那样，有形成了TFT的玻璃基板701，在该玻璃基板701为了驱动TFT连接有源极侧半导体装置702和栅极侧半导体装置703。然后，为了供给用于驱动被搭载于源极侧半导体装置702和栅极侧半导体装置703的半导体704、705所需的各种控制信号和电源，在其前端连接源极侧印刷布线板706和栅极侧印刷布线板707，此外在更前端连接有电源部708及控制器部709的印刷布线板710。
然后，液晶显示装置因为具有可以在构造上薄型化的特征，所以也要求薄型化，但是同时也要求小型化。伴随与此，源极侧印刷布线板706和栅极侧印刷布线板707形成为细长薄板状的长方形。然后，图20所示的源极侧印刷布线板706的宽尺寸S和栅极侧印刷布线板707的宽尺寸G也被要求极力缩小。但是，在源极侧印刷布线板706需要许多布线，因为数十MHz的高频的数字信号通过所形成的布线中，所以产生噪声。此外，源极侧印刷布线板706为了设置许多布线，为了吸收噪声，使用设置有接地布线的多层印刷布线板。因为该接地布线变细、变得小面积时，其效果减弱，所以需要某程度的宽度和面积。然后，因为也需要上述许多布线，所以有源极侧印刷布线板706的宽度尺寸S无法小于栅极侧印刷布线板707的宽度尺寸G的问题。
因为液晶显示装置要求更小型化，所以一般多使用使半导体装置702、703弯曲而折叠，缩小显示面板700的周围的面积(以下称为「框缘」)的方法。此处，图20为从显示面板700的表侧观看的图。被搭载于半导体装置702、703的半导体704、705，因为被搭载于显示面板700的背侧方向，所以使半导体装置702、703向显示面板700的表侧方向弯曲而折叠，并位于使半导体704、705弯曲后的半导体装置702、703外侧，放热效率提高。
但是，在向该方向折叠时，必须以不造成显示区域(显示玻璃700的区域)阻碍的方式，以使源极侧印刷布线板706和栅极印刷布线板707位于显示玻璃玻璃700的外侧的方式进行组装。如此一来，因为无法缩小上述源极侧印刷布线板706的宽度尺寸S，所以在显示面板700的周围必须要有宽广的框缘，有无法对应于液晶显示装置小型化的要求的问题。此外，因为在半导体装置702、703使用的可挠性印刷布线板也需要大型的布线板，所以提高成本。
因此，一般进行使半导体装置向图20所示的显示面板700的背侧方向弯曲并折叠，将源极侧印刷布线板706和栅极侧印刷布线板707配置于液晶面板的背侧而缩小框缘的方法。在该方法中，由于半导体704、705位于弯曲的半导体装置702、703的内侧，所以散热效率变差，但为了优先考虑液晶显示装置的小型化，为一般所执行的方法。
但是，近年来不仅是液晶显示装置的高精细化不断发展，为了使活动图像分辨率更佳，执行加速半导体的工作速度的对应，因为来自半导体的发热量越来越多，所以要求高效率地散热。然而，关于栅极侧印刷布线板707的宽度尺寸G，因为可以比较缩小，所以在不会对所需的框缘尺寸造成问题的情况下，也有不使半导体装置703折叠而直接组装的情况。
并且，如上述那样，在将源极侧印刷布线板706配置在液晶面板的背侧时，考虑噪声对策可增大源极侧印刷布线板706的宽度尺寸S。此外，如图21所示的印刷布线板711那样，一般采用使源极侧印刷布线板706和电源部708及控制器部709的印刷布线板710整体化而减少部件数，降低部件的制造成本和组装成本的方法。
然而，在上述的图19所示的方法中，在传输电源及信号的路径，通过图19所示的各向异性导电薄膜213连接图22所示的连结用布线220，和图23所示的输入用布线241a及输出用布线241b。然后，如图22所示那样，对于下一个半导体装置也同样连接，通过重复此，串联连接许多半导体装置201a或连结用布线220。然后，该连结用布线220通过成膜处理等在玻璃基板211表面形成导线层，一般可以将对其进行构图而形成的布线作为连结用布线220。
以上述方式形成的连结用布线220的厚度，如使用电解电镀法以金属形成导电体，对其进行蚀刻而在可挠性印刷布线板形成图16所示的导电图案103，或是粘贴铜箔等而形成导电体，进行蚀刻而在图16所示的印刷布线板117形成的导电图案(无图示)那样，无法增厚，所以有难以降低连结用布线220的电阻的问题。
因此，在液晶显示装置大时，因为串联连接的半导体装置210a和连结用布线220的数量变多，所以电阻也变大，电压下降变大，有无法确保半导体205工作所需的电压的问题。尤其，关于源极侧，需要流过大电流，因为必须降低电阻而缩小电压下降，所以造成问题。
因此，关于大显示装置的源极侧，如图16所示那样使用印刷布线板117的方法是较通常的。如此一来，专利文献3的方法则有无法在大液晶显示装置的源极侧使用的问题。
发明内容
此处，本发明的目的在于提供不会增加加工装置或加工工时而导致增加成本，此外不会损害可靠性，散热高效率地的半导体装置、使用半导体装置的显示装置以及半导体装置的制造方法。
此外，本发明的另外目的在于提供一种在可挠印刷布线板上的导电图案的第一外部连接用端子部和第二外部连接用端子部之间的半导体连接用端子部连接半导体，在可挠性印刷布线板搭载半导体的半导体装置中，在使绝缘基材表面作为内侧进行折叠，将第一外部连接用端子部及第二外部连接用端子部分别连接于其它部件而进行安装时，半导体的散热效率高的半导体装置，及使用这样的半导体装置的显示装置及半导体装置的制造方法。
[用于解决课题的方法]
为了实现上述目的，本发明的第一方式是一种半导体装置，在具有可挠性的绝缘基材表面形成有导电图案的可挠性印刷布线板上，将半导体连接于上述导电图案的半导体连接用端子部而搭载该半导体，其中，所述导电图案设置有半导体连接用端子部、并且夹着该半导体连接用端子部而设置有第一外部连接用端子部和第二外部连接用端子部，该半导体装置其特征在于，
以将半导体的周围残留一部分并包围该半导体的方式，在绝缘基材形成缝隙而设置半导体保持部位，
除去该半导体保持部位之外将绝缘基材的表面作为内侧进行折叠，在将第一外部连接用端子部及第二外部连接用端子部分别连接于其它部件时，以使被搭载的半导体从绝缘基材的背面突出至外侧的方式，形成有缝隙。
此处，缝隙例如以包围外形为四角形的半导体的三边的方式形成为コ字状。
然后，在使用该半导体装置时，在通过缝隙的两端横切绝缘基材的直线和与其平行的直线之间的折弯范围中进行弯曲，除去半导体保持部位之外将绝缘基材的表面作为内侧进行折叠，将导电图案连接于其它部件。半导体保持部位不弯曲呈直线延伸，或将背面作为内侧而进行折叠，将半导体经由例如高热传导材料粘接于框体构件，或将背面作为内侧进行折叠，通过绝缘基材的排斥力按压在框体构件。
此外，在通过缝隙的两端横切绝缘基材的直线和与其平行的直线之间的折弯范围中，以能够将绝缘基材的背面作为内侧进行弯曲并折叠半导体保持部位的方式，使通过缝隙的两端横切绝缘基材的直线和半导体离开规定间隔。然后，在折弯范围中在将背面作为内侧折叠半导体保持部位时，以粘接剂等贴合相向的绝缘基材间即可。
本发明的第二方式涉及一种显示装置，其特征在于：以下述方式构成，即在通过缝隙的两端横切绝缘基材的直线和与其平行的直线之间的折弯范围中进行弯曲，除去半导体保持部位之外将绝缘基材的表面作为内侧进行折叠，将导电图案的第一外部连接用端子部及第二外部连接用端子部分别连接于其它部件，安装第一方式的半导体装置而构成。此处，半导体保持部位不弯曲而呈直线延伸，或将背面作为内侧而进行折叠，将半导体经由例如高热传导材料粘接于框体构件，或将背面作为内侧进行折叠，通过绝缘基材的排斥力按压到框体构件。此外，半导体保持部位可以在例如弯曲的范围中，将背面作为内侧进行折叠，在折叠后时，相向的绝缘基材间以粘接剂贴合也可。
本发明的第三方式涉及一种半导体装置的制造方法，其特征在于：将半导体连接于设置的导电图案的半导体连接用端子部，在可挠性印刷布线板的第一外部连接用端子部和第二外部连接用端子部之间二搭载该半导体，其中，上述导电图案形成在具有可挠性的绝缘基材表面，设置有第一外部连接用端子部和第二外部连接用端子部，接着，以将该半导体周围残留一部分并包围半导体的方式，在绝缘基材形成缝隙而设置半导体保持部位，并且除去该半导体保持部位之外将绝缘基材的表面作为内侧进行折叠，在将第一外部连接用端子部及第二外部连接用端子部分别连接于其它部件时，以使被搭载的半导体从绝缘基材的背面突出至外侧的方式，形成缝隙，在之后或是与此同时，按单位导电图案的每一个对可挠性印刷布线板进行冲裁。
此外，在输送形成了导电图案的可挠印刷布线板之时，以对该可挠性印刷布线板赋予的张力不对导电图案的半导体连接用端子部的端子间的间距造成影响的方式，在绝缘基材设置第一切缝，其中，上述导电图案在具有可挠性的绝缘基材的表面设置有第一外部连接用端子部和第二外部连接用端子部，之后，将半导体连接于半导体连接用端子部，在可挠性印刷布线板的第一外部连接用端子部和第二外部连接用端子部之间而搭载该半导体，接着，包含第一切缝或连接于第一切缝而设置第二切缝，以将半导体的周围残留一部分并包围该半导体的方式，在绝缘基材形成缝隙而设置半导体保持部位，并且除去该半导体保持部位之外将绝缘基材的表面作为内侧进行折叠，在将第一外部连接用端子部及第二外部连接用端子部分别连接于其它部件时，以使被搭载的半导体从绝缘基材的背面突出至外侧的方式，形成缝隙，在之后或是与此同时，按单位导电图案的每一个将可挠性印刷布线板施予冲裁。
在该第三方式涉及的半导体装置的制造方法中，半导体保持部位能在通过缝隙的两端横切绝缘基材的直线和与其平行的直线之间的折弯范围中，将背面作为内侧而进行折叠。
本发明的第四方式涉及一种的显示装置的制造方法，其特征在于，通过第三方式涉及的制造方法形成半导体装置，接着，在通过缝隙的两端横切绝缘基材的直线和与其平行的直线之间的折弯范围中，除去该半导体保持部位之外将绝缘基材的表面作为内侧进行折叠，将导电图案的第一外部连接用端子部及第二外部连接用端子部分别连接于其它部件而构成。此处，半导体保持部位可以不弯曲而呈直线延伸，或是将背面作为内侧进行折叠，能够将半导体例如经由高热传导材料粘接于框体构件。此外，半导体保持部位可以在折弯范围中弯曲，将背面作为内侧进行折叠，以粘接剂等贴合相向的绝缘基材间。
发明效果
根据本发明的第一方式涉及的半导体装置，在使用时，因为除半导体保持部位之外，将绝缘基材的表面作为内侧进行折叠，并使导电图案连接于其它部件，半导体保持部位不弯曲而呈直线延伸，或是将背面作为内侧进行折叠，经由例如高热传导材料粘接于半导体，所以在除去半导体保持部位之外，将绝缘基材的表面作为内侧折叠的状态下进行安装时，因为被搭载的半导体从弯曲的半导体装置的绝缘基材的背面突出至外侧而配置，所以能够使半导体周围开放，或能够使半导体与其它构件接触，不会增加加工装置或加工工时而导致成本变高。此外不会损害可靠性，可以使散热效率提高。
此处，在将通过缝隙的两端横切绝缘基材的直线和半导体离开规定间隔，将半导体保持部位在折弯范围中，将背面作为内侧进行弯曲而折叠时，能够缩小半导体装置的外形。此外，当折叠半导体保持部位时，贴合相向的绝缘基材间，能够使半导体装置的处理变得容易，使向显示装置等的组装变得容易。
根据本发明的第二方式涉及的显示装置，沿着通过缝隙两端横切绝缘基材的直线或与其平行的直线而弯曲，除半导体保持部位之外，将绝缘基材的表面作为内侧进行折叠，并将导电图案连接于其它部件而安装半导体装置，半导体保持部位不弯曲而呈直线延伸，或将背面作为内侧进行折叠，将半导体经由例如高热传导材料粘接于框体构件，因此当以除去半导体保持部位之外将绝缘基材的表面作为内侧进行折叠的状态下进行安装时，因为被搭载的半导体从弯曲的半导体装置的绝缘基材的背面突出至外侧而被配置，所以能够开放半导体的周围，或可以使半导体与其它构件接触，不会增加加工装置或加工工时而导致成本变高，此外不会损害可靠性，可以使散热效率提高。
此处，当将半导体经由高热传导材料粘接于框体构件时，因为使用高热传导材料，所以可以进一步高效率地散热而使半导体的温度下降，可以使半导体的工作稳定，而使显示装置的显示品质提高。此外，当将半导体保持部位在折弯范围中，将背面作为内侧进行弯曲而折叠时，能够取得外形状、即所谓的框缘尺寸为小的显示装置。此外，当折叠半导体保持部位时，当贴合相向的绝缘基材间时，能够得到半导体装置的处理容易、并且容易组装的显示装置。
根据本发明的第三方式涉及的半导体装置的制造方法，在使用所制造的半导体装置时，因为除半导体保持部位之外，将绝缘基材的表面作为内侧进行折叠，使导电图案连接于其它部件，半导体保持部位不弯曲而呈直线延伸，或将背面作为内侧进行折叠，将半导体经由例如高热传导材料粘接于框体部件，因此在除去半导体保持部位之外将绝缘基材的表面作为内侧进行折叠的状态下进行安装时，被搭载的半导体从弯曲的半导体装置的绝缘基材的背面突出至外侧而被配置，因此可以开放半导体的周围，此外可以使半导体与其它构件接触，能够得到不会增加加工装置或加工工时而导致成本变高，此外不会损害可靠性，可以使散热效率提高的半导体装置。
然而，在第三方式涉及的半导体装置的制造方法中，首先设置第一切缝，在搭载半导体之后设置第二切缝而完成缝隙时，则输送在具有可挠性的绝缘基材表面形成了导电图案的可挠性印刷布线板，此时，可以使对该可挠性印刷布线板赋予的张力不对上述导电图案的半导体连接用端子部的端子间间距造成影响，可以容易并且正确进行半导体连接用端子部和设置于半导体的金凸块的位置对准。此处，在折弯范围中，将半导体保持部位的背面作为内侧而进行弯曲并折叠时，可以取得外形小的半导体装置。
根据本发明的第四方式涉及的显示装置的制造方法，在使用制造的显示装置时，沿着通过缝隙两端横切绝缘基材的直线或是与其平行的直线弯曲，除去半导体保持部位之外将绝缘基材的表面作为内侧进行折叠，并将导电图案连接于其它部件而安装半导体装置，半导体保持部位不弯曲而呈直线延伸，或将背面作为内侧而折叠，将半导体经由例如高热传材料粘接于框体构件，因此除去半导体保持部位之外在将绝缘基材的表面作为内侧进行折叠的状态下进行安装时，被搭载的半导体从弯曲的半导体装置的绝缘基材的背面突出至外侧而被配置，所以可以开放半导体的周围，或可以使半导体与其它构件接触，能够得到不会增加加工装置或加工工时而导致成本变高，此外不会损害可靠性，可以使散热效率提高的显示装置。
此处，当经由高热传导材料将半导体粘接于框体构件时，通过使用高热传导材料能够更有效率进行散热而降低半导体温度，能够得到使半导体的工作稳定的显示装置。此外，在折弯范围中，当将半导体保持部位的背面作为内侧进行弯曲并折叠时，能够得到外形、即所谓的框缘小的显示装置。
附图说明
图1(A)至(F)为本发明的半导体装置的制造中使用的可挠性印刷布线板的制造工序图。
图2为通过图1所示的制造工序制造出的可挠性印刷布线板的俯视图。
图3(A)至(D)为本发明的半导体装置的制造工序图。
图4为通过图3所示的制造工序制造出的半导体装置的俯视图。
图5为图4所示的半导体装置的使用状态图。
图6为图4所示的半导体装置的另外的使用状态图。
图7为图4所示的半导体装置的又一的使用状态图。
图8为图4所示的半导体装置的又另一的使用状态图。
图9为本发明的另外的半导体装置的纵剖面图。
图10为图9所示的半导体装置的使用状态图。
图11为在本发明的另外的制造工序制造出的可挠性印刷布线板的俯视图。
图12为使用图11所示的可挠性印刷布线板的半导体装置的俯视图。
图13为通过本发明的另外制造工序制造出的另外的可挠性印刷布线板的俯视图。
图14为使用图13所示的可挠性印刷布线板的半导体装置的俯视图。
图15(A)为以往的半导体装置的剖面图，(B)为其俯视图。
图16为图15所示的以往的半导体装置的使用状态图。
图17(A)至(D)为以往的另外的半导体装置的纵剖面图。
图18(A)为以往的又一另外的半导体装置的俯视图，(B)为其纵剖面图。
图19为图18(A)及(B)所示的半导体装置的使用状态图。
图20为液晶显示装置的俯视图。
图21为另外的液晶显示装置的俯视图。
图22为表示图18(A)及(B)所示的半导体装置的使用状态的俯视图。
图23为示意地表示图18(A)及(B)所示的半导体装置的布线的俯视图。
附图标记说明
1：绝缘基材
2：导电体
3：导电图案
3A：半导体连接用端子部
3B：外部连接用端子部
3B1：第一外部连接用端子部
3B2：第二外部连接用端子部
3C：补强部
4：光阻膜
5：缝隙
5A：第一切缝
5B：第二切缝
6：防焊剂
7：半导体
7A：半导体搭载区域
8：金凸块
9：接合工具
10：加热台
11：链轮孔
12：可挠性印刷布线板
13：涂覆用喷嘴
14：密封树脂
15：蚀刻保护膜
16：半导体装置
16A：半导体装置
17：印刷布线板(其它部件)
18：玻璃基板(其它部件)
19：显示玻璃
20：第一框体构件
21：第二框体构件
22：背光灯
23：高热传导材料
24：粘接剂
30：半导体保持部位
40：显示装置
a：规定距离
b：折弯范围
L：通过缝隙的两端横切绝缘基材的直线
M：与直线L平行的直线
具体实施方式
以下，一边参照附图，一边针对本发明的具体实施方式进行说明。
在图1(A)至(F)表示本发明的半导体装置的制造中使用的可挠性印刷布线板的制造工序。
在本发明中使用的可挠性印刷布线板的制造工序中，准备在图1(A)所示的具有可挠性的长条塑料薄膜制的绝缘基材1表面，粘糊状设置导电图案形成用的导电体2的基板。作为绝缘基材1通常使用厚度为12.5～50μm的聚酰亚胺。例如，使用宇部兴产(株)制的产品名「Upilex」或Toray-DuPont(株)所制的产品名「Kapton」等。然后，在这样的绝缘基材1的单面上，使用溅射法或电解电镀法形成以金属形成的导电体2。在这里使用在执行溅射之后通过镀铜形成导电体2的住友金属矿山(株)所制的产品名「S′PERFLEX」。
在此之外，也可以使用在构成导电体2的铜箔涂覆聚酰亚胺前躯体树脂溶液之后进行干燥固化的新日铁化学(株)所制的产品名「ESPANEX」等。再有，作为绝缘基材1也可以代替上述聚酰亚胺，使用聚乙烯、聚酯等。
然后，在如上述那样形成的基板上，通过模具进行冲裁，如图1(B)所示那样，沿着两边在长度方向间隔一定间隔，在基板的两边左右对应设置链轮孔11。
接着，如图1(C)所示那样，使用链轮孔11输送基板，并且使用辊轮涂覆机等在导电体2的表面均匀地涂覆光阻之后，使其干燥固化，形成光阻膜4。
接着，如图1(D)所示那样，使用链轮孔11一边进行定位一边进行曝光之后，进行显影而形成蚀刻保护膜15，进而进行蚀刻而在长度方向依次重复形成每单位相同的导电图案3，和在长度方向连续形成的链轮孔11的补强部3C。此外，在这里因为上述导电体2的材料使用铜，所以蚀刻液使用氯化铁溶液的蚀刻液而进行蚀刻。
然后，如图1(E)所示那样，以碱处理液除去在蚀刻后不需要的蚀刻保护膜15。
然后，虽然省略图示，但是如后述那样，为了达成与搭载的半导体连接的目的，或防止绝缘基材1上的导电图案3生锈的目的，在导电图案3表面施有镀锡或镀金，但是此次执行镀锡。
接着，如图1(F)所示那样，残留之后用于连接半导体的半导体连接用端子部3A，和用于连接显示装置的玻璃基板或印刷布线板的外部连接用端子部3B，在其它区域，通过丝网印刷法等涂覆可挠性优良的防焊剂6并使其加热固化而设置。外部连接用端子部3B夹着半导体连接用端子部3A而在两侧分别设置许多的第一外部连接用端子部3B1，和另外的许多第二外部连接用端子部3B2。在这里使用日立化成工业(株)所制的产品名「SN-9000」作为可挠性优良的防焊剂6。该防焊剂6的涂覆工序在电镀工序前进行也可，在之后进行也可。
经过这样的工序，形成可挠性印刷布线板12。然后，在图2表示如此所形成的可挠性印刷布线板12的平面。此处，防焊剂6以残留用于搭载外形为四角形的半导体的长方形的半导体搭载区域7A，而从该半导体搭载区域7A部分展示半导体连接用端子部3A的方式设置。此外，导电图案3为了确保之后的缝隙5的形成区域，以包围半导体搭载区域7A的三边的方式，以包围コ字状的缝隙形成区域的周围的方式形成，夹着缝隙形成区域而在半导体搭载区域7A的相反侧分别设置许多的第一外部连接用端子部3B1，和另外的许多的第二外部连接用端子部3B2而构成。
接着，在上述可挠性印刷布线板12搭载半导体7，使用图3(A)至(D)说明形成半导体装置的制造工序。
首先，使用上述可挠性印刷布线板12的链轮孔11进行输送，并且一边进行定位，一面如图3(A)所示那样，依次将外形为四角形的半导体7设置在被设定为100℃～150℃的加热台10上。然后，使形成在半导体7的金凸块8和导电图案3的半导体连接用端子部3A相向，使用加热到400℃～500℃的接合工具9施加热和压力。由此，在第一外部连接用端子部3B1和第二外部连接用端子部3B2之间，例如使金凸块8、和镀锡的半导体连接用端子部3A进行Au-Sn共晶接合，进行倒装芯片而在可挠性印刷布线板12的绝缘基材1表面搭载半导体7。
之后，使用可挠性印刷布线板12的链轮孔11进行输送，并且一面依次进行定位，一面如图3(B)所示那样，以沿着半导体7周围的方式涂覆从涂覆用喷嘴13所喷出的密封树脂14，通过毛细管现象浸透而填充于半导体7和绝缘基材1之间，在图3(C)表示进一步进行加热固化后的状态。
接着，如图3(D)所示，通过模具的冲头(punch)和冲模(die)进行冲裁，以包围外形为四角形的半导体的三边的方式，形成コ字状的缝隙5而设置半导体保持部位30。该缝隙5进行冲裁或切断而形成宽幅的带状或窄幅的线状，或不施予冲裁而使用Thomson型或Pinnacle型以薄刀在绝缘基材1划上切缝而形成也可。然后按单位导电图案3的每一个使用模具等施子冲裁而形成半导体装置16。然而，该缝隙5的形成工序和单位导电图案的冲裁工序即使使用相同模具同时执行也可。
图4表示以上述方式形成的半导体装置16的平面。图3(D)为图4C-C’的向视剖面图。
缝隙5是以残留一部分半导体7的周围而包围半导体7的方式，形成在缝隙形成区域。例如如图示例那样，以包围外形为四角形的半导体7的三边的方式形成为コ字状，设置半导体搭载部位30而成。
如上述那样所形成的半导体装置16如图5及图6所示那样，进行组装而使用，构成显示装置40。这里，在所示的显示装置40依次层叠背光灯22、四边形的玻璃基板18以及四边形的显示玻璃19而使用。此外，配置有用于供给电源及信号的印刷布线板17。
然后，在将半导体装置16组装于显示装置40时，将半导体装置16在通过缝隙5的两端横切上述绝缘基材的直线L(参照图4)和与其平行的直线M之间的折弯范围b进行弯曲，除去半导体保持部位30之外将绝缘基材1的表面作为内侧进行折叠，并将该导电图案3的第二外部连接用端子部3B2连接于玻璃基板18，并将另一方的第一的外部连接用端子部3B1连接于印刷布线板17。此时，由于具有缝隙5，所以半导体保持部位30不折叠而呈直线延伸，使搭载在可挠性印刷布线板12的半导体7从绝缘基材1的背面突出至外侧。如此一来，半导体装置16在玻璃基板18以及显示玻璃19的四边形内所需的边上连结多个。
此外，虽然在此处所使用的印刷布线板17设置有电源及信号供给用布线(无图示)，但是因为可增大该布线的剖面积，所以可以缩小电阻。然后，在该电源及信号供给用布线并联连接有多个半导体装置16，由于显示装置40较大，所以即使所连接的半导体装置16的数量变多，因为从形成在印刷布线板17的电源及信号供给用布线个别对各半导体装置16进行供给，所以发生的电压下降仅有少许，因此半导体的工作稳定，能够提高显示品质。
然后，在图5所示的组装方法中，使搭载的半导体7从绝缘基材1的背面自然突出。由此，半导体7的热传递至其周围的空气，并且传递至以热传导率良好的金属形成的第一框体构件20或第二框体构件21，由此可以高效率地对半导体7的热进行散热。因此，半导体的工作稳定，能提高显示品质。在与图16所示的使用以往的半导体装置的方法相比，即使框缘面积稍大也可的情况下使用的方法中，散热效率可以比图16所示的以往方式更佳。
此外，在另外的图6所示的组装方法中，使搭载的半导体7从绝缘基材1的背面自然突出，经高热传导材料23将半导体7粘接于以热传导率良好的金属等形成的第一框体构件20。通过这样进行组装，来自半导体7的热经由高热传导材料23有效率地传递至第一框体构件20及更前方的第二框体构件21，从那里高效率地被散热，可以降低半导体7的温度。因此，能够使半导体的工作稳定，使显示品质提高。例如，在与图16所示的使用以往的半导体装置的方法相比，即使框缘面积稍大也可的情况下使用的方法中，与图5的方法相比能够进一步提高散热效率。
接着，通过图3所示的工序而形成的图4所示的半导体装置16也可以如图7所示那样，组装于显示装置40而进行使用。即，在通过缝隙5的两端横切上述绝缘基材1的直线L和与其平行的直线之间的折弯范围b中进行弯曲。将绝缘基板1如图7所示那样将表面作为内侧进行弯曲而折叠，并将其导电图案3的第二外部连接用端子部3B2连接于玻璃基板18，将另一方的第一外部连接用端子部3B1连接于印刷布线板17。此时，由于具有缝隙5，所以半导体保持部位30不用折叠，成为使搭载于可挠性印刷布线板12的半导体7从绝缘基材1的背面突出至外侧。此时，以可以确保折弯范围b的方式，仅使通过缝隙5的两端横切所述绝缘基材的直线L和半导体7离开规定间隔a。以上述方式，将半导体装置16在玻璃基板18及显示玻璃19的四边形中的所需的边连结多个。
之后，在该例中，不使半导体保持部位如图5或图6所示的例那样呈直线延伸，而在折弯范围b中，将背面作为内侧进行弯曲而折叠，如图7所示那样，通过绝缘基材1具有的排斥力使半导体7的顶面抵接于第二框体构件21。
通过如此的组装，来自半导体7的热有效率传递至接触的第二框体构件21，进而到其前方的第一框体构件20，从那里高效率地散热。因此，可以降低半导体7的温度，使半导体7的工作稳定，可以使显示装置40的显示品质提高。例如在需要与图16所示的使用以往的半导体装置的方法相比使显示装置40的框缘面积为同等的情况下所使用的方法中，能够使散热效率比图5的方法相比进一步提高。
此外，图4所示的半导体装置16也可以如图8所示那样，组装于显示装置40而进行使用。在该例中，同样地在折弯范围b中弯曲半导体装置16，除了半导体保持部位30将绝缘基材1的表面作为内侧而进行折叠，并将其导电图案3的第二外部连接用端子部3B2连接于玻璃基板18，将另一方的第一外部连接用端子部3B1连接于印刷布线板17，将半导体装置16在玻璃基板18及显示玻璃19的四边形中所需的边上连结多个。
之后，虽然同样地在折弯范围b中，将半导体保持部位30的背面作为内侧进行弯曲而折叠，但是在图8所示的例中，并不通过绝缘基材1具有的排斥力使半导体7抵接于第二框体构件21，而是在半导体7和以热传导性良好的金属等形成的第二框体构件21之间设置高热传导材料23并进行粘接而构成。此处所使用的高热传导材料中，也可以使用不显现粘接力的散热油脂，通过绝缘基材1具有的排斥力将半导体7的顶面经高热传导材料23抵接于第二框体构件21。
通过以上述方式进行组装，来自半导体7的热经由高热传导材料23高效率地被传递至第二框体构件21，进而其前方的第一框体构件20。在该方法中，因为使用高热传导材料23，所以与图7所示的方法相比能够更有效率地散热，能够降低半导体7的温度。由此，可以使半导体的工作稳定，可以使显示装置40的显示品质提高。
根据该方法，因为与后述的图9、图10所示的组装方法相比不使用粘接剂24，所以可以降低成本，并且可以使热难以传递至玻璃基板18，所以能够防止热所产生的显示紊乱。此外，可以防止因为热膨胀系数的差所产生的机械性应力的影响。
此外，图4所示的半导体装置16也可以在折弯范围b将半导体保持部位30如图9所示那样以背面作为内侧进行弯曲而折叠，并以粘接剂24在对面的绝缘基材1间进行粘接而形成半导体装置16A，将该半导体装置16A如图10所示那样组装于显示装置40而进行使用。
在图10所示的组装方法中，在半导体7和以热传导率良好的金属等形成的第二框体构件21之间设置高热传导材料23进行粘接而构成。通过这样地进行组装，由于来自半导体7的热经由高热传导材料23高效率地传递至第二框体构件21，进而其前方的第一框体构件20，从那里高效率地被散热。因此，能够降低半导体7的温度，并可以使半导体的工作稳定，可以使显示装置40的显示品质提高。例如，在与图16所示的使用以往的半导体装置的方法相比需要使显示装置40的框缘面积为同等的情况下使用的方法中，散热效率可以较图5的方法进一步提高，可以与图6的方法同等。
然而，在等离子显示(PDP)装置的驱动用半导体装置中，一般是在源极侧与栅极侧的双方均使用在薄膜承载带上搭载了半导体的半导体装置。但是，不使用在可挠性印刷布线板搭载了半导体的半导体装置。这是因为，在等离子显示装置的情况下，因为是利用放电现象的显示，所以功率大，来自被搭载于半导体装置上的半导体的发热变大，必须使用散热效率高的半导体装置，但是在使用了薄膜承载带的半导体装置的情况下，在弯曲半导体装置而折叠至与显示侧相反的背侧而进行使用时，被搭载的半导体位于弯曲的外侧，容易提高散热效率。
与此进行比较，在可挠性印刷布线板搭载了半导体的以往半导体装置的情况下，由于如图16所示那样半导体成为弯曲的内侧，散热效率差，所以针对等离子显示装置的源极侧与栅极侧的双方没有使用。但是，如本发明那样，若为散热高效率地的半导体装置的话，则能够使用在等离子显示装置的源极侧与栅极侧。
此外，在上述例中，连接于在具有可挠性的绝缘基材1的表面形成的导电图案3的半导体连接用端子部3A，在可挠性印刷布线板12搭载半导体7，接着，以将该半导体7的周围残留一部分并包围半导体7的方式，在绝缘基材1形成例如コ字状的缝隙5并设置半导体保持部位30，在该缝隙形成后或在其同时，按单位导电图案的每一个对可挠性印刷布线板进行冲裁，形成图4所示的半导体装置16。
但是，一边使用穿孔(Perforation)11输送图2所示的可挠性印刷布线板12而依次进行定位，一边通过模具的冲头和冲模进行冲裁，例如图11所示那样，在之后形成于绝缘基材1的缝隙5的形成区域，设置在可挠性印刷布线板12的长度方向上呈直线延伸的第一切缝5A。
之后，连接于半导体连接用端子部3A，在可挠性印刷布线板12搭载半导体7，接着，连接于第一切缝5A而如图12阴影线所示那样在绝缘基材1设置第二切缝5B，以使半导体7的周围残留一部分并包围半导体7的方式，形成例如コ字状的缝隙5，设置半导体保持部位30。在该缝隙形成后或是与此同时，按单位导电图案的每一个对可挠性布线板12进行冲裁，如图12所示那样形成半导体装置16也可。
此外，切缝5A并不限定于一个，也可以如图13所示那样，在缝隙5的形成区域设置多个，在搭载半导体7之后，如图14阴影线所示那样以连接于这些多个第一切缝5A而连续的方式，设置多个第二切缝5B，以将半导体7的周围残留一部分并包围该半导体7的方式，形成例如コ字状的缝隙5，设置半导体保持部位30。
并且，在图11至图14所示的例中，第二切缝5B虽然连接于1个或多个的第一切缝5A而设置，但是即使设置成在第一切缝5A的位置重迭，以比其大者包含第一切缝5A也可。此外，第一切缝5A和第二切缝5B为宽幅的带状或窄幅的线状也可，不施予冲裁而使用Thomson型或Pinnacle型等以薄刀在绝缘基材1划上切缝而形成也可。
然而，在可挠性印刷布线板12搭载半导体7时，使用可挠性印刷布线板12的穿孔11进行输送，并且依次进行定位，但是为了在此时对可挠性印刷布线板12确保平面性，施加张力。由此，在半导体搭载区域7A，施加通过张力所产生的应力，存在对半导体连接用端子部3A的端子间间距造成影响，对与被设置于半导体7的金凸块8的位置对准造成坏影响的问题。
因此，如图11至图14所示的例子那样，在搭载半导体7之前，通过预先在可挠性印刷布线板12形成第一切缝5A，从而可以使上述张力所产生的应力难以传递至半导体搭载区域7A，因此可以容易且正确进行半导体连接用端子部3A与设置在半导体7的金凸块8的位置对准。
产业上的利用可能性
本发明可以适用于半导体装置以及其制造方法。以及可以适用于安装这样的半导体装置而构成的显示装置以及其制造方法。

Claims (18)

1.一种半导体装置，在具有可挠性的绝缘基材的表面形成有导电图案的可挠性印刷布线板上，将半导体连接于所述导电图案的半导体连接用端子部而搭载该半导体，其中，所述导电图案设置有半导体连接用端子部，并且夹着该半导体连接用端子部而设置有第一外部连接用端子部和第二外部连接用端子部，该半导体装置其特征在于，
以将所述半导体的周围残留一部分并包围该半导体的方式，在所述绝缘基材形成缝隙而设置半导体保持部位，
除去该半导体保持部位之外将所述绝缘基材的表面作为内侧进行折叠，在将所述第一外部连接用端子部及所述第二外部连接用端子部分别连接于其它部件时，以使被搭载的所述半导体从所述绝缘基材的背面突出至外侧的方式，形成有所述缝隙。
2.根据权利要求1所述的半导体装置，其特征在于，构成为以包围外形为四角形的所述半导体的三边的方式，コ字状地形成所述缝隙。
3.根据权利要求1所述的半导体装置，其特征在于，构成为以在通过所述缝隙的两端横切所述绝缘基材的直线和与其平行的直线之间的折弯范围中，能够将所述绝缘基材的背面作为内侧进行弯曲而对所述半导体保持部位进行折叠的方式，使通过所述缝隙的两端横切所述绝缘基材的直线与所述半导体离开规定间隔。
4.根据权利要求2所述的半导体装置，其特征在于，构成为以在通过所述缝隙的两端横切所述绝缘基材的直线和与其平行的直线之间的折弯范围中，能够将所述绝缘基材的背面作为内侧进行弯曲而对所述半导体保持部位进行折叠的方式，使通过所述缝隙的两端横切所述绝缘基材的直线与所述半导体离开规定间隔。
5.根据权利要求3所述的半导体装置，其特征在于，构成为在所述折弯范围中，将所述半导体保持部位的背面作为内侧进行折叠，将相向的所述绝缘基材间贴合。
6.一种显示装置，其特征在于，以下述方式安装权利要求1至权利要求5的任一项所述的半导体装置而构成，即在通过所述缝隙的两端横切所述绝缘基材的直线和与其平行的直线之间的折弯范围中进行弯曲，除去所述半导体保持部位之外将所述绝缘基材的表面作为内侧进行折叠，将所述导电图案的所述第一外部连接用端子部及所述第二外部连接用端子部连接于其它部件。
7.根据权利要求6所述的显示装置，其特征在于，构成为将所述半导体经由高热传导材料粘接于框体构件。
8.根据权利要求6所述的显示装置，其特征在于，构成为将所述半导体保持部位在所述折弯范围中进行弯曲，将背面作为内侧进行折叠。
9.根据权利要求7所述的显示装置，其特征在于，构成为将所述半导体保持部位在所述折弯范围中进行弯曲，将背面作为内侧进行折叠。
10.根据权利要求8或9所述的显示装置，其特征在于，将所述半导体保持部位的背面作为内侧进行弯曲，将相向的所述绝缘基板间贴合。
11.一种半导体装置的制造方法，其特征在于，将半导体连接于导电图案的半导体连接用端子部，在可挠性印刷布线板的第一外部连接用端子部和第二外部连接用端子部之间搭载该半导体，其中，所述导电图案形成在具有可挠性的绝缘基材表面，设置有所述第一外部连接用端子部和所述第二外部连接用端子部，
接着，以将该半导体的周围残留一部分并包围所述半导体的方式，在所述绝缘基材形成缝隙而设置半导体保持部位，并且除去该半导体保持部位之外将所述绝缘基材的表面作为内侧进行折叠，在将所述第一外部连接用端子部及所述第二外部连接用端子部分别连接于其它部件时，以使被搭载的所述半导体从所述绝缘基材的背面突出至外侧的方式，形成所述缝隙，
在之后或是与此同时，按单位导电图案的每一个对所述可挠性印刷布线板进行冲裁。
12.根据权利要求11所述的半导体装置的制造方法，其特征在于，构成为在通过所述缝隙的两端横切所述绝缘基材的直线和与其平行的直线之间的折弯范围中，将所述半导体保持部位的背面作为内侧进行折叠。
13.一种半导体装置的制造方法，其特征在于，在输送形成了导电图案的可挠印刷布线板时，以对该可挠性印刷布线板赋予的张力不对所述导电图案的半导体连接用端子部的端子间的间距造成影响的方式，在绝缘基材设置第一切缝，其中，所述导电图案在具有可挠性的所述绝缘基材的表面设置有第一外部连接用端子部和第二外部连接用端子部，
之后，将半导体连接于所述半导体连接用端子部，在所述可挠性印刷布线板的所述第一外部连接用端子部和所述第二外部连接用端子部之间搭载该半导体，
接着，包含所述第一切缝或连接于所述第一切缝而设置第二切缝，以将半导体的周围残留一部分并包围该半导体的方式，在所述绝缘基材形成缝隙而设置半导体保持部位，并且除去该半导体保持部位之外将所述绝缘基材的表面作为内侧进行折叠，在将所述第一外部连接用端子部及所述第二外部连接用端子部分别连接于其它部件时，以使被搭载的所述半导体从所述绝缘基材的背面突出至外侧的方式，形成所述缝隙，
在之后或是与此同时，按单位导电图案的每一个对所述可挠性印刷布线板进行冲裁。
14.根据权利要求13所述的半导体装置的制造方法，其特征在于，构成为在通过所述缝隙的两端横切所述绝缘基材的直线和与其平行的直线之间的折弯范围中，将所述半导体保持部位的背面作为内侧进行折叠。
15.一种显示装置的制造方法，其特征在于，通过权利要求11至14的任一项所述的制造方法形成半导体装置，
接着，在通过所述缝隙的两端横切所述绝缘基材的直线和与其平行的直线之间的折弯范围中，除去所述半导体保持部位之外将所述绝缘基材的表面作为内侧进行折叠，将所述导电图案的所述第一外部连接用端子部及所述第二外部连接用端子部分别连接于其它部件。
16.根据权利要求15所述的显示装置的制造方法，其特征在于，构成为将所述半导体经由高热传导材料粘接于框体构件。
17.根据权利要求15所述的显示装置的制造方法，其特征在于，构成为将所述半导体保持部位在所述折弯范围中进行弯曲，将背面作为内侧进行折叠。
18.根据权利要求16所述的显示装置的制造方法，其特征在于，构成为将所述半导体保持部位在所述折弯范围中进行弯曲，将背面作为内侧进行折叠。
CN2008800178721A 2007-05-30 2008-05-14 半导体装置及其制造方法，以及显示装置及其制造方法 Expired - Fee Related CN101689535B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007142919 2007-05-30
JP142919/2007 2007-05-30
JP243306/2007 2007-09-20
JP2007243306A JP4109707B1 (ja) 2007-05-30 2007-09-20 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法
PCT/JP2008/058841 WO2008146603A1 (ja) 2007-05-30 2008-05-14 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法

Publications (2)

Publication Number Publication Date
CN101689535A true CN101689535A (zh) 2010-03-31
CN101689535B CN101689535B (zh) 2011-11-16

Family

ID=39661303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800178721A Expired - Fee Related CN101689535B (zh) 2007-05-30 2008-05-14 半导体装置及其制造方法，以及显示装置及其制造方法

Country Status (7)

Country Link
US (1) US20100148207A1 (zh)
EP (1) EP2151862A1 (zh)
JP (1) JP4109707B1 (zh)
KR (1) KR20100024381A (zh)
CN (1) CN101689535B (zh)
TW (1) TW200913177A (zh)
WO (1) WO2008146603A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206599A (zh) * 2014-06-09 2015-12-30 颀邦科技股份有限公司 可挠式基板
CN107102762A (zh) * 2016-02-19 2017-08-29 三星显示有限公司 触摸屏面板和包括其的移动终端
CN107172802A (zh) * 2017-06-21 2017-09-15 上海传英信息技术有限公司 简易显示屏
CN110476198A (zh) * 2017-03-24 2019-11-19 株式会社日本显示器 显示装置
CN111091764A (zh) * 2018-10-18 2020-05-01 启耀光电股份有限公司 电子装置与其制造方法
CN115318565A (zh) * 2022-10-14 2022-11-11 高能瑞泰(山东)电子科技有限公司 一种倒装芯片封装设备

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009011419A1 (ja) * 2007-07-19 2009-01-22 Nec Corporation 電子部品実装装置及びその製造方法
CN104133314B (zh) 2009-05-02 2019-07-12 株式会社半导体能源研究所 显示设备
JP5466966B2 (ja) * 2010-02-16 2014-04-09 新藤電子工業株式会社 配線板、半導体装置、半導体モジュール及びディスプレイ装置
JP2011199090A (ja) * 2010-03-23 2011-10-06 Shindo Denshi Kogyo Kk フレキシブルプリント配線板の製造方法、半導体装置の製造方法、ディスプレイ装置の製造方法、フレキシブルプリント配線板、半導体装置及びディスプレイ装置
KR102055194B1 (ko) 2013-05-06 2019-12-12 삼성전자주식회사 표시 장치
KR20150080878A (ko) * 2014-01-02 2015-07-10 삼성전자주식회사 디스플레이 모듈 및 이를 갖춘 디스플레이 장치
US9335231B2 (en) * 2014-03-25 2016-05-10 Mks Instruments, Inc. Micro-Pirani vacuum gauges
US9195358B1 (en) * 2014-04-16 2015-11-24 Eastman Kodak Company Z-fold multi-element substrate structure
US9379355B1 (en) 2014-12-15 2016-06-28 Lg Display Co., Ltd. Flexible display device having support layer with rounded edge
KR20160110861A (ko) * 2015-03-13 2016-09-22 삼성디스플레이 주식회사 연성 회로 기판 및 이를 포함하는 표시 장치
US10177347B2 (en) * 2015-07-01 2019-01-08 Sharp Kabushiki Kaisha Method for manufacturing display device
CN204884440U (zh) * 2015-08-27 2015-12-16 京东方科技集团股份有限公司 柔性显示面板和柔性显示装置
DE102019205617A1 (de) * 2019-04-17 2020-10-22 Brose Fahrzeugteile Se & Co. Kommanditgesellschaft, Bamberg Verfahren zur Herstellung eines Trägermoduls und Trägermodul
JP7241622B2 (ja) * 2019-06-24 2023-03-17 株式会社ジャパンディスプレイ 電気機器、表示装置及びそれらの製造方法
CN113570975A (zh) * 2020-04-29 2021-10-29 深圳市柔宇科技有限公司 面板组件及电子设备
CN112349206B (zh) * 2020-11-09 2022-07-12 厦门天马微电子有限公司 一种可折叠显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3880879B2 (ja) 2002-04-17 2007-02-14 シャープ株式会社 半導体装置
JP3908671B2 (ja) 2003-01-29 2007-04-25 松下電器産業株式会社 半導体装置およびそれを用いたディスプレイ装置
JP4014591B2 (ja) * 2004-10-05 2007-11-28 シャープ株式会社 半導体装置および電子機器
JP2006135247A (ja) 2004-11-09 2006-05-25 Sharp Corp 半導体装置

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105206599A (zh) * 2014-06-09 2015-12-30 颀邦科技股份有限公司 可挠式基板
CN105206599B (zh) * 2014-06-09 2018-10-19 颀邦科技股份有限公司 可挠式基板
CN107102762A (zh) * 2016-02-19 2017-08-29 三星显示有限公司 触摸屏面板和包括其的移动终端
CN107102762B (zh) * 2016-02-19 2021-11-02 三星显示有限公司 触摸屏面板和包括其的移动终端
CN110476198A (zh) * 2017-03-24 2019-11-19 株式会社日本显示器 显示装置
CN110476198B (zh) * 2017-03-24 2021-08-27 株式会社日本显示器 显示装置
CN107172802A (zh) * 2017-06-21 2017-09-15 上海传英信息技术有限公司 简易显示屏
CN107172802B (zh) * 2017-06-21 2023-10-13 上海传英信息技术有限公司 简易显示屏
CN111091764A (zh) * 2018-10-18 2020-05-01 启耀光电股份有限公司 电子装置与其制造方法
CN111091764B (zh) * 2018-10-18 2022-04-15 启耀光电股份有限公司 电子装置与其制造方法
CN115318565A (zh) * 2022-10-14 2022-11-11 高能瑞泰(山东)电子科技有限公司 一种倒装芯片封装设备
CN115318565B (zh) * 2022-10-14 2022-12-09 高能瑞泰(山东)电子科技有限公司 一种倒装芯片封装设备

Also Published As

Publication number Publication date
JP4109707B1 (ja) 2008-07-02
CN101689535B (zh) 2011-11-16
TW200913177A (en) 2009-03-16
WO2008146603A1 (ja) 2008-12-04
US20100148207A1 (en) 2010-06-17
KR20100024381A (ko) 2010-03-05
JP2009010309A (ja) 2009-01-15
EP2151862A1 (en) 2010-02-10

Similar Documents

Publication Publication Date Title
CN101689535B (zh) 半导体装置及其制造方法，以及显示装置及其制造方法
US6729888B2 (en) Connecting structure, electro-optical device, and electronic apparatus
US5029984A (en) Liquid crystal display device
KR100423474B1 (ko) 평면 패널 디스플레이 모듈과 그 제조 방법
US10281780B2 (en) Method of installing electronic component, display device and display system
US5293262A (en) Liquid crystal display device having heat-insulating members and driving circuit boards attached to rear edges of light box
JP2003133677A (ja) フレキシブル回路基板の圧着構造
US8373262B2 (en) Source driver, method for manufacturing same, and liquid crystal module
KR20010049250A (ko) 테이프캐리어 및 테이프캐리어형 반도체장치의 제조 방법
CN110171204A (zh) 喷墨头和喷墨打印机
CN101404267A (zh) 半导体装置与半导体装置的制造方法
KR100669409B1 (ko) 드라이버 ｉｃ 방열 구조를 갖는 플라즈마 디스플레이 장치
TW540256B (en) Circuit board and method of manufacturing the same, and display apparatus
KR100266892B1 (ko) 표시 장치용 전기 회로 기판
CN110171205A (zh) 喷墨头和喷墨打印机
CN112993607A (zh) 显示装置、显示装置的制造方法及印刷布线基板
TW491957B (en) Mounting structure of multiple chips, electro-optic device, and electronic equipment
US20190124769A1 (en) Printed board, display device, and method of manufacturing the display device
JP2000165009A (ja) 電極端子接続構造
KR101707323B1 (ko) 고분자 분산형 액정표시장치의 전원공급단자 및 그 제조방법
CN110171206A (zh) 喷墨头以及喷墨打印机
CN111448539A (zh) 触控显示屏及其制作方法以及显示设备
JP4650050B2 (ja) 電子部品の導通設置方法及び液晶表示素子の製造方法
KR102090525B1 (ko) 플렉서블 투명 ｌｅｄ 전광판 발광모듈
JP2504106B2 (ja) 液晶表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20111116

Termination date: 20160514