JP3880879B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3880879B2 JP3880879B2 JP2002115426A JP2002115426A JP3880879B2 JP 3880879 B2 JP3880879 B2 JP 3880879B2 JP 2002115426 A JP2002115426 A JP 2002115426A JP 2002115426 A JP2002115426 A JP 2002115426A JP 3880879 B2 JP3880879 B2 JP 3880879B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- flexible film
- semiconductor element
- wiring pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、フレキシブルフィルムの両面に配線パターンを備えており、その各面に半導体素子が搭載されるTCP型の半導体装置に関するものである。
【０００２】
【従来の技術】
フレキシブルフィルム上に半導体素子を搭載するTCP（Tape Carrier Package）型の半導体装置は、小型化・軽量化・薄型化を図ることが可能である。また、装置の基板がフレキシブル性を有しているため、折り曲げて実装することができる。そのため、TCP型の半導体装置は、例えば、液晶表示装置を駆動させるための半導体素子を、液晶パネルに接続する際等に用いられている。
【０００３】
近年、電子機器の小型化に伴い、半導体部品の実装密度を高めることが要求されている。それと共に、半導体素子を基板に確実に搭載して、半導体装置の搭載信頼性を向上させることが要望されている。
【０００４】
従来、TCP型の半導体装置においては、フレキシブルフィルムの片面にのみ配線パターンが形成されており、半導体素子が搭載されている。このため、実装密度を高める手段として、配線パターンのファインピッチ化や半導体素子の微細化が進められている。しかし、最近では、これらの手段で、実装密度をより一層高めることは困難となっている。
【０００５】
そこで、TCP型の半導体装置において、フレキシブルフィルムの両面に配線パターンを形成して、半導体素子を搭載することにより、実装密度を高める手法が考案され、開発が進められている。この手法により、半導体装置の実装密度を、約２倍とすることができる。
【０００６】
また、携帯電話、PDA(Personal Digital Assistant)等の液晶パネルが組み込まれた電子機器では、特にモジュールの小型化、およびモジュール面積に対する液晶パネルの表示面積の比率を増大させることが要求されている。これらの要求を満足させるためには、液晶パネルとTCP型の半導体装置との接続領域を縮小することが必須である。つまり、液晶パネルに比べて半導体装置が大きいと、液晶パネルと半導体装置とを接続させたときに、液晶パネルからはみ出している部分の半導体装置の面積だけモジュール面積が増加してしまう。従って、モジュール面積に対する液晶パネルの表示面積の比率は減少してしまう。そこで、液晶パネルからはみ出している部分の半導体装置を、液晶パネル側面から裏面へと折り曲げて実装する方法が用いられるようになっている。上記実装方法により、モジュールの小型化、およびモジュール面積に対する液晶パネルの表示面積の比率を増大させることが図られている。
【０００７】
フレキシブルフィルムの両面に配線パターンを形成しているTCP型の半導体装置として、例えば、特開２００１−２７４３１８号公報に開示された半導体装置がある。この半導体装置は、フレキシブル基板の片面に半導体素子を搭載し、そのフレキシブル基板を挟んで互いに対向する位置に接続部や電子部品を搭載したものである。
【０００８】
【発明が解決しようとする課題】
ここで、上記公報を参考に、フレキシブルフィルムの両面に配線パターンを形成して、該フレキシブルフィルムを挟んで互いに対向する位置に半導体素子を搭載した半導体装置について考える（特開平４−１５９７３８号公報参照）。
【０００９】
図４に示すように、この半導体装置は、フレキシブルフィルム５１の両面に配線パターン５３・５３と、前記配線パターン５３・５３を保護する保護層５６・５６と、半導体素子５２・５２とを備えている。前記半導体素子５２・５２はそれぞれ、バンプ電極５４を介して、前記配線パターン５３・５３と接合されており、該接合部分は樹脂５５によって封止されている。また、前記半導体素子５２・５２は、前記フレキシブルフィルム５１を挟んで互いに対向する位置に搭載されている。
【００１０】
通常、TCP型の半導体装置において、前記バンプ電極５４と前記配線パターン５３とを接合する場合、前記配線パターン５３に施した錫メッキと、前記バンプ電極５４を構成する金との共晶を生成させて接合する方法が用いられる。このとき、確実な共晶状態を得るために、前記配線パターン５３と前記バンプ電極５４との接合部に対し、共晶温度に至るまで熱を加えながら圧着する接合方法が用いられる。この接合方法により、前記半導体素子５２と前記配線パターン５３との、安定かつ良好な接合状態を得ることができる。
【００１１】
しかしながら、前記半導体素子５２・５２が前記フレキシブルフィルム５１を挟んで互いに対向する位置に搭載される半導体装置では、上記接合方法を用いると、以下に示す問題点が生じる。
【００１２】
まず、フレキシブルフィルム５１の片面に前記半導体素子５２を搭載し、上記接合方法により、半導体素子５２に備えられているバンプ電極５４と、配線パターン５３とを熱を加えながら圧着し接合する。その後、フレキシブルフィルム５１のもう一方の面に、別の半導体素子５２を搭載し、同様に接合する。
【００１３】
このとき、既に半導体素子５２が接合されている、一度加熱された部分のフレキシブルフィルム５１に、別の半導体素子５２を熱を加えながら接合することになる。従って、この半導体装置においては、フレキシブルフィルム５１の片面にのみ半導体素子５２が搭載される場合に比べて、フレキシブルフィルム５１が受ける加熱によるダメージは約２倍となる。従って、フレキシブルフィルム５１が過度のダメージを受けることにより、半導体装置の品質不良を招くという問題がある。
【００１４】
また、一度加熱されたフレキシブルフィルム５１は、うねりが生じ易い。このうねりが生じた部分に、別の半導体素子５２を搭載する場合は、該半導体素子５２を安定して搭載することができず、半導体装置の搭載信頼性の低下を招くという問題がある。
【００１５】
さらに、既に搭載されている半導体素子５２も、別の半導体素子５２を接合するための加熱により、ダメージを受けることになる。
【００１６】
また、半導体素子５２を安定に搭載するために、フレキシブルフィルム５１は、半導体素子５２の搭載時に、確実に固定された安定な状態が望まれる。しかし、この状態を得るために、既に搭載されている半導体素子５２は機械的応力や圧力を受ける。
【００１７】
従って、熱的応力、機械的応力、圧力により、ダメージを受けた半導体素子５２は、機能低下をおこし、半導体装置の品質不良を招くという問題がある。
【００１８】
また、フレキシブルフィルムの両面に配線パターンを形成する半導体装置では、通常、互いの面の配線パターンについての考慮がなされていない。つまり、フレキシブルフィルムを挟んだ半導体素子の位置関係については、特に考慮がなされていないので、上記の問題点を招来することになる。
【００１９】
ところで、一般に、TCP型の半導体装置では、折り曲げ可能な部位は限られており、打ち抜き形状によっては折り曲げ方向さえも限定される。
【００２０】
これに対し、フレキシブルフィルム５１の両面に半導体素子５２を搭載する際は、各々の半導体素子５２が機能を発揮できるように、外部端子と接続する必要がある。このため、半導体装置は折り曲げ可能な部位をできる限り大きくすること、つまり、折り曲げ動作に対する自由度が高いことが望まれる。
【００２１】
従来のTCP型の半導体装置では、打ち抜き形状を工夫することにより折り曲げ可能な部位を増やしている。しかし、折り曲げ部位を確保した打ち抜き形状では、配線パターンを形成する部位の減少を引き起こしてしまい、実装密度を高めることができなくなる。従って、モジュールの小型化、および液晶パネルの表示面積の比率を増大させることの大きな障壁となる。
【００２２】
また、前記特開２００１−２７４３１８号公報に開示されている半導体装置においても、折り曲げ方向はフィルムの辺に対して垂直な方向だけであり、十分な折り曲げ可能部位を確保できていない。
【００２３】
以上のように、フレキシブルフィルムの両面に配線パターンを形成して、半導体素子をフレキシブルフィルムを挟んで互いに対向する位置に搭載した場合には、半導体装置の品質並びに搭載信頼性の低下を招くとともに、半導体装置の実装密度を高めることが困難であるという問題がある。
【００２４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、配線パターンが両面に形成されたフレキシブルフィルムの各面に半導体素子が搭載された、搭載信頼性が高く、品質の優れた半導体装置を提供することにある。
【００２５】
【課題を解決するための手段】
本発明に係る半導体装置は、上記の課題を解決するために、フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、上記半導体素子が、フレキシブルフィルムを挟んで互いに半導体素子の接合時の加熱による影響を受けない位置に搭載されていることを特徴としている。
【００２６】
上記の構成によれば、上記半導体素子は、フレキシブルフィルムを挟んで互いに対向しない位置に搭載されている。このため、本発明に係る半導体装置では、半導体素子がフレキシブルフィルムを挟んで互いに対向する位置に搭載されている場合に比べて、フレキシブルフィルムが受ける、例えば、半導体素子と配線パターンとの圧着接合時の加熱によるダメージを軽減することができる。従って、フレキシブルフィルムが熱による過度のダメージを受けることがないので、品質の優れた半導体装置を提供できる。
【００２７】
また、上記半導体素子が搭載されている面の裏側は、配線パターンが形成された平面であり、平坦になっている。このため、上記半導体素子の搭載時に求められる安定な状態が容易に得られる。従って、安定して半導体素子を搭載することができ、半導体装置の搭載信頼性を向上させることができる。
【００２８】
また、本発明に係る半導体装置は、上記の課題を解決するために、フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、上記半導体素子がフレキシブルフィルムを挟んで互いに半導体素子の接合時の加熱による影響を受けない位置に搭載されるように、該半導体素子と電気的に接続される配線パターンが設けられていることを特徴としている。
【００２９】
上記の構成によれば、上記配線パターンは、上記半導体素子がフレキシブルフィルムを挟んで互いに対向しない位置に搭載されるように、フレキシブルフィルムの片面の配線パターンを考慮して、もう一方の面の配線パターンが設けられている。従って、半導体素子がフレキシブルフィルムを挟んで互いに対向する位置に搭載されないため、搭載信頼性が高く、品質の優れた半導体装置を提供することができる。
【００３０】
また、本発明に係る半導体装置は、上記の課題を解決するために、さらに、上記半導体素子の搭載位置および上記配線パターンの形成位置以外の位置にスリットが設けられていることを特徴としている。
【００３１】
上記の構成によれば、本発明に係る半導体装置を、スリットの延長線方向に折り曲げる実装形態が可能となる。つまり、従来の打ち抜き方式と比べて、上記スリットを設けることにより、折り曲げ可能部位が広くなる。従って、複雑な実装形態に対応することが可能であり、半導体装置の実装の自由度を高めることができ、例えば、モジュールの小型化および、液晶パネルの表示面積の比率の増大に寄与することができる。
【００３２】
また、本発明に係る半導体装置は、上記の課題を解決するために、さらに、上記スリットの縁端部に外部端子との接続部を備えていることを特徴としている。
【００３３】
上記の構成によれば、本発明に係る半導体装置は、上記スリットによって、フレキシブルフィルムに新たな辺が形成されており、この辺の縁端部に上記外部端子との接続部が設けられるので、半導体素子が接続可能な外部端子の数が増加することになる。このため、フレキシブルフィルムに設けられている、限られた配線パターン部位を効率的に利用することができる。従って、本発明に係る半導体装置によれば、実装効率が高まるため、例えば、モジュールの小型化および、液晶パネルの表示面積の比率の増大に寄与することができる。
【００３４】
【発明の実施の形態】
〔実施形態１〕
本発明の半導体装置に係る実施の一形態について図１〜図３に基づいて説明すれば以下のとおりである。
【００３５】
図２（ａ）に示すように、本実施の形態に係る半導体装置は、フレキシブルフィルム１の両面に、半導体素子２・２を備えるとともに、スリット７を有している。そして、図１に示すように、フレキシブルフィルム１の両面には、配線パターン３・３と、保護層６・６とが設けられている。
【００３６】
上記フレキシブルフィルム１としては、絶縁性を有し、かつ折り曲げ可能な材料である、ポリイミドやポリエステル等を薄いフィルム状にしたものを用いることができる。上記配線パターン３は、銅等の導体から構成されており、その表面には錫メッキが施されている。上記保護層６は、上記配線パターン３の断線を防ぐ目的で、上記配線パターン３表面を覆うように設けられている。上記半導体素子２は、バンプ電極４を備えている。上記バンプ電極４は、上記半導体素子２と上記配線パターン３とを接続させるための部材であり、金で構成されている。上記半導体素子２と上記配線パターン３との接合部分は、樹脂５により封止されている。上記樹脂５としては、エポキシ樹脂などの熱硬化性樹脂や、ポリイミドなどの熱可塑性樹脂を用いることができる。
【００３７】
また、上記配線パターン３・３は、上記半導体素子２・２が上記フレキシブルフィルム１を挟んで互いに対向しない位置に搭載されるように、上記フレキシブルフィルム１の片面の配線パターン３を考慮して、もう一方の面の配線パターン３が設けられている。
【００３８】
従って、上記半導体素子２・２は、上記フレキシブルフィルム１を挟んで互いに対向しない位置に、それぞれ搭載されている。
【００３９】
本発明における、フレキシブルフィルム１を挟んで互いに対向しない位置とは、フレキシブルフィルム１を挟んで互いに半導体素子の接合時の加熱による影響を受けない位置をいう。なお、具体的には、既に搭載されている半導体素子２のフレキシブルフィルム１を挟んで対向する位置から、少なくとも２ｍｍ離れている位置に、別の半導体素子２を搭載するのが好ましい。
【００４０】
また、上記バンプ電極４と配線パターン３とは、配線パターン３に施した錫メッキと、上記バンプ電極４を構成する金との共晶を生成させて接合するため、共晶温度に至るまで熱を加えながら圧着する接合方法により接合され、電気的に接続されている。
【００４１】
また、上記スリット７は、フレキシブルフィルム１における上記半導体素子２・２の搭載位置および上記配線パターン３・３の形成位置以外の、任意の位置に設けることができる。本発明におけるスリットとは、幅のない単なる切りこみでもよいし、フレキシブルフィルムの一部を除去した、幅のある切りこみでもよい。
【００４２】
上記スリット７の先端部は、折り曲げて実装する際に最も応力の集中する箇所であるから、負荷される応力を緩和するように丸みを帯びた形状に工作する、若しくは補強用の金属パターンを形成する等の処置が施されていることが望ましい。
【００４３】
そして、図３に示すように、フレキシブルフィルム１は、スリット７によって形成された新たな辺の縁端部１０に、配線パターン３と外部端子とを電気的に接続する接続部８…を備えている。接続部８は、上記配線パターン３を介して半導体素子２と外部端子とを電気的に接続する部材である。
【００４４】
このため、上記スリット７を設けることにより、半導体素子２が接続可能な外部端子の数を増加させることができる。即ち、フレキシブルフィルム１に設けられている、限られた配線パターン３部位を効率的に利用することができる。
【００４５】
なお、上記接続部８は、搭載されている半導体素子２のテストをおこなうテストパッドとして利用することも可能である。
【００４６】
さらに、図２（ｂ）に示すように、上記スリット７により、本実施の形態に係る半導体装置は、その一部をスリット７の延長線方向に任意に折り曲げることができる。従って、上記スリット７を設けることにより、折り曲げ動作に対する自由度を高めることができ、複雑な実装形態に対応することが可能となる。これにより、モジュールの小型化、および液晶パネルの表示面積の比率を増大させることができる。
【００４７】
また、本実施の形態に係る半導体装置では、上記半導体素子２・２が、フレキシブルフィルム１を挟んで互いに対向する位置に搭載される場合に比べて、フレキシブルフィルム１が受ける、半導体素子２・２と配線パターン３・３との接合時に加えられる熱によるダメージが軽減される。
【００４８】
また、本実施の形態に係る半導体装置では、既に搭載されている半導体素子２が受ける、後に搭載される半導体素子２の接合時の加熱によるダメージが軽減される。
【００４９】
また、上記半導体素子２・２が搭載されている面の裏側は、上記配線パターン３と、上記保護層６とが形成された平面であり、平坦になっている。このため、半導体素子２を安定して搭載することができる。
【００５０】
また、後に搭載される半導体素子２の搭載時に、既に搭載されている半導体素子２に機械的応力や圧力が加わることもない。
【００５１】
さらに、一度加熱されたことにより、フレキシブルフィルム１にうねりが生じたとしても、このうねりの生じた位置に半導体素子２を搭載することはない。従って、安定して半導体素子２を搭載することができる。
【００５２】
これにより、折り曲げ動作に対する自由度が高められ、かつ、搭載信頼性が高く、品質の優れた半導体装置を提供することができる。
【００５３】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。
【００５４】
【発明の効果】
本発明に係る半導体装置は、以上のように、フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、上記半導体素子が、フレキシブルフィルムを挟んで互いに半導体素子の接合時の加熱による影響を受けない位置に搭載されている構成である。
【００５５】
上記の構成によれば、上記半導体素子は、フレキシブルフィルムを挟んで互いに対向しない位置に搭載されている。このため、本発明に係る半導体装置では、半導体素子がフレキシブルフィルムを挟んで互いに対向する位置に搭載されている場合に比べて、フレキシブルフィルムが受ける、例えば、半導体素子と配線パターンとの接合時の加熱によるダメージを軽減することができる。従って、フレキシブルフィルムが熱による過度のダメージを受けることがないので、品質の優れた半導体装置を得ることができるという効果を奏する。
【００５６】
また、上記半導体素子が搭載されている面の裏側は、配線パターンが形成された平面であり、平坦になっている。このため、上記半導体素子の搭載時に求められる安定な状態が容易に得られる。従って、安定して半導体素子を搭載することができ、半導体装置の搭載信頼性を向上させることができる。
【００５７】
また、本発明に係る半導体装置は、以上のように、フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、上記半導体素子がフレキシブルフィルムを挟んで互いに半導体素子の接合時の加熱による影響を受けない位置に搭載されるように、該半導体素子と電気的に接続される配線パターンが設けられている構成である。
【００５８】
上記の構成によれば、上記配線パターンは、上記半導体素子がフレキシブルフィルムを挟んで互いに対向しない位置に搭載されるように、フレキシブルフィルムの片面の配線パターンを考慮して、もう一方の面の配線パターンが設けられている。従って、半導体素子がフレキシブルフィルムを挟んで互いに対向する位置に搭載されないため、搭載信頼性が高く、品質の優れた半導体装置を得ることができるという効果を奏する。
【００５９】
また、本発明に係る半導体装置は、以上のように、上記半導体素子の搭載位置および上記配線パターンの形成位置以外の位置にスリットが設けられている構成である。
【００６０】
上記の構成によれば、本発明に係る半導体装置を、スリットの延長線方向に折り曲げる実装形態が可能となる。つまり、従来の打ち抜き方式と比べて、上記スリットを設けることにより、折り曲げ動作に対する自由度が高くなる。従って、複雑な実装形態に対応可能であり、TCP型の半導体装置の実装の自由度を高めることができ、例えば、モジュールの小型化および、液晶パネルの表示面積の比率の増大に寄与することができるという効果を奏する。
【００６１】
また、本発明に係る半導体装置は、以上のように、上記スリットの縁端部に外部端子との接続部を備えている構成である。
【００６２】
上記の構成によれば、本発明に係る半導体装置は、上記スリットによって、フレキシブルフィルムに新たな辺が形成されており、この辺の縁端部に上記外部端子との接続部が設けられるので、半導体素子が接続可能な外部端子の数が増加することになる。このため、フレキシブルフィルムに設けられている、限られた配線パターン部位を効率的に利用することができる。従って、本発明に係る半導体装置によれば、実装効率が高まるため、例えば、モジュールの小型化および、液晶パネルの表示面積の比率の増大に寄与することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る半導体装置の要部の構成を示す断面図である。
【図２】（ａ）は、上記半導体装置の概略の構成を示す平面図であり、（ｂ）は、（ａ）に示す半導体装置を折り曲げた状態を示す平面図である。
【図３】上記半導体装置の要部の構成を示す平面図である。
【図４】比較のためのTCP型の半導体装置の要部の構成を示す断面図である。
【符号の説明】
１ フレキシブルフィルム
２ 半導体素子
３ 配線パターン
４ バンプ電極
５ 樹脂
６ 保護層
７ スリット
８ 接続部
１０ 縁端部
【発明の属する技術分野】
本発明は、フレキシブルフィルムの両面に配線パターンを備えており、その各面に半導体素子が搭載されるTCP型の半導体装置に関するものである。
【０００２】
【従来の技術】
フレキシブルフィルム上に半導体素子を搭載するTCP（Tape Carrier Package）型の半導体装置は、小型化・軽量化・薄型化を図ることが可能である。また、装置の基板がフレキシブル性を有しているため、折り曲げて実装することができる。そのため、TCP型の半導体装置は、例えば、液晶表示装置を駆動させるための半導体素子を、液晶パネルに接続する際等に用いられている。
【０００３】
近年、電子機器の小型化に伴い、半導体部品の実装密度を高めることが要求されている。それと共に、半導体素子を基板に確実に搭載して、半導体装置の搭載信頼性を向上させることが要望されている。
【０００４】
従来、TCP型の半導体装置においては、フレキシブルフィルムの片面にのみ配線パターンが形成されており、半導体素子が搭載されている。このため、実装密度を高める手段として、配線パターンのファインピッチ化や半導体素子の微細化が進められている。しかし、最近では、これらの手段で、実装密度をより一層高めることは困難となっている。
【０００５】
そこで、TCP型の半導体装置において、フレキシブルフィルムの両面に配線パターンを形成して、半導体素子を搭載することにより、実装密度を高める手法が考案され、開発が進められている。この手法により、半導体装置の実装密度を、約２倍とすることができる。
【０００６】
また、携帯電話、PDA(Personal Digital Assistant)等の液晶パネルが組み込まれた電子機器では、特にモジュールの小型化、およびモジュール面積に対する液晶パネルの表示面積の比率を増大させることが要求されている。これらの要求を満足させるためには、液晶パネルとTCP型の半導体装置との接続領域を縮小することが必須である。つまり、液晶パネルに比べて半導体装置が大きいと、液晶パネルと半導体装置とを接続させたときに、液晶パネルからはみ出している部分の半導体装置の面積だけモジュール面積が増加してしまう。従って、モジュール面積に対する液晶パネルの表示面積の比率は減少してしまう。そこで、液晶パネルからはみ出している部分の半導体装置を、液晶パネル側面から裏面へと折り曲げて実装する方法が用いられるようになっている。上記実装方法により、モジュールの小型化、およびモジュール面積に対する液晶パネルの表示面積の比率を増大させることが図られている。
【０００７】
フレキシブルフィルムの両面に配線パターンを形成しているTCP型の半導体装置として、例えば、特開２００１−２７４３１８号公報に開示された半導体装置がある。この半導体装置は、フレキシブル基板の片面に半導体素子を搭載し、そのフレキシブル基板を挟んで互いに対向する位置に接続部や電子部品を搭載したものである。
【０００８】
【発明が解決しようとする課題】
ここで、上記公報を参考に、フレキシブルフィルムの両面に配線パターンを形成して、該フレキシブルフィルムを挟んで互いに対向する位置に半導体素子を搭載した半導体装置について考える（特開平４−１５９７３８号公報参照）。
【０００９】
図４に示すように、この半導体装置は、フレキシブルフィルム５１の両面に配線パターン５３・５３と、前記配線パターン５３・５３を保護する保護層５６・５６と、半導体素子５２・５２とを備えている。前記半導体素子５２・５２はそれぞれ、バンプ電極５４を介して、前記配線パターン５３・５３と接合されており、該接合部分は樹脂５５によって封止されている。また、前記半導体素子５２・５２は、前記フレキシブルフィルム５１を挟んで互いに対向する位置に搭載されている。
【００１０】
通常、TCP型の半導体装置において、前記バンプ電極５４と前記配線パターン５３とを接合する場合、前記配線パターン５３に施した錫メッキと、前記バンプ電極５４を構成する金との共晶を生成させて接合する方法が用いられる。このとき、確実な共晶状態を得るために、前記配線パターン５３と前記バンプ電極５４との接合部に対し、共晶温度に至るまで熱を加えながら圧着する接合方法が用いられる。この接合方法により、前記半導体素子５２と前記配線パターン５３との、安定かつ良好な接合状態を得ることができる。
【００１１】
しかしながら、前記半導体素子５２・５２が前記フレキシブルフィルム５１を挟んで互いに対向する位置に搭載される半導体装置では、上記接合方法を用いると、以下に示す問題点が生じる。
【００１２】
まず、フレキシブルフィルム５１の片面に前記半導体素子５２を搭載し、上記接合方法により、半導体素子５２に備えられているバンプ電極５４と、配線パターン５３とを熱を加えながら圧着し接合する。その後、フレキシブルフィルム５１のもう一方の面に、別の半導体素子５２を搭載し、同様に接合する。
【００１３】
このとき、既に半導体素子５２が接合されている、一度加熱された部分のフレキシブルフィルム５１に、別の半導体素子５２を熱を加えながら接合することになる。従って、この半導体装置においては、フレキシブルフィルム５１の片面にのみ半導体素子５２が搭載される場合に比べて、フレキシブルフィルム５１が受ける加熱によるダメージは約２倍となる。従って、フレキシブルフィルム５１が過度のダメージを受けることにより、半導体装置の品質不良を招くという問題がある。
【００１４】
また、一度加熱されたフレキシブルフィルム５１は、うねりが生じ易い。このうねりが生じた部分に、別の半導体素子５２を搭載する場合は、該半導体素子５２を安定して搭載することができず、半導体装置の搭載信頼性の低下を招くという問題がある。
【００１５】
さらに、既に搭載されている半導体素子５２も、別の半導体素子５２を接合するための加熱により、ダメージを受けることになる。
【００１６】
また、半導体素子５２を安定に搭載するために、フレキシブルフィルム５１は、半導体素子５２の搭載時に、確実に固定された安定な状態が望まれる。しかし、この状態を得るために、既に搭載されている半導体素子５２は機械的応力や圧力を受ける。
【００１７】
従って、熱的応力、機械的応力、圧力により、ダメージを受けた半導体素子５２は、機能低下をおこし、半導体装置の品質不良を招くという問題がある。
【００１８】
また、フレキシブルフィルムの両面に配線パターンを形成する半導体装置では、通常、互いの面の配線パターンについての考慮がなされていない。つまり、フレキシブルフィルムを挟んだ半導体素子の位置関係については、特に考慮がなされていないので、上記の問題点を招来することになる。
【００１９】
ところで、一般に、TCP型の半導体装置では、折り曲げ可能な部位は限られており、打ち抜き形状によっては折り曲げ方向さえも限定される。
【００２０】
これに対し、フレキシブルフィルム５１の両面に半導体素子５２を搭載する際は、各々の半導体素子５２が機能を発揮できるように、外部端子と接続する必要がある。このため、半導体装置は折り曲げ可能な部位をできる限り大きくすること、つまり、折り曲げ動作に対する自由度が高いことが望まれる。
【００２１】
従来のTCP型の半導体装置では、打ち抜き形状を工夫することにより折り曲げ可能な部位を増やしている。しかし、折り曲げ部位を確保した打ち抜き形状では、配線パターンを形成する部位の減少を引き起こしてしまい、実装密度を高めることができなくなる。従って、モジュールの小型化、および液晶パネルの表示面積の比率を増大させることの大きな障壁となる。
【００２２】
また、前記特開２００１−２７４３１８号公報に開示されている半導体装置においても、折り曲げ方向はフィルムの辺に対して垂直な方向だけであり、十分な折り曲げ可能部位を確保できていない。
【００２３】
以上のように、フレキシブルフィルムの両面に配線パターンを形成して、半導体素子をフレキシブルフィルムを挟んで互いに対向する位置に搭載した場合には、半導体装置の品質並びに搭載信頼性の低下を招くとともに、半導体装置の実装密度を高めることが困難であるという問題がある。
【００２４】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、配線パターンが両面に形成されたフレキシブルフィルムの各面に半導体素子が搭載された、搭載信頼性が高く、品質の優れた半導体装置を提供することにある。
【００２５】
【課題を解決するための手段】
本発明に係る半導体装置は、上記の課題を解決するために、フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、上記半導体素子が、フレキシブルフィルムを挟んで互いに半導体素子の接合時の加熱による影響を受けない位置に搭載されていることを特徴としている。
【００２６】
上記の構成によれば、上記半導体素子は、フレキシブルフィルムを挟んで互いに対向しない位置に搭載されている。このため、本発明に係る半導体装置では、半導体素子がフレキシブルフィルムを挟んで互いに対向する位置に搭載されている場合に比べて、フレキシブルフィルムが受ける、例えば、半導体素子と配線パターンとの圧着接合時の加熱によるダメージを軽減することができる。従って、フレキシブルフィルムが熱による過度のダメージを受けることがないので、品質の優れた半導体装置を提供できる。
【００２７】
また、上記半導体素子が搭載されている面の裏側は、配線パターンが形成された平面であり、平坦になっている。このため、上記半導体素子の搭載時に求められる安定な状態が容易に得られる。従って、安定して半導体素子を搭載することができ、半導体装置の搭載信頼性を向上させることができる。
【００２８】
また、本発明に係る半導体装置は、上記の課題を解決するために、フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、上記半導体素子がフレキシブルフィルムを挟んで互いに半導体素子の接合時の加熱による影響を受けない位置に搭載されるように、該半導体素子と電気的に接続される配線パターンが設けられていることを特徴としている。
【００２９】
上記の構成によれば、上記配線パターンは、上記半導体素子がフレキシブルフィルムを挟んで互いに対向しない位置に搭載されるように、フレキシブルフィルムの片面の配線パターンを考慮して、もう一方の面の配線パターンが設けられている。従って、半導体素子がフレキシブルフィルムを挟んで互いに対向する位置に搭載されないため、搭載信頼性が高く、品質の優れた半導体装置を提供することができる。
【００３０】
また、本発明に係る半導体装置は、上記の課題を解決するために、さらに、上記半導体素子の搭載位置および上記配線パターンの形成位置以外の位置にスリットが設けられていることを特徴としている。
【００３１】
上記の構成によれば、本発明に係る半導体装置を、スリットの延長線方向に折り曲げる実装形態が可能となる。つまり、従来の打ち抜き方式と比べて、上記スリットを設けることにより、折り曲げ可能部位が広くなる。従って、複雑な実装形態に対応することが可能であり、半導体装置の実装の自由度を高めることができ、例えば、モジュールの小型化および、液晶パネルの表示面積の比率の増大に寄与することができる。
【００３２】
また、本発明に係る半導体装置は、上記の課題を解決するために、さらに、上記スリットの縁端部に外部端子との接続部を備えていることを特徴としている。
【００３３】
上記の構成によれば、本発明に係る半導体装置は、上記スリットによって、フレキシブルフィルムに新たな辺が形成されており、この辺の縁端部に上記外部端子との接続部が設けられるので、半導体素子が接続可能な外部端子の数が増加することになる。このため、フレキシブルフィルムに設けられている、限られた配線パターン部位を効率的に利用することができる。従って、本発明に係る半導体装置によれば、実装効率が高まるため、例えば、モジュールの小型化および、液晶パネルの表示面積の比率の増大に寄与することができる。
【００３４】
【発明の実施の形態】
〔実施形態１〕
本発明の半導体装置に係る実施の一形態について図１〜図３に基づいて説明すれば以下のとおりである。
【００３５】
図２（ａ）に示すように、本実施の形態に係る半導体装置は、フレキシブルフィルム１の両面に、半導体素子２・２を備えるとともに、スリット７を有している。そして、図１に示すように、フレキシブルフィルム１の両面には、配線パターン３・３と、保護層６・６とが設けられている。
【００３６】
上記フレキシブルフィルム１としては、絶縁性を有し、かつ折り曲げ可能な材料である、ポリイミドやポリエステル等を薄いフィルム状にしたものを用いることができる。上記配線パターン３は、銅等の導体から構成されており、その表面には錫メッキが施されている。上記保護層６は、上記配線パターン３の断線を防ぐ目的で、上記配線パターン３表面を覆うように設けられている。上記半導体素子２は、バンプ電極４を備えている。上記バンプ電極４は、上記半導体素子２と上記配線パターン３とを接続させるための部材であり、金で構成されている。上記半導体素子２と上記配線パターン３との接合部分は、樹脂５により封止されている。上記樹脂５としては、エポキシ樹脂などの熱硬化性樹脂や、ポリイミドなどの熱可塑性樹脂を用いることができる。
【００３７】
また、上記配線パターン３・３は、上記半導体素子２・２が上記フレキシブルフィルム１を挟んで互いに対向しない位置に搭載されるように、上記フレキシブルフィルム１の片面の配線パターン３を考慮して、もう一方の面の配線パターン３が設けられている。
【００３８】
従って、上記半導体素子２・２は、上記フレキシブルフィルム１を挟んで互いに対向しない位置に、それぞれ搭載されている。
【００３９】
本発明における、フレキシブルフィルム１を挟んで互いに対向しない位置とは、フレキシブルフィルム１を挟んで互いに半導体素子の接合時の加熱による影響を受けない位置をいう。なお、具体的には、既に搭載されている半導体素子２のフレキシブルフィルム１を挟んで対向する位置から、少なくとも２ｍｍ離れている位置に、別の半導体素子２を搭載するのが好ましい。
【００４０】
また、上記バンプ電極４と配線パターン３とは、配線パターン３に施した錫メッキと、上記バンプ電極４を構成する金との共晶を生成させて接合するため、共晶温度に至るまで熱を加えながら圧着する接合方法により接合され、電気的に接続されている。
【００４１】
また、上記スリット７は、フレキシブルフィルム１における上記半導体素子２・２の搭載位置および上記配線パターン３・３の形成位置以外の、任意の位置に設けることができる。本発明におけるスリットとは、幅のない単なる切りこみでもよいし、フレキシブルフィルムの一部を除去した、幅のある切りこみでもよい。
【００４２】
上記スリット７の先端部は、折り曲げて実装する際に最も応力の集中する箇所であるから、負荷される応力を緩和するように丸みを帯びた形状に工作する、若しくは補強用の金属パターンを形成する等の処置が施されていることが望ましい。
【００４３】
そして、図３に示すように、フレキシブルフィルム１は、スリット７によって形成された新たな辺の縁端部１０に、配線パターン３と外部端子とを電気的に接続する接続部８…を備えている。接続部８は、上記配線パターン３を介して半導体素子２と外部端子とを電気的に接続する部材である。
【００４４】
このため、上記スリット７を設けることにより、半導体素子２が接続可能な外部端子の数を増加させることができる。即ち、フレキシブルフィルム１に設けられている、限られた配線パターン３部位を効率的に利用することができる。
【００４５】
なお、上記接続部８は、搭載されている半導体素子２のテストをおこなうテストパッドとして利用することも可能である。
【００４６】
さらに、図２（ｂ）に示すように、上記スリット７により、本実施の形態に係る半導体装置は、その一部をスリット７の延長線方向に任意に折り曲げることができる。従って、上記スリット７を設けることにより、折り曲げ動作に対する自由度を高めることができ、複雑な実装形態に対応することが可能となる。これにより、モジュールの小型化、および液晶パネルの表示面積の比率を増大させることができる。
【００４７】
また、本実施の形態に係る半導体装置では、上記半導体素子２・２が、フレキシブルフィルム１を挟んで互いに対向する位置に搭載される場合に比べて、フレキシブルフィルム１が受ける、半導体素子２・２と配線パターン３・３との接合時に加えられる熱によるダメージが軽減される。
【００４８】
また、本実施の形態に係る半導体装置では、既に搭載されている半導体素子２が受ける、後に搭載される半導体素子２の接合時の加熱によるダメージが軽減される。
【００４９】
また、上記半導体素子２・２が搭載されている面の裏側は、上記配線パターン３と、上記保護層６とが形成された平面であり、平坦になっている。このため、半導体素子２を安定して搭載することができる。
【００５０】
また、後に搭載される半導体素子２の搭載時に、既に搭載されている半導体素子２に機械的応力や圧力が加わることもない。
【００５１】
さらに、一度加熱されたことにより、フレキシブルフィルム１にうねりが生じたとしても、このうねりの生じた位置に半導体素子２を搭載することはない。従って、安定して半導体素子２を搭載することができる。
【００５２】
これにより、折り曲げ動作に対する自由度が高められ、かつ、搭載信頼性が高く、品質の優れた半導体装置を提供することができる。
【００５３】
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。
【００５４】
【発明の効果】
本発明に係る半導体装置は、以上のように、フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、上記半導体素子が、フレキシブルフィルムを挟んで互いに半導体素子の接合時の加熱による影響を受けない位置に搭載されている構成である。
【００５５】
上記の構成によれば、上記半導体素子は、フレキシブルフィルムを挟んで互いに対向しない位置に搭載されている。このため、本発明に係る半導体装置では、半導体素子がフレキシブルフィルムを挟んで互いに対向する位置に搭載されている場合に比べて、フレキシブルフィルムが受ける、例えば、半導体素子と配線パターンとの接合時の加熱によるダメージを軽減することができる。従って、フレキシブルフィルムが熱による過度のダメージを受けることがないので、品質の優れた半導体装置を得ることができるという効果を奏する。
【００５６】
また、上記半導体素子が搭載されている面の裏側は、配線パターンが形成された平面であり、平坦になっている。このため、上記半導体素子の搭載時に求められる安定な状態が容易に得られる。従って、安定して半導体素子を搭載することができ、半導体装置の搭載信頼性を向上させることができる。
【００５７】
また、本発明に係る半導体装置は、以上のように、フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、上記半導体素子がフレキシブルフィルムを挟んで互いに半導体素子の接合時の加熱による影響を受けない位置に搭載されるように、該半導体素子と電気的に接続される配線パターンが設けられている構成である。
【００５８】
上記の構成によれば、上記配線パターンは、上記半導体素子がフレキシブルフィルムを挟んで互いに対向しない位置に搭載されるように、フレキシブルフィルムの片面の配線パターンを考慮して、もう一方の面の配線パターンが設けられている。従って、半導体素子がフレキシブルフィルムを挟んで互いに対向する位置に搭載されないため、搭載信頼性が高く、品質の優れた半導体装置を得ることができるという効果を奏する。
【００５９】
また、本発明に係る半導体装置は、以上のように、上記半導体素子の搭載位置および上記配線パターンの形成位置以外の位置にスリットが設けられている構成である。
【００６０】
上記の構成によれば、本発明に係る半導体装置を、スリットの延長線方向に折り曲げる実装形態が可能となる。つまり、従来の打ち抜き方式と比べて、上記スリットを設けることにより、折り曲げ動作に対する自由度が高くなる。従って、複雑な実装形態に対応可能であり、TCP型の半導体装置の実装の自由度を高めることができ、例えば、モジュールの小型化および、液晶パネルの表示面積の比率の増大に寄与することができるという効果を奏する。
【００６１】
また、本発明に係る半導体装置は、以上のように、上記スリットの縁端部に外部端子との接続部を備えている構成である。
【００６２】
上記の構成によれば、本発明に係る半導体装置は、上記スリットによって、フレキシブルフィルムに新たな辺が形成されており、この辺の縁端部に上記外部端子との接続部が設けられるので、半導体素子が接続可能な外部端子の数が増加することになる。このため、フレキシブルフィルムに設けられている、限られた配線パターン部位を効率的に利用することができる。従って、本発明に係る半導体装置によれば、実装効率が高まるため、例えば、モジュールの小型化および、液晶パネルの表示面積の比率の増大に寄与することができるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施の一形態に係る半導体装置の要部の構成を示す断面図である。
【図２】（ａ）は、上記半導体装置の概略の構成を示す平面図であり、（ｂ）は、（ａ）に示す半導体装置を折り曲げた状態を示す平面図である。
【図３】上記半導体装置の要部の構成を示す平面図である。
【図４】比較のためのTCP型の半導体装置の要部の構成を示す断面図である。
【符号の説明】
１ フレキシブルフィルム
２ 半導体素子
３ 配線パターン
４ バンプ電極
５ 樹脂
６ 保護層
７ スリット
８ 接続部
１０ 縁端部
Claims (4)
- フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、
上記半導体素子が、フレキシブルフィルムを挟んで互いに対向する位置から、少なくとも２ｍｍ離れている位置に搭載されていることを特徴とする半導体装置。 - フレキシブルフィルムの両面に配線パターンと半導体素子とを備えている半導体装置であって、
上記半導体素子がフレキシブルフィルムを挟んで互いに対向する位置から、少なくとも２ｍｍ離れている位置に搭載されるように、該半導体素子と電気的に接続される配線パターンが設けられていることを特徴とする半導体装置。 - フレキシブルフィルムにおける、上記半導体素子の搭載位置および上記配線パターンの形成位置以外の位置に、スリットが設けられていることを特徴とする請求項１または２に記載の半導体装置。
- 上記スリットの縁端部に外部端子との接続部を備えていることを特徴とする請求項３に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115426A JP3880879B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115426A JP3880879B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309150A JP2003309150A (ja) | 2003-10-31 |
| JP3880879B2 true JP3880879B2 (ja) | 2007-02-14 |
Family
ID=29396760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115426A Expired - Fee Related JP3880879B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3880879B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4109707B1 (ja) | 2007-05-30 | 2008-07-02 | 新藤電子工業株式会社 | 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法 |
-
2002
- 2002-04-17 JP JP2002115426A patent/JP3880879B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003309150A (ja) | 2003-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3792554B2 (ja) | 表示モジュール及びフレキシブル配線板の接続方法 | |
| KR100408616B1 (ko) | 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말 | |
| JP3603890B2 (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
| JP5195422B2 (ja) | 配線基板、実装基板及び電子装置 | |
| JP3502014B2 (ja) | 半導体装置および液晶モジュール | |
| JP2001210919A (ja) | フレキシブル配線板およびそれを用いた電子機器 | |
| TWI287822B (en) | Film substrate and its manufacturing method | |
| JP4740708B2 (ja) | 配線基板、及び半導体装置 | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| US7960846B2 (en) | Semiconductor device having improved solder joint and internal lead lifetimes | |
| US7176568B2 (en) | Semiconductor device and its manufacturing method, electronic module, and electronic unit | |
| JP4013071B2 (ja) | 半導体装置 | |
| JP3888037B2 (ja) | 半導体装置 | |
| JP4572465B2 (ja) | 電子部品装置の製造方法 | |
| JP3880879B2 (ja) | 半導体装置 | |
| JP3833669B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3736638B2 (ja) | 半導体装置、電子モジュール及び電子機器 | |
| US7119423B2 (en) | Semiconductor device and method of manufacturing the same, electronic module, and electronic instrument | |
| JP2004087936A (ja) | 半導体装置及び半導体装置の製造方法並びに電子機器 | |
| JP3487777B2 (ja) | テープキャリアパッケージおよびそれを用いた液晶モジュール | |
| JP3872466B2 (ja) | 半導体装置およびその製造方法ならびにディスプレイ装置 | |
| JP2002057416A (ja) | 両面接続用フレキシブル配線板 | |
| JP4608178B2 (ja) | 電子デバイスおよび電子デバイス形成方法 | |
| JP3698155B2 (ja) | 半導体装置及びその製造方法、電子モジュール並びに電子機器 | |
| JP3565142B2 (ja) | 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |