JP2003309150A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003309150A JP2003309150A JP2002115426A JP2002115426A JP2003309150A JP 2003309150 A JP2003309150 A JP 2003309150A JP 2002115426 A JP2002115426 A JP 2002115426A JP 2002115426 A JP2002115426 A JP 2002115426A JP 2003309150 A JP2003309150 A JP 2003309150A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- flexible film
- semiconductor element
- wiring pattern
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】 搭載信頼性が高く、品質の優れた半導体装置
を提供する。 【解決手段】 フレキシブルフィルム１の両面に配線パ
ターン３・３と半導体素子２・２とを備えている半導体
装置であって、上記半導体素子２・２は、フレキシブル
フィルム１を挟んで互いに対向しない位置に搭載されて
いる。
を提供する。 【解決手段】 フレキシブルフィルム１の両面に配線パ
ターン３・３と半導体素子２・２とを備えている半導体
装置であって、上記半導体素子２・２は、フレキシブル
フィルム１を挟んで互いに対向しない位置に搭載されて
いる。
Description
【０００１】
【発明の属する技術分野】本発明は、フレキシブルフィ
ルムの両面に配線パターンを備えており、その各面に半
導体素子が搭載されるTCP型の半導体装置に関するもの
である。
ルムの両面に配線パターンを備えており、その各面に半
導体素子が搭載されるTCP型の半導体装置に関するもの
である。
【０００２】
【従来の技術】フレキシブルフィルム上に半導体素子を
搭載するTCP（Tape Carrier Package）型の半導体装置
は、小型化・軽量化・薄型化を図ることが可能である。
また、装置の基板がフレキシブル性を有しているため、
折り曲げて実装することができる。そのため、TCP型の
半導体装置は、例えば、液晶表示装置を駆動させるため
の半導体素子を、液晶パネルに接続する際等に用いられ
ている。
搭載するTCP（Tape Carrier Package）型の半導体装置
は、小型化・軽量化・薄型化を図ることが可能である。
また、装置の基板がフレキシブル性を有しているため、
折り曲げて実装することができる。そのため、TCP型の
半導体装置は、例えば、液晶表示装置を駆動させるため
の半導体素子を、液晶パネルに接続する際等に用いられ
ている。
【０００３】近年、電子機器の小型化に伴い、半導体部
品の実装密度を高めることが要求されている。それと共
に、半導体素子を基板に確実に搭載して、半導体装置の
搭載信頼性を向上させることが要望されている。
品の実装密度を高めることが要求されている。それと共
に、半導体素子を基板に確実に搭載して、半導体装置の
搭載信頼性を向上させることが要望されている。
【０００４】従来、TCP型の半導体装置においては、フ
レキシブルフィルムの片面にのみ配線パターンが形成さ
れており、半導体素子が搭載されている。このため、実
装密度を高める手段として、配線パターンのファインピ
ッチ化や半導体素子の微細化が進められている。しか
し、最近では、これらの手段で、実装密度をより一層高
めることは困難となっている。
レキシブルフィルムの片面にのみ配線パターンが形成さ
れており、半導体素子が搭載されている。このため、実
装密度を高める手段として、配線パターンのファインピ
ッチ化や半導体素子の微細化が進められている。しか
し、最近では、これらの手段で、実装密度をより一層高
めることは困難となっている。
【０００５】そこで、TCP型の半導体装置において、フ
レキシブルフィルムの両面に配線パターンを形成して、
半導体素子を搭載することにより、実装密度を高める手
法が考案され、開発が進められている。この手法によ
り、半導体装置の実装密度を、約２倍とすることができ
る。
レキシブルフィルムの両面に配線パターンを形成して、
半導体素子を搭載することにより、実装密度を高める手
法が考案され、開発が進められている。この手法によ
り、半導体装置の実装密度を、約２倍とすることができ
る。
【０００６】また、携帯電話、PDA(Personal Digital A
ssistant)等の液晶パネルが組み込まれた電子機器で
は、特にモジュールの小型化、およびモジュール面積に
対する液晶パネルの表示面積の比率を増大させることが
要求されている。これらの要求を満足させるためには、
液晶パネルとTCP型の半導体装置との接続領域を縮小す
ることが必須である。つまり、液晶パネルに比べて半導
体装置が大きいと、液晶パネルと半導体装置とを接続さ
せたときに、液晶パネルからはみ出している部分の半導
体装置の面積だけモジュール面積が増加してしまう。従
って、モジュール面積に対する液晶パネルの表示面積の
比率は減少してしまう。そこで、液晶パネルからはみ出
している部分の半導体装置を、液晶パネル側面から裏面
へと折り曲げて実装する方法が用いられるようになって
いる。上記実装方法により、モジュールの小型化、およ
びモジュール面積に対する液晶パネルの表示面積の比率
を増大させることが図られている。
ssistant)等の液晶パネルが組み込まれた電子機器で
は、特にモジュールの小型化、およびモジュール面積に
対する液晶パネルの表示面積の比率を増大させることが
要求されている。これらの要求を満足させるためには、
液晶パネルとTCP型の半導体装置との接続領域を縮小す
ることが必須である。つまり、液晶パネルに比べて半導
体装置が大きいと、液晶パネルと半導体装置とを接続さ
せたときに、液晶パネルからはみ出している部分の半導
体装置の面積だけモジュール面積が増加してしまう。従
って、モジュール面積に対する液晶パネルの表示面積の
比率は減少してしまう。そこで、液晶パネルからはみ出
している部分の半導体装置を、液晶パネル側面から裏面
へと折り曲げて実装する方法が用いられるようになって
いる。上記実装方法により、モジュールの小型化、およ
びモジュール面積に対する液晶パネルの表示面積の比率
を増大させることが図られている。
【０００７】フレキシブルフィルムの両面に配線パター
ンを形成しているTCP型の半導体装置として、例えば、
特開２００１−２７４３１８号公報に開示された半導体
装置がある。この半導体装置は、フレキシブル基板の片
面に半導体素子を搭載し、そのフレキシブル基板を挟ん
で互いに対向する位置に接続部や電子部品を搭載したも
のである。
ンを形成しているTCP型の半導体装置として、例えば、
特開２００１−２７４３１８号公報に開示された半導体
装置がある。この半導体装置は、フレキシブル基板の片
面に半導体素子を搭載し、そのフレキシブル基板を挟ん
で互いに対向する位置に接続部や電子部品を搭載したも
のである。
【０００８】
【発明が解決しようとする課題】ここで、上記公報を参
考に、フレキシブルフィルムの両面に配線パターンを形
成して、該フレキシブルフィルムを挟んで互いに対向す
る位置に半導体素子を搭載した半導体装置について考え
る（特開平４−１５９７３８号公報参照）。
考に、フレキシブルフィルムの両面に配線パターンを形
成して、該フレキシブルフィルムを挟んで互いに対向す
る位置に半導体素子を搭載した半導体装置について考え
る（特開平４−１５９７３８号公報参照）。
【０００９】図４に示すように、この半導体装置は、フ
レキシブルフィルム５１の両面に配線パターン５３・５
３と、前記配線パターン５３・５３を保護する保護層５
６・５６と、半導体素子５２・５２とを備えている。前
記半導体素子５２・５２はそれぞれ、バンプ電極５４を
介して、前記配線パターン５３・５３と接合されてお
り、該接合部分は樹脂５５によって封止されている。ま
た、前記半導体素子５２・５２は、前記フレキシブルフ
ィルム５１を挟んで互いに対向する位置に搭載されてい
る。
レキシブルフィルム５１の両面に配線パターン５３・５
３と、前記配線パターン５３・５３を保護する保護層５
６・５６と、半導体素子５２・５２とを備えている。前
記半導体素子５２・５２はそれぞれ、バンプ電極５４を
介して、前記配線パターン５３・５３と接合されてお
り、該接合部分は樹脂５５によって封止されている。ま
た、前記半導体素子５２・５２は、前記フレキシブルフ
ィルム５１を挟んで互いに対向する位置に搭載されてい
る。
【００１０】通常、TCP型の半導体装置において、前記
バンプ電極５４と前記配線パターン５３とを接合する場
合、前記配線パターン５３に施した錫メッキと、前記バ
ンプ電極５４を構成する金との共晶を生成させて接合す
る方法が用いられる。このとき、確実な共晶状態を得る
ために、前記配線パターン５３と前記バンプ電極５４と
の接合部に対し、共晶温度に至るまで熱を加えながら圧
着する接合方法が用いられる。この接合方法により、前
記半導体素子５２と前記配線パターン５３との、安定か
つ良好な接合状態を得ることができる。
バンプ電極５４と前記配線パターン５３とを接合する場
合、前記配線パターン５３に施した錫メッキと、前記バ
ンプ電極５４を構成する金との共晶を生成させて接合す
る方法が用いられる。このとき、確実な共晶状態を得る
ために、前記配線パターン５３と前記バンプ電極５４と
の接合部に対し、共晶温度に至るまで熱を加えながら圧
着する接合方法が用いられる。この接合方法により、前
記半導体素子５２と前記配線パターン５３との、安定か
つ良好な接合状態を得ることができる。
【００１１】しかしながら、前記半導体素子５２・５２
が前記フレキシブルフィルム５１を挟んで互いに対向す
る位置に搭載される半導体装置では、上記接合方法を用
いると、以下に示す問題点が生じる。
が前記フレキシブルフィルム５１を挟んで互いに対向す
る位置に搭載される半導体装置では、上記接合方法を用
いると、以下に示す問題点が生じる。
【００１２】まず、フレキシブルフィルム５１の片面に
前記半導体素子５２を搭載し、上記接合方法により、半
導体素子５２に備えられているバンプ電極５４と、配線
パターン５３とを熱を加えながら圧着し接合する。その
後、フレキシブルフィルム５１のもう一方の面に、別の
半導体素子５２を搭載し、同様に接合する。
前記半導体素子５２を搭載し、上記接合方法により、半
導体素子５２に備えられているバンプ電極５４と、配線
パターン５３とを熱を加えながら圧着し接合する。その
後、フレキシブルフィルム５１のもう一方の面に、別の
半導体素子５２を搭載し、同様に接合する。
【００１３】このとき、既に半導体素子５２が接合され
ている、一度加熱された部分のフレキシブルフィルム５
１に、別の半導体素子５２を熱を加えながら接合するこ
とになる。従って、この半導体装置においては、フレキ
シブルフィルム５１の片面にのみ半導体素子５２が搭載
される場合に比べて、フレキシブルフィルム５１が受け
る加熱によるダメージは約２倍となる。従って、フレキ
シブルフィルム５１が過度のダメージを受けることによ
り、半導体装置の品質不良を招くという問題がある。
ている、一度加熱された部分のフレキシブルフィルム５
１に、別の半導体素子５２を熱を加えながら接合するこ
とになる。従って、この半導体装置においては、フレキ
シブルフィルム５１の片面にのみ半導体素子５２が搭載
される場合に比べて、フレキシブルフィルム５１が受け
る加熱によるダメージは約２倍となる。従って、フレキ
シブルフィルム５１が過度のダメージを受けることによ
り、半導体装置の品質不良を招くという問題がある。
【００１４】また、一度加熱されたフレキシブルフィル
ム５１は、うねりが生じ易い。このうねりが生じた部分
に、別の半導体素子５２を搭載する場合は、該半導体素
子５２を安定して搭載することができず、半導体装置の
搭載信頼性の低下を招くという問題がある。
ム５１は、うねりが生じ易い。このうねりが生じた部分
に、別の半導体素子５２を搭載する場合は、該半導体素
子５２を安定して搭載することができず、半導体装置の
搭載信頼性の低下を招くという問題がある。
【００１５】さらに、既に搭載されている半導体素子５
２も、別の半導体素子５２を接合するための加熱によ
り、ダメージを受けることになる。
２も、別の半導体素子５２を接合するための加熱によ
り、ダメージを受けることになる。
【００１６】また、半導体素子５２を安定に搭載するた
めに、フレキシブルフィルム５１は、半導体素子５２の
搭載時に、確実に固定された安定な状態が望まれる。し
かし、この状態を得るために、既に搭載されている半導
体素子５２は機械的応力や圧力を受ける。
めに、フレキシブルフィルム５１は、半導体素子５２の
搭載時に、確実に固定された安定な状態が望まれる。し
かし、この状態を得るために、既に搭載されている半導
体素子５２は機械的応力や圧力を受ける。
【００１７】従って、熱的応力、機械的応力、圧力によ
り、ダメージを受けた半導体素子５２は、機能低下をお
こし、半導体装置の品質不良を招くという問題がある。
り、ダメージを受けた半導体素子５２は、機能低下をお
こし、半導体装置の品質不良を招くという問題がある。
【００１８】また、フレキシブルフィルムの両面に配線
パターンを形成する半導体装置では、通常、互いの面の
配線パターンについての考慮がなされていない。つま
り、フレキシブルフィルムを挟んだ半導体素子の位置関
係については、特に考慮がなされていないので、上記の
問題点を招来することになる。
パターンを形成する半導体装置では、通常、互いの面の
配線パターンについての考慮がなされていない。つま
り、フレキシブルフィルムを挟んだ半導体素子の位置関
係については、特に考慮がなされていないので、上記の
問題点を招来することになる。
【００１９】ところで、一般に、TCP型の半導体装置で
は、折り曲げ可能な部位は限られており、打ち抜き形状
によっては折り曲げ方向さえも限定される。
は、折り曲げ可能な部位は限られており、打ち抜き形状
によっては折り曲げ方向さえも限定される。
【００２０】これに対し、フレキシブルフィルム５１の
両面に半導体素子５２を搭載する際は、各々の半導体素
子５２が機能を発揮できるように、外部端子と接続する
必要がある。このため、半導体装置は折り曲げ可能な部
位をできる限り大きくすること、つまり、折り曲げ動作
に対する自由度が高いことが望まれる。
両面に半導体素子５２を搭載する際は、各々の半導体素
子５２が機能を発揮できるように、外部端子と接続する
必要がある。このため、半導体装置は折り曲げ可能な部
位をできる限り大きくすること、つまり、折り曲げ動作
に対する自由度が高いことが望まれる。
【００２１】従来のTCP型の半導体装置では、打ち抜き
形状を工夫することにより折り曲げ可能な部位を増やし
ている。しかし、折り曲げ部位を確保した打ち抜き形状
では、配線パターンを形成する部位の減少を引き起こし
てしまい、実装密度を高めることができなくなる。従っ
て、モジュールの小型化、および液晶パネルの表示面積
の比率を増大させることの大きな障壁となる。
形状を工夫することにより折り曲げ可能な部位を増やし
ている。しかし、折り曲げ部位を確保した打ち抜き形状
では、配線パターンを形成する部位の減少を引き起こし
てしまい、実装密度を高めることができなくなる。従っ
て、モジュールの小型化、および液晶パネルの表示面積
の比率を増大させることの大きな障壁となる。
【００２２】また、前記特開２００１−２７４３１８号
公報に開示されている半導体装置においても、折り曲げ
方向はフィルムの辺に対して垂直な方向だけであり、十
分な折り曲げ可能部位を確保できていない。
公報に開示されている半導体装置においても、折り曲げ
方向はフィルムの辺に対して垂直な方向だけであり、十
分な折り曲げ可能部位を確保できていない。
【００２３】以上のように、フレキシブルフィルムの両
面に配線パターンを形成して、半導体素子をフレキシブ
ルフィルムを挟んで互いに対向する位置に搭載した場合
には、半導体装置の品質並びに搭載信頼性の低下を招く
とともに、半導体装置の実装密度を高めることが困難で
あるという問題がある。
面に配線パターンを形成して、半導体素子をフレキシブ
ルフィルムを挟んで互いに対向する位置に搭載した場合
には、半導体装置の品質並びに搭載信頼性の低下を招く
とともに、半導体装置の実装密度を高めることが困難で
あるという問題がある。
【００２４】本発明は、上記の問題点に鑑みてなされた
ものであり、その目的は、配線パターンが両面に形成さ
れたフレキシブルフィルムの各面に半導体素子が搭載さ
れた、搭載信頼性が高く、品質の優れた半導体装置を提
供することにある。
ものであり、その目的は、配線パターンが両面に形成さ
れたフレキシブルフィルムの各面に半導体素子が搭載さ
れた、搭載信頼性が高く、品質の優れた半導体装置を提
供することにある。
【００２５】
【課題を解決するための手段】本発明に係る半導体装置
は、上記の課題を解決するために、フレキシブルフィル
ムの両面に配線パターンと半導体素子とを備えている半
導体装置であって、上記半導体素子が、フレキシブルフ
ィルムを挟んで互いに対向しない位置に搭載されている
ことを特徴としている。
は、上記の課題を解決するために、フレキシブルフィル
ムの両面に配線パターンと半導体素子とを備えている半
導体装置であって、上記半導体素子が、フレキシブルフ
ィルムを挟んで互いに対向しない位置に搭載されている
ことを特徴としている。
【００２６】上記の構成によれば、上記半導体素子は、
フレキシブルフィルムを挟んで互いに対向しない位置に
搭載されている。このため、本発明に係る半導体装置で
は、半導体素子がフレキシブルフィルムを挟んで互いに
対向する位置に搭載されている場合に比べて、フレキシ
ブルフィルムが受ける、例えば、半導体素子と配線パタ
ーンとの圧着接合時の加熱によるダメージを軽減するこ
とができる。従って、フレキシブルフィルムが熱による
過度のダメージを受けることがないので、品質の優れた
半導体装置を提供できる。
フレキシブルフィルムを挟んで互いに対向しない位置に
搭載されている。このため、本発明に係る半導体装置で
は、半導体素子がフレキシブルフィルムを挟んで互いに
対向する位置に搭載されている場合に比べて、フレキシ
ブルフィルムが受ける、例えば、半導体素子と配線パタ
ーンとの圧着接合時の加熱によるダメージを軽減するこ
とができる。従って、フレキシブルフィルムが熱による
過度のダメージを受けることがないので、品質の優れた
半導体装置を提供できる。
【００２７】また、上記半導体素子が搭載されている面
の裏側は、配線パターンが形成された平面であり、平坦
になっている。このため、上記半導体素子の搭載時に求
められる安定な状態が容易に得られる。従って、安定し
て半導体素子を搭載することができ、半導体装置の搭載
信頼性を向上させることができる。
の裏側は、配線パターンが形成された平面であり、平坦
になっている。このため、上記半導体素子の搭載時に求
められる安定な状態が容易に得られる。従って、安定し
て半導体素子を搭載することができ、半導体装置の搭載
信頼性を向上させることができる。
【００２８】また、本発明に係る半導体装置は、上記の
課題を解決するために、フレキシブルフィルムの両面に
配線パターンと半導体素子とを備えている半導体装置で
あって、上記半導体素子がフレキシブルフィルムを挟ん
で互いに対向しない位置に搭載されるように、該半導体
素子と電気的に接続される配線パターンが設けられてい
ることを特徴としている。
課題を解決するために、フレキシブルフィルムの両面に
配線パターンと半導体素子とを備えている半導体装置で
あって、上記半導体素子がフレキシブルフィルムを挟ん
で互いに対向しない位置に搭載されるように、該半導体
素子と電気的に接続される配線パターンが設けられてい
ることを特徴としている。
【００２９】上記の構成によれば、上記配線パターン
は、上記半導体素子がフレキシブルフィルムを挟んで互
いに対向しない位置に搭載されるように、フレキシブル
フィルムの片面の配線パターンを考慮して、もう一方の
面の配線パターンが設けられている。従って、半導体素
子がフレキシブルフィルムを挟んで互いに対向する位置
に搭載されないため、搭載信頼性が高く、品質の優れた
半導体装置を提供することができる。
は、上記半導体素子がフレキシブルフィルムを挟んで互
いに対向しない位置に搭載されるように、フレキシブル
フィルムの片面の配線パターンを考慮して、もう一方の
面の配線パターンが設けられている。従って、半導体素
子がフレキシブルフィルムを挟んで互いに対向する位置
に搭載されないため、搭載信頼性が高く、品質の優れた
半導体装置を提供することができる。
【００３０】また、本発明に係る半導体装置は、上記の
課題を解決するために、さらに、上記半導体素子の搭載
位置および上記配線パターンの形成位置以外の位置にス
リットが設けられていることを特徴としている。
課題を解決するために、さらに、上記半導体素子の搭載
位置および上記配線パターンの形成位置以外の位置にス
リットが設けられていることを特徴としている。
【００３１】上記の構成によれば、本発明に係る半導体
装置を、スリットの延長線方向に折り曲げる実装形態が
可能となる。つまり、従来の打ち抜き方式と比べて、上
記スリットを設けることにより、折り曲げ可能部位が広
くなる。従って、複雑な実装形態に対応することが可能
であり、半導体装置の実装の自由度を高めることがで
き、例えば、モジュールの小型化および、液晶パネルの
表示面積の比率の増大に寄与することができる。
装置を、スリットの延長線方向に折り曲げる実装形態が
可能となる。つまり、従来の打ち抜き方式と比べて、上
記スリットを設けることにより、折り曲げ可能部位が広
くなる。従って、複雑な実装形態に対応することが可能
であり、半導体装置の実装の自由度を高めることがで
き、例えば、モジュールの小型化および、液晶パネルの
表示面積の比率の増大に寄与することができる。
【００３２】また、本発明に係る半導体装置は、上記の
課題を解決するために、さらに、上記スリットの縁端部
に外部端子との接続部を備えていることを特徴としてい
る。
課題を解決するために、さらに、上記スリットの縁端部
に外部端子との接続部を備えていることを特徴としてい
る。
【００３３】上記の構成によれば、本発明に係る半導体
装置は、上記スリットによって、フレキシブルフィルム
に新たな辺が形成されており、この辺の縁端部に上記外
部端子との接続部が設けられるので、半導体素子が接続
可能な外部端子の数が増加することになる。このため、
フレキシブルフィルムに設けられている、限られた配線
パターン部位を効率的に利用することができる。従っ
て、本発明に係る半導体装置によれば、実装効率が高ま
るため、例えば、モジュールの小型化および、液晶パネ
ルの表示面積の比率の増大に寄与することができる。
装置は、上記スリットによって、フレキシブルフィルム
に新たな辺が形成されており、この辺の縁端部に上記外
部端子との接続部が設けられるので、半導体素子が接続
可能な外部端子の数が増加することになる。このため、
フレキシブルフィルムに設けられている、限られた配線
パターン部位を効率的に利用することができる。従っ
て、本発明に係る半導体装置によれば、実装効率が高ま
るため、例えば、モジュールの小型化および、液晶パネ
ルの表示面積の比率の増大に寄与することができる。
【００３４】
【発明の実施の形態】〔実施形態１〕本発明の半導体装
置に係る実施の一形態について図１〜図３に基づいて説
明すれば以下のとおりである。
置に係る実施の一形態について図１〜図３に基づいて説
明すれば以下のとおりである。
【００３５】図２（ａ）に示すように、本実施の形態に
係る半導体装置は、フレキシブルフィルム１の両面に、
半導体素子２・２を備えるとともに、スリット７を有し
ている。そして、図１に示すように、フレキシブルフィ
ルム１の両面には、配線パターン３・３と、保護層６・
６とが設けられている。
係る半導体装置は、フレキシブルフィルム１の両面に、
半導体素子２・２を備えるとともに、スリット７を有し
ている。そして、図１に示すように、フレキシブルフィ
ルム１の両面には、配線パターン３・３と、保護層６・
６とが設けられている。
【００３６】上記フレキシブルフィルム１としては、絶
縁性を有し、かつ折り曲げ可能な材料である、ポリイミ
ドやポリエステル等を薄いフィルム状にしたものを用い
ることができる。上記配線パターン３は、銅等の導体か
ら構成されており、その表面には錫メッキが施されてい
る。上記保護層６は、上記配線パターン３の断線を防ぐ
目的で、上記配線パターン３表面を覆うように設けられ
ている。上記半導体素子２は、バンプ電極４を備えてい
る。上記バンプ電極４は、上記半導体素子２と上記配線
パターン３とを接続させるための部材であり、金で構成
されている。上記半導体素子２と上記配線パターン３と
の接合部分は、樹脂５により封止されている。上記樹脂
５としては、エポキシ樹脂などの熱硬化性樹脂や、ポリ
イミドなどの熱可塑性樹脂を用いることができる。
縁性を有し、かつ折り曲げ可能な材料である、ポリイミ
ドやポリエステル等を薄いフィルム状にしたものを用い
ることができる。上記配線パターン３は、銅等の導体か
ら構成されており、その表面には錫メッキが施されてい
る。上記保護層６は、上記配線パターン３の断線を防ぐ
目的で、上記配線パターン３表面を覆うように設けられ
ている。上記半導体素子２は、バンプ電極４を備えてい
る。上記バンプ電極４は、上記半導体素子２と上記配線
パターン３とを接続させるための部材であり、金で構成
されている。上記半導体素子２と上記配線パターン３と
の接合部分は、樹脂５により封止されている。上記樹脂
５としては、エポキシ樹脂などの熱硬化性樹脂や、ポリ
イミドなどの熱可塑性樹脂を用いることができる。
【００３７】また、上記配線パターン３・３は、上記半
導体素子２・２が上記フレキシブルフィルム１を挟んで
互いに対向しない位置に搭載されるように、上記フレキ
シブルフィルム１の片面の配線パターン３を考慮して、
もう一方の面の配線パターン３が設けられている。
導体素子２・２が上記フレキシブルフィルム１を挟んで
互いに対向しない位置に搭載されるように、上記フレキ
シブルフィルム１の片面の配線パターン３を考慮して、
もう一方の面の配線パターン３が設けられている。
【００３８】従って、上記半導体素子２・２は、上記フ
レキシブルフィルム１を挟んで互いに対向しない位置
に、それぞれ搭載されている。
レキシブルフィルム１を挟んで互いに対向しない位置
に、それぞれ搭載されている。
【００３９】本発明における、フレキシブルフィルム１
を挟んで互いに対向しない位置とは、フレキシブルフィ
ルム１を挟んで互いに半導体素子の接合時の加熱による
影響を受けない位置をいう。なお、具体的には、既に搭
載されている半導体素子２のフレキシブルフィルム１を
挟んで対向する位置から、少なくとも２ｍｍ離れている
位置に、別の半導体素子２を搭載するのが好ましい。
を挟んで互いに対向しない位置とは、フレキシブルフィ
ルム１を挟んで互いに半導体素子の接合時の加熱による
影響を受けない位置をいう。なお、具体的には、既に搭
載されている半導体素子２のフレキシブルフィルム１を
挟んで対向する位置から、少なくとも２ｍｍ離れている
位置に、別の半導体素子２を搭載するのが好ましい。
【００４０】また、上記バンプ電極４と配線パターン３
とは、配線パターン３に施した錫メッキと、上記バンプ
電極４を構成する金との共晶を生成させて接合するた
め、共晶温度に至るまで熱を加えながら圧着する接合方
法により接合され、電気的に接続されている。
とは、配線パターン３に施した錫メッキと、上記バンプ
電極４を構成する金との共晶を生成させて接合するた
め、共晶温度に至るまで熱を加えながら圧着する接合方
法により接合され、電気的に接続されている。
【００４１】また、上記スリット７は、フレキシブルフ
ィルム１における上記半導体素子２・２の搭載位置およ
び上記配線パターン３・３の形成位置以外の、任意の位
置に設けることができる。本発明におけるスリットと
は、幅のない単なる切りこみでもよいし、フレキシブル
フィルムの一部を除去した、幅のある切りこみでもよ
い。
ィルム１における上記半導体素子２・２の搭載位置およ
び上記配線パターン３・３の形成位置以外の、任意の位
置に設けることができる。本発明におけるスリットと
は、幅のない単なる切りこみでもよいし、フレキシブル
フィルムの一部を除去した、幅のある切りこみでもよ
い。
【００４２】上記スリット７の先端部は、折り曲げて実
装する際に最も応力の集中する箇所であるから、負荷さ
れる応力を緩和するように丸みを帯びた形状に工作す
る、若しくは補強用の金属パターンを形成する等の処置
が施されていることが望ましい。
装する際に最も応力の集中する箇所であるから、負荷さ
れる応力を緩和するように丸みを帯びた形状に工作す
る、若しくは補強用の金属パターンを形成する等の処置
が施されていることが望ましい。
【００４３】そして、図３に示すように、フレキシブル
フィルム１は、スリット７によって形成された新たな辺
の縁端部１０に、配線パターン３と外部端子とを電気的
に接続する接続部８…を備えている。接続部８は、上記
配線パターン３を介して半導体素子２と外部端子とを電
気的に接続する部材である。
フィルム１は、スリット７によって形成された新たな辺
の縁端部１０に、配線パターン３と外部端子とを電気的
に接続する接続部８…を備えている。接続部８は、上記
配線パターン３を介して半導体素子２と外部端子とを電
気的に接続する部材である。
【００４４】このため、上記スリット７を設けることに
より、半導体素子２が接続可能な外部端子の数を増加さ
せることができる。即ち、フレキシブルフィルム１に設
けられている、限られた配線パターン３部位を効率的に
利用することができる。
より、半導体素子２が接続可能な外部端子の数を増加さ
せることができる。即ち、フレキシブルフィルム１に設
けられている、限られた配線パターン３部位を効率的に
利用することができる。
【００４５】なお、上記接続部８は、搭載されている半
導体素子２のテストをおこなうテストパッドとして利用
することも可能である。
導体素子２のテストをおこなうテストパッドとして利用
することも可能である。
【００４６】さらに、図２（ｂ）に示すように、上記ス
リット７により、本実施の形態に係る半導体装置は、そ
の一部をスリット７の延長線方向に任意に折り曲げるこ
とができる。従って、上記スリット７を設けることによ
り、折り曲げ動作に対する自由度を高めることができ、
複雑な実装形態に対応することが可能となる。これによ
り、モジュールの小型化、および液晶パネルの表示面積
の比率を増大させることができる。
リット７により、本実施の形態に係る半導体装置は、そ
の一部をスリット７の延長線方向に任意に折り曲げるこ
とができる。従って、上記スリット７を設けることによ
り、折り曲げ動作に対する自由度を高めることができ、
複雑な実装形態に対応することが可能となる。これによ
り、モジュールの小型化、および液晶パネルの表示面積
の比率を増大させることができる。
【００４７】また、本実施の形態に係る半導体装置で
は、上記半導体素子２・２が、フレキシブルフィルム１
を挟んで互いに対向する位置に搭載される場合に比べ
て、フレキシブルフィルム１が受ける、半導体素子２・
２と配線パターン３・３との接合時に加えられる熱によ
るダメージが軽減される。
は、上記半導体素子２・２が、フレキシブルフィルム１
を挟んで互いに対向する位置に搭載される場合に比べ
て、フレキシブルフィルム１が受ける、半導体素子２・
２と配線パターン３・３との接合時に加えられる熱によ
るダメージが軽減される。
【００４８】また、本実施の形態に係る半導体装置で
は、既に搭載されている半導体素子２が受ける、後に搭
載される半導体素子２の接合時の加熱によるダメージが
軽減される。
は、既に搭載されている半導体素子２が受ける、後に搭
載される半導体素子２の接合時の加熱によるダメージが
軽減される。
【００４９】また、上記半導体素子２・２が搭載されて
いる面の裏側は、上記配線パターン３と、上記保護層６
とが形成された平面であり、平坦になっている。このた
め、半導体素子２を安定して搭載することができる。
いる面の裏側は、上記配線パターン３と、上記保護層６
とが形成された平面であり、平坦になっている。このた
め、半導体素子２を安定して搭載することができる。
【００５０】また、後に搭載される半導体素子２の搭載
時に、既に搭載されている半導体素子２に機械的応力や
圧力が加わることもない。
時に、既に搭載されている半導体素子２に機械的応力や
圧力が加わることもない。
【００５１】さらに、一度加熱されたことにより、フレ
キシブルフィルム１にうねりが生じたとしても、このう
ねりの生じた位置に半導体素子２を搭載することはな
い。従って、安定して半導体素子２を搭載することがで
きる。
キシブルフィルム１にうねりが生じたとしても、このう
ねりの生じた位置に半導体素子２を搭載することはな
い。従って、安定して半導体素子２を搭載することがで
きる。
【００５２】これにより、折り曲げ動作に対する自由度
が高められ、かつ、搭載信頼性が高く、品質の優れた半
導体装置を提供することができる。
が高められ、かつ、搭載信頼性が高く、品質の優れた半
導体装置を提供することができる。
【００５３】本発明は上述した実施形態に限定されるも
のではなく、請求項に示した範囲で種々の変更が可能で
ある。
のではなく、請求項に示した範囲で種々の変更が可能で
ある。
【００５４】
【発明の効果】本発明に係る半導体装置は、以上のよう
に、フレキシブルフィルムの両面に配線パターンと半導
体素子とを備えている半導体装置であって、上記半導体
素子が、フレキシブルフィルムを挟んで互いに対向しな
い位置に搭載されている構成である。
に、フレキシブルフィルムの両面に配線パターンと半導
体素子とを備えている半導体装置であって、上記半導体
素子が、フレキシブルフィルムを挟んで互いに対向しな
い位置に搭載されている構成である。
【００５５】上記の構成によれば、上記半導体素子は、
フレキシブルフィルムを挟んで互いに対向しない位置に
搭載されている。このため、本発明に係る半導体装置で
は、半導体素子がフレキシブルフィルムを挟んで互いに
対向する位置に搭載されている場合に比べて、フレキシ
ブルフィルムが受ける、例えば、半導体素子と配線パタ
ーンとの接合時の加熱によるダメージを軽減することが
できる。従って、フレキシブルフィルムが熱による過度
のダメージを受けることがないので、品質の優れた半導
体装置を得ることができるという効果を奏する。
フレキシブルフィルムを挟んで互いに対向しない位置に
搭載されている。このため、本発明に係る半導体装置で
は、半導体素子がフレキシブルフィルムを挟んで互いに
対向する位置に搭載されている場合に比べて、フレキシ
ブルフィルムが受ける、例えば、半導体素子と配線パタ
ーンとの接合時の加熱によるダメージを軽減することが
できる。従って、フレキシブルフィルムが熱による過度
のダメージを受けることがないので、品質の優れた半導
体装置を得ることができるという効果を奏する。
【００５６】また、上記半導体素子が搭載されている面
の裏側は、配線パターンが形成された平面であり、平坦
になっている。このため、上記半導体素子の搭載時に求
められる安定な状態が容易に得られる。従って、安定し
て半導体素子を搭載することができ、半導体装置の搭載
信頼性を向上させることができる。
の裏側は、配線パターンが形成された平面であり、平坦
になっている。このため、上記半導体素子の搭載時に求
められる安定な状態が容易に得られる。従って、安定し
て半導体素子を搭載することができ、半導体装置の搭載
信頼性を向上させることができる。
【００５７】また、本発明に係る半導体装置は、以上の
ように、フレキシブルフィルムの両面に配線パターンと
半導体素子とを備えている半導体装置であって、上記半
導体素子がフレキシブルフィルムを挟んで互いに対向し
ない位置に搭載されるように、該半導体素子と電気的に
接続される配線パターンが設けられている構成である。
ように、フレキシブルフィルムの両面に配線パターンと
半導体素子とを備えている半導体装置であって、上記半
導体素子がフレキシブルフィルムを挟んで互いに対向し
ない位置に搭載されるように、該半導体素子と電気的に
接続される配線パターンが設けられている構成である。
【００５８】上記の構成によれば、上記配線パターン
は、上記半導体素子がフレキシブルフィルムを挟んで互
いに対向しない位置に搭載されるように、フレキシブル
フィルムの片面の配線パターンを考慮して、もう一方の
面の配線パターンが設けられている。従って、半導体素
子がフレキシブルフィルムを挟んで互いに対向する位置
に搭載されないため、搭載信頼性が高く、品質の優れた
半導体装置を得ることができるという効果を奏する。
は、上記半導体素子がフレキシブルフィルムを挟んで互
いに対向しない位置に搭載されるように、フレキシブル
フィルムの片面の配線パターンを考慮して、もう一方の
面の配線パターンが設けられている。従って、半導体素
子がフレキシブルフィルムを挟んで互いに対向する位置
に搭載されないため、搭載信頼性が高く、品質の優れた
半導体装置を得ることができるという効果を奏する。
【００５９】また、本発明に係る半導体装置は、以上の
ように、上記半導体素子の搭載位置および上記配線パタ
ーンの形成位置以外の位置にスリットが設けられている
構成である。
ように、上記半導体素子の搭載位置および上記配線パタ
ーンの形成位置以外の位置にスリットが設けられている
構成である。
【００６０】上記の構成によれば、本発明に係る半導体
装置を、スリットの延長線方向に折り曲げる実装形態が
可能となる。つまり、従来の打ち抜き方式と比べて、上
記スリットを設けることにより、折り曲げ動作に対する
自由度が高くなる。従って、複雑な実装形態に対応可能
であり、TCP型の半導体装置の実装の自由度を高めるこ
とができ、例えば、モジュールの小型化および、液晶パ
ネルの表示面積の比率の増大に寄与することができると
いう効果を奏する。
装置を、スリットの延長線方向に折り曲げる実装形態が
可能となる。つまり、従来の打ち抜き方式と比べて、上
記スリットを設けることにより、折り曲げ動作に対する
自由度が高くなる。従って、複雑な実装形態に対応可能
であり、TCP型の半導体装置の実装の自由度を高めるこ
とができ、例えば、モジュールの小型化および、液晶パ
ネルの表示面積の比率の増大に寄与することができると
いう効果を奏する。
【００６１】また、本発明に係る半導体装置は、以上の
ように、上記スリットの縁端部に外部端子との接続部を
備えている構成である。
ように、上記スリットの縁端部に外部端子との接続部を
備えている構成である。
【００６２】上記の構成によれば、本発明に係る半導体
装置は、上記スリットによって、フレキシブルフィルム
に新たな辺が形成されており、この辺の縁端部に上記外
部端子との接続部が設けられるので、半導体素子が接続
可能な外部端子の数が増加することになる。このため、
フレキシブルフィルムに設けられている、限られた配線
パターン部位を効率的に利用することができる。従っ
て、本発明に係る半導体装置によれば、実装効率が高ま
るため、例えば、モジュールの小型化および、液晶パネ
ルの表示面積の比率の増大に寄与することができるとい
う効果を奏する。
装置は、上記スリットによって、フレキシブルフィルム
に新たな辺が形成されており、この辺の縁端部に上記外
部端子との接続部が設けられるので、半導体素子が接続
可能な外部端子の数が増加することになる。このため、
フレキシブルフィルムに設けられている、限られた配線
パターン部位を効率的に利用することができる。従っ
て、本発明に係る半導体装置によれば、実装効率が高ま
るため、例えば、モジュールの小型化および、液晶パネ
ルの表示面積の比率の増大に寄与することができるとい
う効果を奏する。
【図１】本発明の実施の一形態に係る半導体装置の要部
の構成を示す断面図である。
の構成を示す断面図である。
【図２】（ａ）は、上記半導体装置の概略の構成を示す
平面図であり、（ｂ）は、（ａ）に示す半導体装置を折
り曲げた状態を示す平面図である。
平面図であり、（ｂ）は、（ａ）に示す半導体装置を折
り曲げた状態を示す平面図である。
【図３】上記半導体装置の要部の構成を示す平面図であ
る。
る。
【図４】比較のためのTCP型の半導体装置の要部の構成
を示す断面図である。
を示す断面図である。
１ フレキシブルフィルム
２ 半導体素子
３ 配線パターン
４ バンプ電極
５ 樹脂
６ 保護層
７ スリット
８ 接続部
１０ 縁端部
Claims (4)
- 【請求項１】フレキシブルフィルムの両面に配線パター
ンと半導体素子とを備えている半導体装置であって、 上記半導体素子が、フレキシブルフィルムを挟んで互い
に対向しない位置に搭載されていることを特徴とする半
導体装置。 - 【請求項２】フレキシブルフィルムの両面に配線パター
ンと半導体素子とを備えている半導体装置であって、 上記半導体素子がフレキシブルフィルムを挟んで互いに
対向しない位置に搭載されるように、該半導体素子と電
気的に接続される配線パターンが設けられていることを
特徴とする半導体装置。 - 【請求項３】フレキシブルフィルムにおける、上記半導
体素子の搭載位置および上記配線パターンの形成位置以
外の位置に、スリットが設けられていることを特徴とす
る請求項１または２に記載の半導体装置。 - 【請求項４】上記スリットの縁端部に外部端子との接続
部を備えていることを特徴とする請求項３に記載の半導
体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115426A JP3880879B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002115426A JP3880879B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003309150A true JP2003309150A (ja) | 2003-10-31 |
| JP3880879B2 JP3880879B2 (ja) | 2007-02-14 |
Family
ID=29396760
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002115426A Expired - Fee Related JP3880879B2 (ja) | 2002-04-17 | 2002-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3880879B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146603A1 (ja) | 2007-05-30 | 2008-12-04 | Shindo Company, Ltd. | 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法 |
-
2002
- 2002-04-17 JP JP2002115426A patent/JP3880879B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008146603A1 (ja) | 2007-05-30 | 2008-12-04 | Shindo Company, Ltd. | 半導体装置およびその製造方法、ならびにディスプレイ装置およびその製造方法 |
| CN101689535B (zh) * | 2007-05-30 | 2011-11-16 | 新藤电子工业株式会社 | 半导体装置及其制造方法，以及显示装置及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3880879B2 (ja) | 2007-02-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3792554B2 (ja) | 表示モジュール及びフレキシブル配線板の接続方法 | |
| JP3603890B2 (ja) | 電子デバイス及びその製造方法並びに電子機器 | |
| KR100408616B1 (ko) | 반도체 장치, 전자 기기의 제조 방법, 전자 기기 및 휴대정보 단말 | |
| JP3011233B2 (ja) | 半導体パッケージ及びその半導体実装構造 | |
| WO2007119608A1 (ja) | 配線基板、実装基板及び電子装置 | |
| JP2000133672A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JP4740708B2 (ja) | 配線基板、及び半導体装置 | |
| US6756686B2 (en) | Semiconductor device | |
| US20050212130A1 (en) | Semiconductor chip, semiconductor device, method for producing semiconductor device, and electronic equipment | |
| TW548757B (en) | Semiconductor device, its manufacturing method, circuit substrate and electronic machine | |
| US7176568B2 (en) | Semiconductor device and its manufacturing method, electronic module, and electronic unit | |
| JP3888037B2 (ja) | 半導体装置 | |
| US7247936B2 (en) | Tape circuit substrate having wavy beam leads and semiconductor chip package using the same | |
| TW396467B (en) | Semiconductor device | |
| JP3736638B2 (ja) | 半導体装置、電子モジュール及び電子機器 | |
| US6911721B2 (en) | Semiconductor device, method for manufacturing semiconductor device and electronic equipment | |
| JP2003309150A (ja) | 半導体装置 | |
| CN100407420C (zh) | 半导体装置及其制造方法、电路基板以及电子设备 | |
| JP2001127425A (ja) | 配線基板及びその接合方法、実装部品の実装及び接合方法、電子部品、回路基板並びに電子機器 | |
| US20050133889A1 (en) | Semiconductor device and method of manufacting the same, electronic module, and electronic instrument | |
| JP4013070B2 (ja) | 集積回路チップ、電子デバイス及びその製造方法並びに電子機器 | |
| JP3872466B2 (ja) | 半導体装置およびその製造方法ならびにディスプレイ装置 | |
| JP2007258281A (ja) | フレキシブル配線基板およびその接続構造 | |
| JP4608178B2 (ja) | 電子デバイスおよび電子デバイス形成方法 | |
| JPH04348049A (ja) | Ｉｃモジュールの接続方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060526 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060530 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060727 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060727 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061010 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061107 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061108 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101117 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111117 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121117 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131117 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |