CN101675396B - 多相位时钟系统 - Google Patents

多相位时钟系统 Download PDF

Info

Publication number
CN101675396B
CN101675396B CN200880014240XA CN200880014240A CN101675396B CN 101675396 B CN101675396 B CN 101675396B CN 200880014240X A CN200880014240X A CN 200880014240XA CN 200880014240 A CN200880014240 A CN 200880014240A CN 101675396 B CN101675396 B CN 101675396B
Authority
CN
China
Prior art keywords
clock
phase
clock signal
frequency
clk
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200880014240XA
Other languages
English (en)
Other versions
CN101675396A (zh
Inventor
阿尔努·P·范德韦尔
赫里特·W·登贝斯滕
阿德里安努斯·J·M·范图吉尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips Electronics NV filed Critical Koninklijke Philips Electronics NV
Publication of CN101675396A publication Critical patent/CN101675396A/zh
Application granted granted Critical
Publication of CN101675396B publication Critical patent/CN101675396B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/081Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/07Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop using several loops, e.g. for redundant clock signal generation
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range

Abstract

本发明涉及用于接收包括定义了不同时钟相位的实际时间事件(aTE)的多个时钟信号(CLK0-n)的多相位时钟系统,这些时钟信号全部具有相同的时钟频率,但是时钟相位不同,该系统此外还用于接收基准时钟信号(REFCLK),以便为多个时钟信号(CLK0-n)提供基准时间事件(rTE),基准时钟信号(REFCLK)具有不同于时钟频率的基准频率,基准频率是这样选择的,使得后续的基准时间事件(rTE)中的各个基准时间事件与多个时钟信号(CLK0-n)中的单独一个的期望时间事件(dTE)相一致。

Description

多相位时钟系统
技术领域
本发明涉及一种接收多个包含实际时间事件的时钟信号的多相位时钟系统,这些时钟信号全部具有相同的时钟频率,但是时钟相位不同。本发明还涉及一种包括多相位时钟系统的时间交叉系统,并且涉及一种接收多相位时钟的方法。
背景技术
多相位时钟系统是已知的,特别是在时间交叉应用中很常见。时间交叉是一项在电路设计方面获得广泛应用的技术,例如,它广泛应用于模-数转换器(ADC)以及时钟和数据恢复(CDR)电路。这项技术需要使用数个并行数据处理路径,各条路径具有有限的速度。
本质上,交叉意味着要花费芯片面积来换取操作速度。在需要精确且快速的操作的情况下,交叉能够实现把精确但慢速的路径组合到一个系统中,使该系统变得既精确又快速。在交叉系统中,需要多相位时钟。系统的精确度受到多相位时钟的时间精确度的限制。具体来说,时钟边沿的实际和理想时序之间的差异(歪斜)是一个限制因素。歪斜可能是由多相位振荡器中的失配造成的,但是也可能是由布局不对称造成的,因为生成对于交叉系统中的所有路径延迟都相同的完美对称的布局并不是一件简单的事。
要生成多相位时钟,可以将高频时钟下分频为具有很多相位的较低频时钟。虽然这种方法的相位精度是可以接受的,但是这是一种功耗很大的办法,需要很多的高速分频器和时序调整触发器。而且,在非常高的频率上,根本不可能生成所需的HF信号。产生多相位时钟的另一种可选办法是制作多相位环形振荡器。这种办法比较优越,因为两个有效时钟边沿之间的间隔可以非常小(门电路的传播延迟)。不过,这种办法受到产生大量相位所采用的精度的限制,因为环中的某些时序误差将会累积起来。
有很多不同的能够测量并且能够通过校准消除交叉系统中歪斜的方式。在交叉ADC中,歪斜有时是通过数字输出的频谱分析来测量的(在输入已知的时候)。现有技术中还有其它一些测量和校准歪斜的方法。
在L.Wu和J.William C.Black.的文章“A low-jitterskew-calibrated multi-phase clock generator for time-interleavedapplications”(Proceedings of the ISSCC,2001,第25.3页)中,公开了一种具有歪斜测量和校准的多相位时钟系统。这篇文章公开了一种包括4级差分环形振荡器的多相位时钟发生器,该环形振荡器在其输出端产生8种不同的时钟相位。各个输出端配备有额外的延迟调节单元。这些延迟调节单元中只有一个的输出端向回耦合到相位检测器,该相位检测器将这一输出信号与基准时钟进行比较。该相位检测器操纵电荷泵,该电荷泵驱动环路滤波器,环路滤波器又驱动环形振荡器,这样就有效地闭合了锁相环的环路。环形振荡器的粗调是由环路滤波器的输出信号完成的,该输出信号被用作环形振荡器的所有级的全局控制电压。各时钟相位的细调是借助各控制电压完成的,这些控制电压由延迟比较器产生,其中,这些延迟比较器用来比较各时钟相位的选定子集之间的时间间隔,以便将实际时间事件朝向期望时间事件调整。多相位时钟的第五相位是这样去歪斜的:将第一相位和第五相位之间的第一时间间隔与第五相位和下一时钟周期的第一相位之间的第二时间间隔进行比较;如果第一时间间隔长于第二时间间隔,则增加额外的延迟调节单元的延迟,否则,则反之。类似地,第三相位是这样去歪斜的:将第一相位和第三相位之间的第三时间间隔与第三相位和第五相位之间的第四时间间隔进行比较,然后据此调节第三时钟相位的延迟调节单元。对于第七相位,将第五相位和第七相位之间的时间间隔与第七相位和下一时钟周期的第一相位之间的时间间隔进行比较。第二、第四和第六时钟相位的去歪斜以类似于前面介绍的方式进行。
已知的多相位时钟系统的缺点在于,它不适合于高频。电路的操作依赖于连续不断地测量单独一个时钟周期内各时钟相位之间的短时间间隔以及连续不断地对它们进行比较,才能为相同的时钟相位生成合适的基准。各时钟相位之间时间间隔的测量在较高的频率下变得格外困难,而且精度也变得相对较低。结果,已知电路的最大操作时钟频率受到时间间隔测量精度的限制。
发明内容
本发明的目的是提供一种可供选用的用于接收多个时钟信号的适合于高速操作的多相位时钟系统。
本发明是由独立权利要求定义的。从属权利要求定义了优选实施方式。
按照本发明的第一个方面,该目的是这样实现的:提供了一种用于接收多个包括实际时间事件的时钟信号的多相位时钟系统,这些时钟信号全部具有相同的时钟频率,但是时钟相位不同,其中该系统此外还用于接收基准时钟信号,以便为多个时钟信号提供基准时间事件,基准时钟信号具有不同于时钟频率的基准频率,基准频率是这样选择的,使得后续的基准时间事件中的各个基准时间事件与多个时钟信号中的单独一个的期望时间事件相一致。该系统包括:
-比较器,用于相继将基准时间事件中的相应基准时间事件与实际时间事件进行比较,以便相继生成多个时差指示符,和
-去歪斜电路,用于响应于相应的时差指示符对多个时钟信号中的相应时钟信号相对于基准时钟信号来进行去歪斜,以获得具有与相应的基准时间事件相一致的实际时间事件的经过修正的时钟信号。
按照本发明的措施的效果是,基准时钟信号为多个时钟信号确定了期望的时间事件。而且,基准时钟信号的基准频率是这样选择的,使得在每个基准时钟周期基准时钟信号的时间事件与多个时钟信号中的不同时钟信号相一致。由于使用常规方法可以提供从频率(和相位)的角度而言精度非常高的基准时钟信号,因此基准时钟信号为多个时钟信号中的各个时钟信号提供了期望的时间事件,并且将基准时钟信号与那些时钟信号进行比较能够实现各个时钟信号的实际时间事件朝向它们的期望位置的调节(去歪斜)。本发明的重要方面在于,与已知的多相位时钟系统相比,用于产生基准时间事件的非常短的时间间隔的测量已经由用于为多个时钟信号产生基准时间事件的基准频率的精确控制所代替。
本发明的多相位时钟系统的额外优点是,它适合于任何数量的时钟相位(两个或更多)。已知的多相位时钟系统仅仅对其中时钟相位的数量等于二的幂的多相位时钟系统有效,这是通过将所测得的时间间隔分为两个相等的时长来创建基准时间事件的方法的固有结果。
多相位时钟系统的实施方式包括用于将多个时钟信号之一的相位与基准时钟信号的相位进行至少一次比较的相位比较器,并且包括用于随后将基准时钟信号的相位与多个时钟信号中的这一时钟信号的相位进行至少一次匹配的移相器。这些附加特征的效果是,消除了基准时钟信号与多个时钟信号之间可能有的稳态相位误差,这节省了不必要的由去歪斜电路进行的后续相位调节。如果相位比较器和移相器以多个基准时间事件操作,例如每特定数量个时钟周期操作一次,则是更加有益的。通过这样做,还可以消除稳态相位误差的动态变化,致使更多的相位调节不必要。
多相位时钟系统的另一种实施方式包括用于生成基准时钟信号的基准振荡器。生成基准时钟信号的振荡器的使用提供了这样的优点:不再需要向系统提供基准时钟信号。相反,基准时钟信号可以在需要它的位置上生成。这省去了将基准时钟信号向这些位置传送的必要。
如果该系统包括锁相环,该锁相环包括基准振荡器、相位比较器和移相器,则刚刚提到的实施方式可以得到进一步改善,相位比较器用于将基准时钟信号与多个时钟信号之一进行比较,以便生成多个时差指示符之一,移相器包括用于响应于所述多个时差指示符之一来调整基准振荡器的控制器。这一实施方式比较有优势,因为锁相环提供了将基准时钟信号的相位与多个时钟信号之一匹配的方便方式。
在刚刚提到的实施方式的一种变型中,控制器包括电荷泵和环路滤波器,电荷泵从相位比较器接收另一个时差指示符,环路滤波器从电荷泵接收输出信号并产生用于调整基准振荡器的基准控制信号。
这一实施方式的优选变型包括设置在相位比较器的输出端与电荷泵之间的选通电路,以便在至少一个基准时间事件处帮助实现基准时钟信号的相位与所述多个时钟信号之一的相位的匹配。这样,选通电路在不需要相位匹配的时间间隔中有效地断开了环路。
多相位时钟系统的实施方式包括用于测量多个时钟信号之一的时钟频率和将基准频率固定在时钟频率乘以固定系数上的构件。使用这些构件提供了一种使得基准时钟能够在后续的时钟周期中与多个时钟信号中的不同时钟信号进行比较的方便的解决方案。
在刚刚提到的实施方式的优选实现方式中,用于固定基准频率的构件包括锁频环,该锁频环包括用来将第一频率与第二频率进行比较以生成频差指示符的频差检测器,该锁频环此外还包括另一个控制器,用于响应于频差指示符来调整基准振荡器的频率。该系统此外还包括用于生成具有与多个时钟信号之一的时钟频率之比为第一整数比的第一频率的分频器,和用于生成具有与基准频率之比为第二整数比的第二频率的另一个分频器,其中第一整数比与第二整数比之比决定所述固定系数。这一实现方式比较有优势,因为锁频环提供了一种将基准时钟信号的频率固定在多个时钟信号之一上的方便方式。使用锁频环的另一个优点是,确保了系统对时钟频率的相对缓慢变化的适应性,这种缓慢变化例如是由于时钟抖动而发生的。换句话说,锁频环能够实现基准时间事件的适应性(粗调),同时去歪斜电路用于进行各时钟信号相对于这些基准时间事件的去歪斜(细调)。
多相位时钟系统的实施方式包括用于生成多个时钟信号的多相位振荡器。具有不同时钟相位的多个时钟信号可以有益地由单独一个多相位振荡器生成。这样的振荡器的优点是,可以很容易地设计多相位振荡器,使得不同的相位同等地分布在一个时钟周期上。此外,在多相位振荡器的常规设计中,例如n-级环形振荡器的设计中,可以由去歪斜电路很容易地改造各时钟信号的相位,例如通过改变各级的电源电压或者通过改变各级的输出节点电容。
在刚刚提到的实施方式的改进中,比较器此外还包括用于多个时钟信号中没有与所述相位比较器连接的剩余时钟信号的多个相位检测器,各个相位检测器用于检测各自时钟信号与基准时钟信号之间的相位差,以便产生多个时差指示符。这种实现方式方便地提供了多个时钟信号的实际时间事件的指示,该指示可以有益地用于对时钟信号进行去歪斜。
在进一步的改善中,去歪斜电路包括相位控制单元,该相位控制单元用于响应于多个时差指示符来单个控制多相位振荡器的相位,其中多相位振荡器、相位检测器和相位控制单元形成另一个锁相环,其中将提供给相位检测器的基准时钟信号用作该另一个锁相环的基准信号。锁相环的使用提供了对由多相位振荡器生成的时钟信号进行去歪斜的方便方式。
最好,刚刚提到的实施方式包括设置在多个相位检测器的各个输出端与相位控制单元之间的另一个选通电路,用于帮助实现时钟信号的相继比较和去歪斜。
在所有前面提到的实施方式的第一个主要变型中,基准频率低于时钟信号的时钟频率。较低的基准频率致使多相位时钟系统的功耗较低。
在第一主要变型的优选实施方式中,基准频率等于时钟信号的时钟频率乘以n/(n+1),其中n代表时钟信号的数量。这一特征的结果是,当多个时钟信号的相位均等地分布在时钟周期上时,基准时钟与基准时钟的各个后续时钟周期中的下一个相位相一致。各时钟信号以递增顺序循环(和去歪斜)。
在所有前面提到的实施方式的第二个主要变型中,基准频率高于时钟信号的时钟频率。较高的基准频率致使多相位时钟系统的更快的去歪斜性能。换句话说,该系统于是需要较少的多相位时钟的时钟周期就可以达到时钟信号的实际时间事件与基准时间事件相一致的情形。
在第一主要变型的优选实施方式中,基准频率等于时钟信号的时钟频率乘以(n+1)/n,其中n代表时钟信号的数量。这一特征的结果是,当多个时钟信号的相位均等地分布在时钟周期上时,基准时钟与基准时钟的各个后续时钟周期中的前一个相位相一致。各时钟信号以递减顺序循环。
本发明此外还涉及一种时间交叉系统,包括用于提供多相位时钟的多相位时钟系统和用于接收多相位时钟的处理单元。时间交叉系统很大程度上受益于具有高时间精度的多相位时钟,该高时间精度是由按照本发明的多相位时钟系统提供的。时间交叉系统通常需要精确的多相位时钟。本发明真正的要点在于,可以使用时间交叉系统的跟踪和保持(T&H)电路来进行歪斜校准。时钟和数据恢复(CDR)系统和模数转换器(ADC)例如已经包括了T&H电路。使用相同的T&H电路来进行歪斜校准能够去除所有时钟歪斜,包括由T&H电路自身产生的时钟歪斜。
在一种实施方式中,该时间交叉系统包括用于接收多相位时钟的时钟和数据恢复电路。在其它一些实施方式中,该时间交叉系统包括用于接收多相位时钟的模数转换器或者数模转换器。
在本发明的第二个方面中,本发明此外还涉及一种对包括定义不同时钟相位的实际时间事件的多个时钟信号进行去歪斜的方法,这些时钟信号全部具有相同的时钟频率,但是时钟相位不同,该方法包括下列步骤:
-接收基准时钟信号,以便为多个时钟信号提供基准时间事件,基准时钟信号具有不同于时钟频率的基准频率,基准频率是这样选择的,使得后续的基准时间事件中的各个基准时间事件与多个时钟信号中的单独一个的期望时间事件相一致;
-相继将基准时间事件中的相应基准时间事件与实际时间事件进行比较,以便相继生成多个时差指示符,和
-响应于相应的时差指示符来对多个时钟信号中相对于基准时钟信号的相应时钟信号进行去歪斜,以获得具有与相应的基准时间事件相一致的实际时间事件的经过修正的时钟信号。
该方法提供了一种使用单独一个基准时钟对具有不同相位的多个时钟去歪斜的便利方式。
参照下文中介绍的实施方式,将会明显看出本发明的这些和其它方面,并且将会参照下文介绍的实施方式阐述本发明的这些和其它方面。
附图说明
在附图中:
图1a表示按照本发明的第一实施方式的多相位时钟系统;
图1b表示图1a的多相位时钟系统的时序图,它图解说明本发明的第一实施方式的操作原理;
图2a表示按照本发明的第二实施方式的多相位时钟系统;
图2b表示图2a的多相位时钟系统的示意性时序图,它图解说明本发明的第二实施方式的操作原理;
图3表示按照本发明的第三实施方式的多相位系统的详细实现方式;
图4表示n分频电路的实施方式,其中n等于2的幂数;
图5表示n+1分频电路的实施方式;
图6表示包括具有可控节点电容的常规环形振荡器的多相位振荡器;
图7表示包括4级差分环形振荡器的多相位振荡器;
图8表示差分环形振荡器的常规一级的实例实现方式;
图9表示差分环形振荡器的可程控级的实现方式,和
图10表示按照本发明的接收多相位时钟的时钟和数据恢复系统。
具体实施方式
应当注意,前面提到的实施方式是图解说明本发明而不是对本发明加以限制,并且本领域技术人员将能够设计出很多可供选用的实施方式,而不会超出由所附权利要求定义的本发明的范围。在权利要求里,置于括号之间的任何附图标记都不应看作是对权利要求的限定。动词″包括″及其变化形式的使用并不排除除了权利要求中列出的那些要素或步骤之外还存在其它的要素或步骤的可能。置于要素前面的量词″一″或″一个″并不排除存在多个这种要素的可能。本发明可以借助包括数个截然不同的元件的硬件来实现,并且可以借助适当程控的计算机来实现。在列举出数个构件的装置权利要求中,这些构件中的若干个可以由一个且同一个硬件制品来具体实现。在相互不同的从属权利要求中叙述特定手段这一表面现象并不表明使用这些手段的组合没有有益效果。
参照图1a和图1b,图1a表示按照本发明的第一实施方式的多相位时钟系统,图1b表示图解说明本发明的第一实施方式的操作原理的时序图。该多相位时钟系统接收包括多个时钟信号CLK0-7的外部时钟CLKn,在这个例子中这些时钟信号构成8相位时钟(n=8)。本说明书中每次提到词语″多相位时钟″时,都意味着多个时钟信号具有相同的时钟频率、不同的时钟相位,其中各时钟信号的期望时间事件均等地分布在一个时钟周期内。外部8相位时钟CLKn被提供给去歪斜电路DSKW,该去歪斜电路DSKW用于在时差指示符PHADJ的控制下修正各时钟信号CLK0-(n-1)的相位,以产生经过修正的多相位时钟CLKn′。比较器CMP逐一地将基准时钟信号REFCLK的基准时间事件rTE与多个经过修正的时钟信号CLK0-7′中的各个时钟信号的实际时间事件aTE进行比较并且在每次比较之后产生相应的时差指示符PHADJ,时差指示符PHADJ被提供给去歪斜电路DSKW,用来将各个时钟信号的实际时间事件aTE调整到它们的′理想′或期望时间事件dTE(期望相位)。“经过修正的多相位时钟CLKn′”并不意味着隐含有所有各时钟信号都已经达到了它们的期望相位的意思,或者隐含有所有实际时间事件aTE都与期望事件dTE相一致的意思。而是,“经过修正的多相位时钟CLKn′”是外部参考时钟CLKn的一种形式,其中各时钟信号CLK0-(n-1)之间的相位差可能已经经过了修正。
在这个例子中,逐一比较是这样实现的,基准时钟信号REFCLK的基准频率等于时钟信号CLKn的频率的n/n+1倍。这样,基准时钟信号REFCLK的基准时间事件在每个基准时钟时期内都与不同时钟信号CLKx相一致。为完备起见,词时钟信号和时钟相位是可互换地使用的,但是它们都指的是多相位时钟的各相位。使用像屏蔽、电源去耦、衬底的电绝缘等等这样的常规技术,将基准时钟信号REFCLK设计成具有恒定和稳定的频率,从而为多个时钟信号提供′理想′或期望的时间事件dTE。
在这个例子中,基准时钟信号REFCLK是由基准振荡器OSC生成的,基准振荡器OSC由来自比较器的频差指示符控制。按照另外一种可选方案,基准时钟信号REFCLK可以在外部产生并且馈送给多相位时钟系统。在任何一种情况下,重要的一点是,基准时钟REFCLK要尽可能地精确,以便能够为多个时钟信号CLKn提供′理想′或期望的时间事件。
在这个例子中,基准时钟具有等于时钟信号的时钟频率的n/n+1(8/9)倍的基准频率。不过,也可能是很多其它的频率。如果将基准时钟时期定义为Tref,并且将时钟信号的时钟周期定义为Tclk,那么这些参数之间的关系可以由下式定义:
Tref=m/n*Tclk
其中n定义具有分布式相位的时钟信号相位的数量,并且其中m必须为整数(零除外),m可以不是n的整数倍,并且m也可以不是n的因数的倍数(例外:m=1)。
在第一个例子中,时钟信号的数量为8,则n=8并且Tref的可用时钟周期为:
m=1→Tref=1/8*Tclk
m=3→Tref=3/8*Tclk
m=5→Tref=5/8*Tclk
m=7→Tref=7/8*Tclk
m=9→Tref=9/8*Tclk
m=[11,13,15,..]→Tref=m/8*Tclk
在另一个例子中,时钟信号的数量为5,则n=5并且Tref的可用时钟周期为:
m=1→Tref=1/5*Tclk
m=2→Tref=2/5*Tclk
m=3→Tref=3/5*Tclk
m=4→Tref=4/5*Tclk
m=6→Tref=6/5*Tclk
m=[7,8,9,11,12,...]→Tref=m/8*Tclk
正如可以从上述公式和例子中推论出的那样,当基准时钟时期Tref比时钟信号的时钟周期Tclk短时,基准时钟时期Tref的可能数量为有限的n-1个,而当基准时钟时期Tref比时钟信号的时钟周期Tclk长时,基准时钟时期Tref的可能数量理论上是无限的。
当时钟相位的数量是素数时,m可以是除了1和n之外的任何数字。
在本说明书中每次使用词语″时间事件″时,意思是说各个信号呈现出变化,这一变化可能用来触发其它事件,其中在单端信号的情况下,该变化可以包括上升沿以及下降沿。在差分信号的情况下,该变化存在于两个信号上,这意味着同一时刻存在上升沿和下降沿。按照这一定义,本说明书中的词″信号″包括差分信号和单端信号。
参照图2a和图2b,图2a表示按照本发明的第二实施方式的多相位时钟系统,图2b重现了图解说明图2a中所示的本发明的第二实施方式的工作原理的时序图。这一实施方式与第一实施方式之间的差别在于,多相位时钟现在是由形成时钟系统一部分的多相位振荡器MPOSC生成的。多相位振荡器MPOSC生成多个具有可调节相位的时钟信号CLKn。多相位振荡器MPOSC在其输出端产生经过修正的时钟相位CLKn′。实际上,图2a中的多相位振荡器包括去歪斜功能。类似于图1a和图1b中所示的实施方式,在图2a的多相位时钟系统中,将各时钟相位CLKx′与基准时钟信号REFCLK进行比较,以便在各次比较之后产生相应的时差指示符PHADJ,该时差指示符PHADJ被提供给多相位振荡器MPOSC,用来将各个时钟信号的实际时间事件aTE调节到它们的期望时间事件dTE。
参照图3,这一附图表示按照本发明的第三实施方式的多相位时钟系统的详细实现方式。在这一实施方式中,实现了产生以特定时钟频率fmulti运作的多相位时钟CLKn的多相位振荡器MPOSC和产生以基准频率fref运作的基准时钟REFCLK的基准振荡器OSC。基准振荡器OSC借助锁频环FLL维持在正确的频率上。锁频环以及它们的操作对于本领域技术人员而言是公知的,例如见A.
Figure G200880014240XD00121
U.Langmann和H.-U.Schreiber.的文章“A Si bipolar phase and frequency detectorIC for clock extraction up to 8 gb/s”(JSSC,第27卷,第12期,1992年12月,第1747-1751页)。
锁频环FLL包括频率检测器FD,该频率检测器FD将第一分频器DIV1产生的频率为fmulti/(n+1)的第一信号EN0与第二分频器DIV2产生的频率为fref/n的第二信号进行比较,并且产生频差指示符。锁频环FLL此外还包括受频率检测器控制的电荷泵CHPMP和驱动振荡器的环路滤波器。由于分频器DIV1和DIV2的频率比,基准振荡器OSC结果得到的频率为fref=fmulti.n/(n+1)。设计者可以通过提供频率比不同的分频器来提供任何基准频率。
除了使基准频率fref与时钟频率fmulti乘以固定系数匹配之外,将基准时钟REFCLK的相位与多相位时钟CLKn的相位之一在至少一个基准时间事件rTE处对齐也是一项优点。更好的是,这一匹配可以在多个基准时间事件rTE处实现,例如在各个基准时钟REFCLK与多相位时钟CLKn的相位之一的期望时间事件dTE相一致的每个基准时间事件rTE处实现。在图3中,这是由第一锁相环PLL1来实现的,在本实施方式中,第一锁相环PLL1是由所提到的电荷泵CHPMP、环路滤波器LPFLTR、基准振荡器OSC和相位比较器PC形成的。相位比较器PC将多相位时钟CLKn的第一个相位CLK0与基准时钟REFCLK进行比较并且产生时差指示符,该时差指示符对闭合锁相环的环路的电荷泵CHPMP进行控制。相位比较器PC的输出由第一选通电路GTE1选通,以便有助于第一锁相环PLL1仅在与多相位时钟CLKn的第一个相位CLK0的期望时间事件dTE相一致的那些基准时钟的基准时间事件RTE处发挥作用。第一分频器DIV1的第一输出EN0可以有利地用作第一选通电路GTE1的选通信号。在这种情况下,第一锁相环PLL1仅仅在多相位时钟CLKn的第一个相位CLK0的期望时间事件dTE附近闭合。
必须指出的是,可以将锁频环设计成这样:一旦FLL锁定基准频率,频差指示符为零并且FLL变得不起作用,这样也有频率检测器不干扰环路或增加噪声的优点。
如果使用适当的PLL来将多相位振荡器的相位0锁相到基准振荡器OSC上,则这二者之间的稳态相位误差将会为0。
一旦在基准振荡器OSC和第一相位CLK0之间实现了锁相,则可以将基准振荡器OSC的相位与各个其它相位CLKx进行比较。在图3中,这是由多个(n-1个)相位检测器PD来实现的,这些相位检测器PD用来将基准时钟REFCLK与多个时钟信号CLKx中的另一个进行比较并且产生多个时差指示符。将这些时差指示符馈送给相位控制单元PHCTRL,该单元用于单个控制多相位时钟CLKn的相位CLKx。重要的是,如果仅有一个时钟信号需要调节相位,则其它时钟相位保持不变。由于调节多相位振荡器的相位之一有可能影响其它相位的时序,因此用来调节所有相位的迭代算法或许是最佳的。
前面提到的功能可以由相位控制单元PHCTRL实现。按照另外一种可选方案,可以将相位控制单元的功能集成到多相位振荡器MPOSC中,这反映出这个块是不必要的。实际上,多相位振荡器MPOSC、各个相位检测器PD和相位控制单元PHCTRL构成了第二锁相环PLL2。这一第二锁相环包括多个(n-1个)锁相环,这些锁相环是相继启动的。
在这一实施方式中,相位检测器PD的输出由第二选通电路GTE2选通,以便有助于第二锁相环PLL2仅在与多相位时钟CLKn的剩余相位CLK1-n的期望时间事件dTE相一致的那些基准时钟的基准时间事件RTE处发挥作用。第一分频器DIV1的其余输出EN1-x可以有利地用作第二选通电路GTE2的选通信号。在这种情况下,第二锁相环PLL2在多相位时钟CLKn的剩余相位CLK1-n的期望时间事件dTE附近逐个地闭合。
可以使用来自相位检测器PD的信息推断多相位振荡器的相位是提前还是滞后,并且进行适当的调节。在这一实施方式中,每n+1个多相位振荡器周期Tmulti完成一次多相位振荡器MPOSC的多个时钟信号CLKn中的各个时钟信号与基准振荡器OSC之间的相位比较。
图4表示n分频电路的实施方式,这个电路可以用在图3的多相位时钟系统的实施方式中,其中n等于2的指数,在这个例子中是16。在这种情况下,n分频电路可以是简单的一串D-型触发器DFF。每一级(D-型触发器)将频率2分频。结果,4级之后,频率得到了16分频。由于图3中的分频器DIV1的输出仅仅用于频率检测,因此该串触发器中延迟造成的歪斜并不是问题。至于所关心的图3中的频率检测器,在图5的分频器的输出端可以很容易地生成I和Q输出,从而允许使用A.
Figure G200880014240XD00141
U.Langmann和H.-U.Schreiber的文章“A Si bipolarphase and frequency detector IC for clock extraction up to 8 gb/s”(JSSC,第27卷,第12期,1992年12月,第1747-1751页)中公开的简单而有效的频率检测器。
图5表示n+1分频电路的实施方式,这个电路可以用在图3的多相位时钟系统的实施方式中。如果将时钟相位的数量n选择成n+1等于2的幂,则n分频电路可以是如图4中所示的简单的一串D-型触发器DFF。在n+1不等于2的幂的情况下,需要不同的电路。图3中的多相位时钟系统还需要生成选通信号。图5表示执行两种任务(n+1分频和生成选通信号)的简单电路。该电路包括环状的一串D-型触发器DFF,这些触发器是可复位的,这些触发器各自受到相继时钟相位Φx(x=0,1,2...n-1)的时钟控制。时钟Φx(x=1,2...n-1)的移相结果是,各个触发器DFF的输出的频率以输入频率的1/n+1倍的频率变化。触发器DFF的输出直接适合于用作选通电路的选通信号ENx(并且适合于馈送给锁频环FLL的频率检测器)。图5的电路仅仅在后续时钟相位之间的时序差异很小的情况下起作用。这由下式解释
ΔCK<Tpd+Tsu,
其中ΔCK是后续时钟相位之间的时序差异,Tpd是触发器的传播延迟,Tsu是触发器的建立时间。
满足这一要求并不困难,因为ΔCK一般情况下很小(或对于交叉系统而言本来就没有要求),并且使得D-型触发器足够缓慢(Tsu足够大)以满足时序要求也不困难。
图6表示包括具有可控节点电容的常规环形振荡器的多相位振荡器。该多相位振荡器包括环状的一串变换器INV。这一振荡器适合于生成具有奇数个分布式时钟相位的多相位时钟CLKn(n=3,5,7,...)。改变环形振荡器中一个级的相位可以以多种多样的方式来完成。如图6所示,可以将变抗器Cvar加到环形振荡器的各级中。这会使得各级延迟能够得到单个调整。如前述,改变一个相位的时序而不改变振荡器的周期是我们所希望的。在这种情况下,改变一级的延迟应当伴有另一级延迟的大小相等、方向相反的调节。相位控制单元PHCTRL可以负责为变抗器Cvar生成期望的操控信号。
图7表示包括4级差分环形振荡器的多相位振荡器。这样的环形振荡器对于本领域技术人员而言是公知的,在例如L.Wu和J.WilliamC.Black.的文章“A low-jitter skew-calibrated multi-phase clockgenerator for time-interleaved applications”(Proceedings of theISSCC,2001,第25.3页)中,公开了这样的环形振荡器。图7中的差分环形振荡器包括连接成环路的四个差分放大器DMP,其中从最后一级到第一级的相互连接包括绞线TW。环形振荡器产生8个分布式时钟相位Φ0-Φ7。请注意,为了实现多相位时钟的完整时钟周期,该环路必须运转两次。
图8表示差分环形振荡器的常规一级的实例实现方式。它包括具有两个晶体管T1、T2的差分放大器,这两个晶体管具有相同的大小W/L和相同的负载R1、R2。在这一实现方式中,延迟可能不受控制。流经电流源CS的电流Itot决定放大器的增益。该电流源可以例如是压控电流源。图8的差分级产生两个延迟。这两个延迟都是所谓的′相交到相交′延迟。第一个延迟定义为从输入端IN1、IN2上的电压相等的那一刻(其中,IN1降低而IN2升高)到输出端OUT1、OUT2上的电压相等那一刻(其中OUT1升高而OUT2降低)。
第二个延迟定义为从输入端IN1、IN2上的电压相等的那一刻(其中,IN1上升而IN2降低)到输出端OUT1、OUT2上的电压相等那一刻(其中OUT1降低而OUT2升高)。在图8的实现方式中,该两个延迟相等。
图9表示差分环形振荡器的可程控级的实现方式。它的基本结构由如图8所示的差分放大器组成,其中差分对分为两个以镜像方式连接的不对称差分对,并且这两个不对称差分对都配备有电流源CS1、CS2。这一级的延迟可以通过改变电流源CS1、CS2的I1和I2的比值来调整。如果将I1和I2的和选择为与图8中的Itot相等,则这一级将会有益地增加它产生的延迟之一,同时减小它产生的另一个延迟。这有助于改变这一级的2个时钟相位(例如Φ0及其对应相位Φ5)的时序,而不会改变多相位时钟的周期。
图10表示接收多相位时钟的时钟和数据恢复系统。数据D被提供给放大器,此后,它被提供给多个采样单元SMP,各个采样单元包括跟踪和保持电路T&H和D-型触发器DFF。由于交叉时钟和数据恢复(CDR)电路已经包括了用于每个通道的相位检测器(包括跟踪和保持电路T&H和D-型触发器DFF),因此将此与本发明的多相位时钟系统相结合是比较有益的,因为可以重复利用相位检测器。这一CDR实现方式的重要优点是,现在可以校准整个CDR(不仅是振荡器核心中,而且还有电路布局和T&H驱动器中)的所有时钟歪斜了,因为时钟是在其′使用点′上校准的。换句话说,这一点之前的所有时钟相位变化都通过校准消除了。
这样,在第一个方面,本发明提供了一种用于接收多个时钟信号的新系统。本发明的多相位时钟系统尤其适合于高速操作,因为时钟相位的精度是由基准时钟频率的精度决定的。它有助于精确测量和调节非常短的时间间隔,而不直接测量这一时间间隔,而是依赖于振荡器的频率精确度。可预见的应用包括时间交叉系统,如时钟和数据恢复(CDR)电路、模数转换器或数模转换器。在CDR应用中,这一技术所需的系统开销可以非常有限,因为很多块可能已经存在,像每个通道的相位检测器。不过,多相位时钟系统可以应用于需要精确多相位时钟的其它应用。不需要外部部件,并且可以低成本地片上实现该方法。
按照本发明的第二个方面,提供了一种对包括定义不同时钟相位的实际时间事件的多个时钟信号进行去歪斜的新方法,这些时钟信号全部具有相同的时钟频率,但是时钟相位不同。
按照本发明的多相位时钟系统的各种不同的变化都是可能的。例如,多相位时钟系统可以准备好在产生了均匀分布的多相位时钟之后故意引入歪斜。这对释放某些数据路径或电路中的时间约束可能是有帮助的。
另一种变型涉及多相位振荡器,多相位振荡器在某些实施方式中可以在系统自身中实现。这一振荡器可以仍旧锁定在外部基准时钟上,以便确保该系统与任何可能的外部时钟同步。

Claims (21)

1.一种用于接收包括定义了不同时钟相位的实际时间事件(aTE)的多个时钟信号(CLK0-n)的多相位时钟系统:这些时钟信号(CLK0-n)全部具有相同的时钟频率,但是时钟相位不同,该系统还用于接收基准时钟信号(REFCLK),以便为多个时钟信号(CLK0-n)提供基准时间事件(rTE),基准时钟信号(REFCLK)具有不同于时钟频率的基准频率,基准频率是这样选择的,使得后续的基准时间事件(rTE)中的各个基准时间事件与多个时钟信号(CLK0-n)中的单独一个的期望时间事件(dTE)相一致,该系统包括:
-比较器(CMP),用于相继将基准时间事件(rTE)中的相应基准时间事件与实际时间事件(aTE)进行比较,以便相继生成多个时差指示符(PHADJ),和
-去歪斜电路(DSKW),用于响应于相应的时差指示符(PHADJ)来对多个时钟信号(CLK0-n)中的相应时钟信号相对于基准时钟信号(REFCLK)进行去歪斜,以获得具有与相应的基准时间事件(rTE)相一致的实际时间事件(aTE)的经过修正的时钟信号(CLK0-n’)。
2.按照权利要求1中所述的多相位时钟系统,其中比较器(CMP)包括用于将多个时钟信号(CLK0-n)中的一个时钟信号的相位与基准时钟信号(REFCLK)的相位进行至少一次比较的相位比较器(PC),并且包括用于随后将基准时钟信号(REFCLK)的相位与多个时钟信号(CLK0-n)中的这一时钟信号的相位进行至少一次匹配的移相器。
3.按照权利要求1所述的多相位时钟系统,其中该系统包括用于生成基准时钟信号(REFCLK)的基准振荡器(OSC)。
4.按照权利要求2所述的多相位时钟系统,其中该系统包括用于生成基准时钟信号(REFCLK)的基准振荡器(OSC)。
5.按照权利要求4所述的多相位时钟系统,其中该系统包括锁相环(PLL1),该锁相环包括基准振荡器(OSC)、相位比较器(PC)和移相器,相位比较器(PC)用于将基准时钟信号(REFCLK)与多个时钟信号(CLK0-n)中的一个时钟信号进行比较,以便生成多个时差指示符(PHADJ)中的一个时差指示符,移相器包括用于响应于所述多个时差指示符(PHADJ)中的这一时差指示符来调整基准振荡器(OSC)的控制器(CHPMP,LPFLTR)。
6.按照权利要求5中所述的多相位时钟系统,其中控制器包括电荷泵(CHPMP)和环路滤波器(LPFLTR),电荷泵(CHPMP)从相位比较器(PC)接收另一个时差指示符,环路滤波器(LPFLTR)从电荷泵(CHPMP)接收输出信号并产生用于调整基准振荡器(OSC)的基准控制信号(Ftune)。
7.按照权利要求6中所述的多相位时钟系统,其中该系统包括设置在相位比较器(PC)的输出端与电荷泵之间的选通电路(GTE1),以便在至少一个基准时间事件(rTE)处帮助实现基准时钟信号(REFCLK)的相位与所述多个时钟信号(CLK0-n)中的这一时钟信号的相位的匹配。
8.按照前述任何一项权利要求所述的多相位时钟系统,其中该系统包括用于测量多个时钟信号(CLK0-n)之一的时钟频率和将基准频率固定在时钟频率乘以固定系数上的构件(DIV2,FD,CHPMP,LPFLTR)。
9.按照权利要求8中所述的多相位时钟系统,其中用于固定基准频率的构件包括锁频环(FLL),该锁频环包括用来将第一频率与第二频率进行比较以生成频差指示符的频差检测器(FD),该锁频环(FLL)此外还包括另一个控制器(CHPMP,LPFLTR),用于响应于该频差指示符来调整基准振荡器(OSC)的频率,该系统此外还包括用于生成具有与多个时钟信号(CLK0-n)之一的时钟频率之比为第一整数比的第一频率的分频器(DIV1),和用于生成具有与基准频率之比为第二整数比的第二频率的另一个分频器(DIV2),其中第一整数比与第二整数比之比决定所述固定系数。
10.按照权利要求1-7中任一项所述的多相位时钟系统,其中该系统包括用于生成多个时钟信号(CLK0-n)的多相位振荡器(MPOSC)。
11.按照引用权利要求2的权利要求9所述的多相位时钟系统,其中比较器(CMP)此外还包括用于多个时钟信号中没有与所述相位比较器(PC)连接的剩余时钟信号(CLK1-n)的多个相位检测器(PD),各个相位检测器(PD)用于检测各自时钟信号(CLKx)与基准时钟信号(REFCLK)之间的相位差,以便产生多个时差指示符(PHADJ)。
12.按照权利要求1所述的多相位时钟系统,其中去歪斜电路(DSKW)包括相位控制单元(PHCTRL),该相位控制单元用于响应于多个时差指示符(PHADJ)来单个控制多相位振荡器(MPOSC)的相位,其中多相位振荡器(MPOSC)、相位检测器(PD)和相位控制单元(PHCTRL)形成另一个锁相环(PLL2),其中将提供给相位检测器(PD)的基准时钟信号(REFCLK)用作该另一个锁相环(PLL2)的基准信号。
13.按照权利要求12所述的多相位时钟系统,其中该系统包括设置在多个相位检测器(PD)的各个输出端与相位控制单元(PHCTRL)之间的另一个选通电路(GTE2),用于帮助实现时钟信号的相继比较和去歪斜。
14.按照权利要求1-7中任一项所述的多相位时钟系统,其中基准频率低于时钟信号(CLK0-n)的时钟频率。
15.按照权利要求14所述的多相位时钟系统,其中基准频率等于时钟信号(CLK0-n)的时钟频率乘以n/(n+1),其中n代表时钟信号(CLK0-n)的数量。
16.按照权利要求1到7中任何一项所述的多相位时钟系统,其中基准频率高于时钟信号(CLK0-n)的时钟频率。
17.按照权利要求16中所述的多相位时钟系统,其中基准频率等于时钟信号(CLK0-n)的时钟频率乘以(n+1)/n,其中n代表时钟信号(CLK0-n)的数量。
18.一种时间交叉系统,包括用于提供多相位时钟的前述任何一项权利要求所述的多相位时钟系统和用于接收多相位时钟的处理单元。
19.按照权利要求18中所述的时间交叉系统,其中该时间交叉系统包括用于接收多相位时钟的时钟和数据恢复电路。
20.按照权利要求18中所述的时间交叉系统,其中该时间交叉系统包括用于接收多相位时钟的模数转换器或者数模转换器。
21.一种对包括定义了不同时钟相位的实际时间事件(aTE)的多个时钟信号(CLK0-n)进行去歪斜的方法:这些时钟信号全部具有相同的时钟频率,但是时钟相位不同,该方法包括下列步骤:
-接收基准时钟信号(REFCLK),以便为多个时钟信号(CLK0-n)提供基准时间事件(rTE),基准时钟信号(REFCLK)具有不同于时钟频率的基准频率,基准频率是这样选择的,使得后续的基准时间事件(rTE)中的各个基准时间事件与多个时钟信号(CLK0-n)中的单独一个的期望时间事件(dTE)相一致;
-相继将基准时间事件(rTE)中的相应基准时间事件与实际时间事件(aTE)进行比较,以便相继生成多个时差指示符(PHADJ),和
-响应于相应的时差指示符(PHADJ)来对多个时钟信号(CLK0-n)中的相应时钟信号相对于基准时钟信号(REFCLK)进行去歪斜,以获得具有与相应的基准时间事件(rTE)相一致的实际时间事件(aTE)的经过修正的时钟信号(CLK0-n’)。
CN200880014240XA 2007-05-01 2008-04-24 多相位时钟系统 Active CN101675396B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP07107284.7 2007-05-01
EP07107284 2007-05-01
PCT/IB2008/051578 WO2008132669A1 (en) 2007-05-01 2008-04-24 Multi-phase clock system

Publications (2)

Publication Number Publication Date
CN101675396A CN101675396A (zh) 2010-03-17
CN101675396B true CN101675396B (zh) 2011-10-05

Family

ID=39712322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880014240XA Active CN101675396B (zh) 2007-05-01 2008-04-24 多相位时钟系统

Country Status (6)

Country Link
US (1) US7936193B2 (zh)
EP (1) EP2145243B1 (zh)
CN (1) CN101675396B (zh)
AT (1) ATE475128T1 (zh)
DE (1) DE602008001895D1 (zh)
WO (1) WO2008132669A1 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7764130B2 (en) 1999-01-22 2010-07-27 Multigig Inc. Electronic circuitry
DE60134736D1 (de) 2000-05-11 2008-08-21 Multigig Ltd Elektronischer pulserzeuger und oszillator
WO2008121857A1 (en) 2007-03-29 2008-10-09 Multigig Inc. Wave reversing system and method for a rotary traveling wave oscillator
US8913978B2 (en) * 2007-04-09 2014-12-16 Analog Devices, Inc. RTWO-based down converter
US8742857B2 (en) 2008-05-15 2014-06-03 Analog Devices, Inc. Inductance enhanced rotary traveling wave oscillator circuit and method
US8885671B1 (en) * 2010-09-10 2014-11-11 Keysight Technologies, Inc. System for compensating for periodic noise in time interleaved system
US8487710B2 (en) 2011-12-12 2013-07-16 Analog Devices, Inc. RTWO-based pulse width modulator
US20130169165A1 (en) * 2011-12-15 2013-07-04 Laurence P. Sadwick Multi-Phase Lighting Driver
US8581668B2 (en) 2011-12-20 2013-11-12 Analog Devices, Inc. Oscillator regeneration device
US8923375B2 (en) 2012-06-29 2014-12-30 Parade Technologies, Inc. On die jitter tolerance test
US9240914B2 (en) * 2013-01-15 2016-01-19 Samsung Electronics Co., Ltd. Communication system with frequency synthesis mechanism and method of operation thereof
CN104796219B (zh) * 2014-01-20 2018-06-05 晨星半导体股份有限公司 信号发送方法与相关的信号发送器
US9304535B2 (en) 2014-02-17 2016-04-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Baud rate phase detector with no error latches
TWI516946B (zh) * 2014-04-10 2016-01-11 智原科技股份有限公司 用來進行去偏斜控制之方法與裝置
EP2983295B1 (en) * 2014-08-04 2019-04-10 Synopsys, Inc. Delay-locked loop arrangement and method for operating a delay-locked loop circuit
TWI569150B (zh) * 2016-01-19 2017-02-01 智原科技股份有限公司 用來進行去偏斜控制之方法與裝置
CN106209094B (zh) * 2016-07-01 2018-10-30 中国电子科技集团公司第五十八研究所 一种基于fpga 50%占空比小数分频的实现方法
US10277233B2 (en) 2016-10-07 2019-04-30 Analog Devices, Inc. Apparatus and methods for frequency tuning of rotary traveling wave oscillators
US10312922B2 (en) 2016-10-07 2019-06-04 Analog Devices, Inc. Apparatus and methods for rotary traveling wave oscillators
CN108429549B (zh) * 2017-02-15 2020-10-09 华为技术有限公司 同源时序自适应方法、装置和芯片
US11088695B2 (en) * 2018-03-06 2021-08-10 Telefonaktiebolaget Lm Ericsson (Publ) Phase-locked loop apparatus and method for clock synchronization
CN111290556B (zh) * 2019-02-19 2021-12-03 展讯通信(上海)有限公司 数据处理装置及方法
US11527992B2 (en) 2019-09-19 2022-12-13 Analog Devices International Unlimited Company Rotary traveling wave oscillators with distributed stubs
US10804919B1 (en) * 2019-09-24 2020-10-13 Microsoft Technology Licensing, Llc Dynamic sequential approximation register (SAR) analog-to-digital converter (ADC) (SAR-ADC) clock delay calibration systems and methods
CN110971233B (zh) * 2019-11-04 2023-06-06 西安电子科技大学 一种时域交织adc多相时钟产生电路
KR20210147577A (ko) * 2020-05-29 2021-12-07 에스케이하이닉스 주식회사 클럭 보상 회로
US11264949B2 (en) 2020-06-10 2022-03-01 Analog Devices International Unlimited Company Apparatus and methods for rotary traveling wave oscillators
US11539353B2 (en) 2021-02-02 2022-12-27 Analog Devices International Unlimited Company RTWO-based frequency multiplier
DE102022114625B3 (de) * 2022-06-10 2023-07-27 Elmos Semiconductor Se Zeitgenerator als taktgeber für eine elektronische schaltung
CN115441866B (zh) * 2022-09-16 2023-09-01 武汉市聚芯微电子有限责任公司 基于分频加速的相位追踪环路和方法及电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4637018A (en) 1984-08-29 1987-01-13 Burroughs Corporation Automatic signal delay adjustment method
JPH02105910A (ja) 1988-10-14 1990-04-18 Hitachi Ltd 論理集積回路
US5012142A (en) 1989-07-28 1991-04-30 At&T Bell Laboratories Differential controlled delay elements and skew correcting detector for delay-locked loops and the like
US6097765A (en) * 1995-09-05 2000-08-01 Hughes Electronics Corporation Method and apparatus for performing digital fractional minimum shift key modulation for a very small aperture terminal
US6606365B1 (en) * 2000-03-02 2003-08-12 Lsi Logic Corporation Modified first-order digital PLL with frequency locking capability
WO2003063337A1 (en) 2002-01-18 2003-07-31 The Regents Of The University Of California Cmos phase locked loop with voltage controlled oscillator having realignment to reference and method for the same
DE60209329D1 (de) 2002-11-21 2006-04-27 St Microelectronics Belgium Nv Genaue Selbstkalibrierung einer einen mehrphasigen Takt erzeugenden Phasenregelschleife
US7403559B1 (en) * 2003-01-03 2008-07-22 Benjamin Fisher Binary-valued signal modulation compression for high speed cross-correlation
US7443258B2 (en) * 2006-04-06 2008-10-28 Sitime Corporation Oscillator system having a plurality of microelectromechanical resonators and method of designing, controlling or operating same
US7446619B2 (en) * 2006-06-14 2008-11-04 Sitime Corporation Temperature measurement system having a plurality of microelectromechanical resonators and method of operating same
JP5290589B2 (ja) * 2008-02-06 2013-09-18 ルネサスエレクトロニクス株式会社 半導体集積回路
GB2459108A (en) * 2008-04-09 2009-10-14 Wolfson Microelectronics Plc Dithered clock signal generator

Also Published As

Publication number Publication date
US20100085093A1 (en) 2010-04-08
WO2008132669A1 (en) 2008-11-06
US7936193B2 (en) 2011-05-03
EP2145243A1 (en) 2010-01-20
CN101675396A (zh) 2010-03-17
EP2145243B1 (en) 2010-07-21
DE602008001895D1 (de) 2010-09-02
ATE475128T1 (de) 2010-08-15

Similar Documents

Publication Publication Date Title
CN101675396B (zh) 多相位时钟系统
US7492198B2 (en) Phase-locked loop circuit, delay locked loop circuit, timing generator, semiconductor test instrument, and semiconductor integrated circuit
US8232844B2 (en) Synchronous oscillator, clock recovery apparatus, clock distribution circuit, and multi-mode injection circuit
CN101951260B (zh) 一种数字延迟锁相环电路
US6693496B1 (en) Method and system for low power, low jitter, wide range, self-adaptive multi-frequency phase locked loop
KR20120082106A (ko) 디지털 위상 주파수 검출기, 이를 포함하는 디지털 위상 고정 루프 및 디지털 위상 주파수 검출 방법
CN102832930A (zh) 数字锁相回路系统及方法
US8258834B2 (en) Lock detector, method applicable thereto, and phase lock loop applying the same
KR20030017623A (ko) 반도체 집적회로
US7791384B2 (en) Phase synchronization apparatus
US7675333B2 (en) Multi-phase delay locked loop with equally-spaced phases over a wide frequency range and method thereof
Jasielski et al. An analog dual delay locked loop using coarse and fine programmable delay elements
US11588491B2 (en) Signal generation circuit and method, and digit-to-time conversion circuit and method
KR101000486B1 (ko) 지연고정 루프 기반의 주파수 체배기
CN111049518A (zh) 一种数字延迟锁相环及其锁定方法
US9276590B1 (en) Generating signals with accurate quarter-cycle intervals using digital delay locked loop
US10866611B2 (en) Phase difference generator error compensation method of digital frequency generator
US20100073045A1 (en) Frequency detection circuit and detection method for clock data recovery circuit
EP1145440A1 (en) Low jitter high phase resolution pll-based timing recovery system
KR100769690B1 (ko) 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치
Huang et al. A time-to-digital converter based AFC for wideband frequency synthesizer
CN1983815A (zh) 一种延时锁定环电路
KR101027347B1 (ko) 지연고정루프 회로
Pyun et al. A 3.5/7.0/14-Gb/s multi-rate clock and data recovery circuit with a multi-mode rotational binary phase detector
Zhou et al. FPGA based high-speed parallel transmission system design and implementation

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant