CN101675385A - 通过对掩膜拐角圆化效果进行建模来改进工艺模型准确度 - Google Patents

通过对掩膜拐角圆化效果进行建模来改进工艺模型准确度 Download PDF

Info

Publication number
CN101675385A
CN101675385A CN200780052617A CN200780052617A CN101675385A CN 101675385 A CN101675385 A CN 101675385A CN 200780052617 A CN200780052617 A CN 200780052617A CN 200780052617 A CN200780052617 A CN 200780052617A CN 101675385 A CN101675385 A CN 101675385A
Authority
CN
China
Prior art keywords
turning
mask
mcr
modeling
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780052617A
Other languages
English (en)
Other versions
CN101675385B (zh
Inventor
J·黄
C-c·库奥
L·S·梅尔文三世
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Synopsys Inc
Original Assignee
Synopsys Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Synopsys Inc filed Critical Synopsys Inc
Publication of CN101675385A publication Critical patent/CN101675385A/zh
Application granted granted Critical
Publication of CN101675385B publication Critical patent/CN101675385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70653—Metrology techniques
    • G03F7/70675—Latent image, i.e. measuring the image of the exposed resist prior to development
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70433—Layout for increasing efficiency or for compensating imaging errors, e.g. layout of exposure fields for reducing focus errors; Use of mask features for increasing efficiency or for compensating imaging errors
    • G03F7/70441—Optical proximity correction [OPC]
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70491—Information management, e.g. software; Active and passive control, e.g. details of controlling exposure processes or exposure tool monitoring processes
    • G03F7/705—Modelling or simulating from physical phenomena up to complete wafer processes or whole workflow in wafer productions
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/36—Masks having proximity correction features; Preparation thereof, e.g. optical proximity correction [OPC] design processes

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

一个实施例提供用于确定对掩膜拐角圆化(MCR)效果进行建模的改进的工艺模型的系统和技术。在操作期间，系统可以接收掩膜布局和通过将光刻工艺应用于掩膜布局来生成的工艺数据。系统也可以接收可以包含成组MCR分量的未校准的工艺模型。接着，系统可以标识掩膜布局中的成组拐角。系统然后可以在成组拐角的邻近处修改掩膜布局以获得修改的掩膜布局。备选地，系统可以确定成组掩膜层。接着，系统可以通过使用修改的掩膜布局和/或成组掩膜层以及工艺数据校准未校准的工艺模型来确定改进的工艺模型。

Description

通过对掩膜拐角圆化效果进行建模来改进工艺模型准确度
技术领域
本发明涉及半导体设计和制造。更具体而言，本发明涉及通过对掩膜拐角圆化(MCR)效果进行建模来改进工艺模型准确度。
背景技术
计算技术的快速进步已经使得有可能对有时多达百万兆字节的数据集进行每秒万亿次计算运算。这些进步可以归功于使得有可能将数以千万计的器件集成到单个芯片上的半导体制造技术的巨大改进。
半导体制造技术通常包括涉及到复杂的物理和化学相互作用的多个工艺。由于几乎不可能发现用以对这些复杂互作用的表现进行预测的精确定则，所以研究者通常使用与经验数据拟合的工艺模型以预测这些工艺的表现。工艺模型可以在设计半导体芯片期间使用于多个应用中。例如，工艺模型普遍用于对布局进行校正以补偿半导体制造工艺的不期望的效果。
工艺模型的不准确可能负面地影响下游应用的功效。例如，工艺模型的不准确可能减少光学邻近校正(OPC)的功效。随着半导体集成密度持续以指数速率增长，工艺模型的准确度变得越来越重要。因此，期望提高工艺模型准确度。
发明内容
本发明的实施例提供用于确定对掩膜拐角圆化效果进行建模的改进的工艺模型的系统和技术。通常通过将内核系数与工艺数据拟合或者校准来确定工艺模型。通常通过将正在建模的半导体制造工艺应用于掩膜布局来生成工艺数据。
本发明的一个实施例可以在成组拐角的邻近处修改掩膜布局并且在工艺模型校准期间使用修改的掩膜布局。备选地，一个实施例可以确定成组掩膜层。掩膜层之一可以是掩膜布局本身，或者它可以包含掩膜布局中的基本上所有图案。其他掩膜层可以包含与掩膜布局中的拐角有关的图案。实施例可以使用成组掩膜层来校准工艺模型。
附图说明
图1图示了根据本发明一个实施例的在设计和制作集成电路时的各种步骤。
图2图示了根据本发明一个实施例的典型光学系统。
图3A图示了根据本发明一个实施例的掩膜布局的一部分。
图3B图示了根据本发明一个实施例的光刻掩膜。
图4呈现了对根据本发明一个实施例的用于确定对于MCR效果进行建模的工艺模型的单层方式进行图示的流程图。
图5A图示了根据本发明一个实施例的在掩膜布局中的成组拐角。
图5B-5F图示了根据本发明一个实施例可以如何在成组拐角的邻近处修改掩膜布局。
图6呈现了对根据本发明一个实施例的用于确定对于MCR效果进行建模的工艺模型的多层方式进行图示的流程图。
图7A-7B图示了根据本发明一个实施例的成组掩膜层。
图8A图示了根据本发明一个实施例的外拐角掩膜层。
图8B图示了根据本发明一个实施例的内拐角掩膜层。
图9呈现了对根据本发明一个实施例的用于确定改进的工艺模型的过程进行图示的流程图。
图10图示了根据本发明一个实施例的计算机系统。
图11图示了根据本发明一个实施例可以如何存储工艺模型。
具体实施方式
集成电路(IC)设计流程
图1图示了根据本发明一个实施例的在设计和制作集成电路时的各种步骤。
该过程通常从使用EDA软件设计过程(步骤110)来实现的产品想法(步骤100)开始。一旦设计定稿，通常交付(tap-out)(事件140)该设计，并且该设计经过制作工艺(步骤150)以及封装和组装工艺(步骤160)以产生成品芯片(结果170)。
EDA软件设计过程(步骤110)包括下文仅出于示例目的而描述的而且并非用来限制本发明的步骤112-130。例如，实际集成电路设计可能要求设计者在与下述序列不同的序列中进行设计步骤。
系统设计(步骤112)：在这一步骤中，设计者描述他们想要实施的功能。他们也可以进行如果-怎么样(what-if)规划以精化功能、检验成本等。硬件-软件架构划分可以出现在这一阶段。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括Model
Figure G2007800526176D00031
System Studio和
Figure G2007800526176D00032
产品。
逻辑设计和功能验证(步骤114)：在这一阶段，编写用于系统中的模块的VHDL或者Verilog代码，并且检验该设计的功能准确度。具体而言，检验该设计以保证它产生正确输出。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括
Figure G2007800526176D00033
Figure G2007800526176D00034
MagellanTM、
Figure G2007800526176D00035
ESP和产品。
合成和测试设计(步骤116)：这里，VHDL/Verilog转译成网表。可以针对目标技术优化网表。此外，可以设计和实施测试以检验成品芯片。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括Design
Figure G2007800526176D00037
PhysicalTestCompiler、Power CompilerTM、FPGA Compiler、
Figure G2007800526176D00039
和
Figure G2007800526176D000310
产品。
网表验证(步骤118)：在这一步骤中，检验网表与时序约束的相符性和与VHDL/Verilog源码的对应性。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括
Figure G2007800526176D00041
Figure G2007800526176D00042
和产品。
设计规划(步骤120)：这里，构造和分析用于芯片的整个平面图以便进行定时和顶级布线。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括AstroTM和IC Compiler产品。
物理实施(步骤122)：在这一步骤进行布置(对电路元件的定位)和布线(对电路元件的连接)。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括AstroTM和IC Compiler产品。
分析和提取(步骤124)：在这一阶段，在晶体管级验证电路功能，这又允许如果-怎么样的精化。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括AstroRailTM、PrimeRail、
Figure G2007800526176D00044
和Star-RCXTTM产品。
物理验证(步骤126)：在这一步骤中，检验设计以保证制造、电问题、光刻问题和电路的正确性。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括HerculesTM产品。
解析度增强(步骤128)：这一步骤涉及到对布局的几何形状操控以提高设计的可制造性。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括Proteus/Progen、ProteusAF和PSMGen产品。
掩膜数据预备(步骤130)：这一步骤提供用于产生掩膜以产生成品芯片的“交付”数据。可以在这一步骤使用的来自Synopsys公司的示例性EDA软件产品包括
Figure G2007800526176D00045
系列产品。
可以在一个或者多个上述步骤期间使用本发明的实施例。具体而言，可以在解析度增强步骤128期间利用本发明的一个实施例。
工艺模型
工艺模型对通常涉及到复杂的物理和化学相互作用的一个或者多个半导体制造工艺的表现进行建模。通常通过将内核系数与经验数据拟合或者校准来确定工艺模型。通常通过将正在建模的半导体制造工艺应用于一个或者多个测试布局来生成经验数据。例如，光刻工艺可以用来在晶片上印刷测试布局。接着，可以在蚀刻工艺之前和/或之后通过测量晶片上的特征的关键尺度(CD)来获得经验数据。工艺模型然后可以与经验数据拟合以确定对光刻工艺进行建模的工艺模型。
一旦确定工艺模型，它可以在设计和制造半导体芯片期间使用于多个应用中。例如，工艺模型通常用来支持光学邻近校正(OPC)和解析度增强技术(RET)。这些模型可以在交付流程期间在合理期限内允许全芯片数据库操控。
未校准的工艺模型通常包括与参数和/或系数关联的分量。在校准期间，参数和/或系数可以令人满意地与经验数据拟合以获得最终工艺模型。工艺模型中的分量通常是设计成对特定物理效果进行建模的数学表达式。例如，可以将工艺模型表示为
Figure G2007800526176D00051
其中Ki是分量或者内核，而Ci是与Ki关联的系数。经验数据可以包括所需性质如CD在布局中的不同位置的值。一旦工艺模型与经验数据拟合，它然后可以用来预测其他布局所需性质的值。
通常不可能校准系数值，使得预测的数据与经验数据精确地匹配。即使精确拟合可用，但是可能不需要它，因为所得工艺模型可能没有恰当地内插和/或外插。通常，统计拟合技术用来确定参数和/或系数从而使经验数据与预测的数据之间的误差最小。在一个实施例中，系统可以使用最小平方拟合技术以确定参数和/或系数值。
如果工艺模型适当地内插和外插、即如果工艺模型在它应用于与在拟合过程期间使用的布局不同的布局时生成准确结果，则认为它是稳健的。一般而言，工艺模型使用越少的建模函数或者内核，它就越稳健。然而，使用更少内核可能降低工艺模型的准确度。因此，通常在工艺模型的稳健性与准确度之间存在权衡。
光刻工艺模型
光刻工艺模型中的光学模型通常基于对部分相干光学系统的表现进行建模的霍普金斯(Hopkins)模型。
图2图示了根据本发明一个实施例的典型光学系统。
来自源202的辐射可以由聚光器204准直。准直光然后可以通过掩膜206、孔208、透镜体210并且在晶片212上形成图像。
可以使用以下表达式来描述霍普金斯模型：
I ( x , y ) = ∫ ∫ ∫ ∫ J ( x ′ , y ′ ; x ′ ′ , y ′ ′ ) ⊗ L ( x , y ; x ′ , y ′ ) ⊗ L * ( x , y ; x ′ ′ , y ′ ′ ) dx ′ dy ′ dx ′ ′ dy ′ ′ ,
其中I(x，y)是在晶片上的点(x，y)的光学密度，L(x，y；x′，y′)是光源和掩膜的集总模型，L*是L的复共轭，而J(x′，y′；x″，y″)对光在掩膜上的两点之间的不相干性进行建模。集总模型(L)实质上将掩膜视为光源阵列。具体而言，L(x，y；x′，y′)对掩膜上作为点源的点(x′，y′)进行建模，而J(x′，y′；x″，y″)对从掩膜上的点(x′，y′)和(x″，y″)散发的光之间的不相干性进行建模。可以将集总模型(L)表示为掩膜与源之间的卷积。例如，可以使用掩膜模型和源模型将集总模型表示如下：
L ( x , y ; x ′ , y ′ ) = M ( x ′ , y ′ ) ⊗ K ( x , y ; x ′ , y ′ ) ,
其中M(x′，y′)对掩膜进行建模，而K(x，y；x′，y′)对源进行建模。
霍普金斯模型可以用来确定对光学系统进行建模的、称为传输交叉系数(TCC)矩阵的4-D(四维)矩阵。然后可以使用成组正交2-D(二维)内核来表示TCC矩阵。可以使用TCC矩阵的本征函数来确定该组正交内核。可以通过将该组2-D内核与掩膜卷积来确定晶片上的特征。可以在Alfred Kwok-Kit Wong于2005年在SPIE-International Society for Optical Engine发表的Optical Imagingin Projection Microlithography和Grant R.Fowles于1989年由Dover出版社出版的Introduction to Modern Optics第2版中找到关于光刻和工艺建模的一般信息。
在一个实施例中，系统使用称为泽尼克(Zernike)多项式的成组正交函数以表示光学系统。泽尼克多项式由形式与在光学系统中经常观测到的象差类型相同的项组成。例如，一个泽尼克多项式可以与散焦关联，而另一泽尼克多项式可以与斜面关联，等等。可以使用表达式
Figure G2007800526176D00071
来表示光学系统，其中Zi是泽尼克多项式，而Ci是与Zi关联的光学系数。在一个实施例中，系统可以修改光学模型中的系数使得光学模型也对MCR效果进行建模。备选地，系统可以将附加内核或者分量添加到光学模型以捕获MCR效果。
对掩膜拐角圆化效果进行建模
工艺模型准确度在当前半导体集成密度下已经变得很重要并且有望在将来变得甚至更重要。由于常规工艺模型在当前集成密度下不够准确，所以强烈需要改进工艺模型准确度。
工艺模型通常基于物理模型或者黑盒子模型或者其组合。物理模型对基本物理工艺进行建模，而黑盒子模型通常使用通用建模函数。一般优选物理建模方法，因为黑盒子建模方式可能具有诸多弊端。首先，黑盒子模型中使用的通用建模函数通常要求大量经验数据收敛。其次，黑盒子模型不像物理模型那样准确。具体而言，黑盒子模型与使用测试布局获得的经验数据拟合。然而，这不保证模型将对于其他布局准确地起作用。第三，通常在特定工艺点(即在某些工艺条件之下)获得经验数据。因此，与用于特定工艺点的经验数据拟合的黑盒子模型可能在不同工艺条件之下、即在散焦或者不同曝光能量之下不准确地起作用。因此，一般希望使用物理模型而不是黑盒子模型。
然而，确定适当物理模型颇具挑战性。在典型的物理建模方式中，首先需要标识不可忽略的并且工艺模型尚未建模的系统工艺变化。接着需要标识造成系统变化的基本物理工艺。最后需要确定对基本物理工艺准确地进行建模而不牺牲运行期性能的模型。
在当前集成密度下，掩膜拐角圆化(MCR)效果正在造成不可忽略的系统工艺变化。常规工艺模型没有对这些效果准确地进行建模，因为它们完全地忽略这些效果或者它们试图使用没有准确地捕获基本物理工艺的黑盒子建模技术来对这些效果进行建模。与常规技术对照，本发明的一个实施例通过确定适当物理模型来对MCR效果准确地进行建模。
图3A图示了根据本发明一个实施例的掩膜布局的一部分。
多边形302是掩膜布局的部分并且具有内拐角304和外拐角306。内拐角是其内角大于180°的拐角。例如，内拐角304的内角308大于180°。反言之，外拐角是其内角小于180°的拐角。例如，外拐角306的内角310小于180°。
图3B图示了根据本发明一个实施例的光刻掩膜。
通常使用电子束光刻来制作光刻掩膜。掩膜布局中的形状通常没有理想地转移到光刻掩膜上。具体而言，掩膜布局中的锐角可能在掩膜制作期间变得“圆化”。这一效果称为“掩膜拐角圆化”。例如，当制作图3A中所示多边形302时，它可以建立图3B中所示多边形352。MCR效果可以使得图3A中所示掩膜布局中的拐角304和306分别产生图3B中所示光学掩膜中的圆化拐角354和356。
常规工艺模型通常使用包含“理想”多边形(如多边形302)的掩膜布局来预测晶片上的形状。然而由于光刻掩膜上的实际多边形如多边形352并不“理想”，所以常规模型产生的结果并不准确。使用黑盒子模型以对拐角圆化效果进行建模的常规方式可能并不成功，因为黑盒子模型可能没有准确地捕获以不同方式影响不同类型的拐角的基本物理工艺。例如，内拐角和外拐角上的MCR效果可能不同，而黑盒子模型可能没有恰当地捕获这一差异。另外，使用黑盒子模型来对MRC效果进行建模的常规方式可能造成工艺模型变得对于其他类型的图案如线和间隔图案而言不准确。
本发明中所用建模方式没有受到上述弊端困扰，因为它们基于基本的物理工艺来对MCR效果进行建模。以下章节描述用于根据本发明的实施例来对MCR效果进行建模的方式。
单层方式
图4呈现了对根据本发明一个实施例的用于确定对MCR效果进行建模的工艺模型的单层方式进行图示的流程图。
在单层方式中，该过程可以由接收掩膜布局(步骤402)开始。注意掩膜布局通常包含没有代表MCR效果的理想成形的多边形。
接着，系统可以接收通过将光刻工艺应用于掩膜布局来生成的工艺数据(步骤404)。工艺数据可以通过测量当对掩膜布局进行正在建模的半导体制造工艺时产生的特征的关键尺度来生成。
系统然后可以接收未校准的工艺模型(步骤406)。通常可以将未校准的工艺模型表示为其中Ki是分量或者内核，Ci是与Ki关联的系数。在“未校准”的工艺模型中，系数Ci通常是未知的。
接着，系统可以标识掩膜布局中的成组拐角(步骤408)。
图5A图示了根据本发明一个实施例的掩膜布局中的成组拐角。
多边形502是掩膜布局的一部分。系统可以标识掩膜布局中的所有拐角，或者它可以仅标识一些拐角。例如，系统可以标识拐角504、506、508、510、512和514。另外，系统可以基于掩膜布局中的拐角的形状、尺寸、位置或者可能对MCR效果的数量或者强度有影响的任何其他特性来对拐角进行分类。在一个实施例中，系统将拐角分类为两种类型：内拐角和外拐角。例如，系统可以将拐角504、506、510、512和514分类为外拐角而将拐角508分类为内拐角。
系统然后可以在该组拐角的邻近处修改掩膜布局以获得修改的掩膜布局(步骤410)。虽然对掩膜布局的修改可能涉及MCR效果，但是这些修改的形状和尺寸可能不直接地对应于由掩膜拐角圆化产生的实际形状和尺寸。一个实施例将这些修改的形状和尺寸视为与工艺数据拟合的参数。
图5B-5F图示了根据本发明一个实施例可以如何在成组拐角的邻近处修改掩膜布局。
系统可以通过将斜面物件添加到该组拐角中的拐角来修改掩膜布局。图5B图示了系统可以如何分别将斜面物件522和524添加到外拐角504和内拐角508。虽然图5B示出了将斜面物件添加到多边形的所有拐角，但是系统可以将斜面物件添加到多边形的仅一些拐角。斜面物件的尺寸可能不直接地对应于在掩膜制作期间出现的圆化的实际数量。具体而言，一个实施例按照经验确定最大程度地改进工艺模型准确度的斜面尺寸。
注意将斜面物件添加到外拐角通常切入多边形中，例如斜面物件522，而将斜面物件添加到内拐角通常增加多边形的面积，例如斜面物件524。本发明的一个实施例对内拐角与外拐角之间的这一差异直接地进行建模，因为它在内拐角和外拐角的邻近处不同地修改掩膜布局。对照而言，使用黑盒子建模的常规方式可能不能够捕获这一差异。
系统可以添加切口物件而不是添加斜面物件。图5C图示了系统可以如何分别将切口物件532和534添加到外拐角504和内拐角508。恰如斜面物件一样，将切口物件添加到外拐角通常切入到多边形中，例如切口物件532，而将切口物件添加到内拐角通常增加多边形的面积，例如切口物件534。虽然图5C示出了将切口物件添加到多边形的所有拐角，但是系统可以将切口物件添加到多边形的仅一些拐角。另外，恰如斜面物件一样，一个实施例可以按照经验确定最大程度地改进工艺模型准确度的切口尺寸。
系统可以将不同类型的物件添加到不同类型的拐角。具体而言，系统可以将不同类型的物件添加到内拐角和外拐角。例如，系统可以将不同尺寸的切口添加到内拐角和外拐角。图5D图示了系统可以如何将较大切口如切口542添加到外拐角而将较小切口如切口544添加到内拐角。图5E图示了系统可以如何将切口物件如切口552仅添加到外拐角而不将任何切口添加到内拐角如拐角508。
备选地，系统可以将切口添加到内拐角而将斜面添加到外拐角或者相反。这些物件和修改技术出于示例目的已经加以呈现并且本意并非限制本发明。本领域技术人员将容易清楚许多修改和变化。例如，图5F图示了系统可以如何将切口如切口562添加到一些拐角、将斜面如斜面564添加到一些拐角并且可以不向一些拐角如拐角508添加任何物件。
接着，系统可以通过使用修改的掩膜布局和工艺数据校准未校准的工艺模型来确定改进的工艺模型(步骤412)。
具体而言，系统可以通过使用工艺数据拟合未校准的工艺模型中的系数来确定工艺模型。拟合过程可以包括将未校准的工艺模型中的内核与修改的掩膜布局卷积。例如，一个实施例可以使用最小平方拟合技术以校准工艺模型。具体而言，可以通过求解最小平方拟合来确定未校准的工艺模型
Figure G2007800526176D00111
中的系数Cj如下：
Figure G2007800526176D00112
其中
Figure G2007800526176D00113
是掩膜布局与在采样点i的内核Kj的卷积，而di是在采样点i的经验工艺数据。注意上述方程表明方程的两侧可以约等于彼此。这是因为可能无法确定精确地满足方程的成组系数。然而，当这样的成组系数存在时，方程中的“约等于”符号应当解释为等号。
多层方式
图6呈现了对根据本发明一个实施例的用于确定对MCR效果进行建模的工艺模型的多层方式进行图示的流程图。
与在单层方式中一样，多层方式可以通过接收掩膜数据(步骤602)来开始并且接收通过将光刻工艺应用于掩膜布局来生成的工艺数据(步骤604)。
接着，系统可以接收未校准的工艺模型，该工艺模型可以包括光学分量和成组掩膜拐角圆化(MCR)分量(步骤606)。该组MCR分量可以包括被设计成对MCR效果进行建模的一个或者多个MCR分量。注意，如这里使用的短语“成组MCR分量”那样未必意味着该组具有多个MCR分量。具体而言，在一个实施例中，该组可以包含仅一个MCR分量。
例如，未校准的工艺模型可以表达为：
Σ i = 1 m ( C i · K i ) + Σ j = 1 n X j ,
其中
Figure G2007800526176D00115
代表具有m个内核的光学分量，Xj代表第j个MCR分量。各MCR分量可以包括一个或者多个内核，例如 X j = Σ k = 1 n ( C k i · K k i ) ，其中Ck i是第j个MCR分量中的第k个系数，Kk i是第j个MCR分量中的第k个内核。
在一个实施例中，该组MCR分量可以包含两个分量：分别用于对内拐角和外拐角的MCR效果进行建模的内拐角分量和外拐角分量。
注意使用成组MCR分量可能是有益的，因为这些分量可能也有助于对其他效果如蚀刻效果进行建模。具体而言，使用该组MCR分量可以在拟合过程期间提供可以有助于提高工艺模型总体准确度的附加自由度。
接着，系统可以标识掩膜布局中的成组拐角(步骤608)。
系统然后可以确定成组掩膜层，该成组掩膜层包括第一掩膜层和成组MCR掩膜层(步骤610)。第一掩膜层可以包括掩膜布局中的基本上所有图案。另外，各MCR掩膜层中的基本上所有图案可以涉及掩膜布局中与该组拐角邻近的图案。各MCR掩膜层可以与MCR分量关联。
图7A和7B图示了根据本发明一个实施例的成组掩膜层。
图7A中所示第一掩膜层实质上是掩膜布局的复制物。然而，第一掩膜层无需包含掩膜布局中的所有图案。图7B中所示MCR掩膜层包含与掩膜布局中与该组拐角邻近的图案有关的图案。例如，图7B包含与图7A中所示多边形702中的拐角有关的斜面形状704、706、708、710、712和714。
在一个实施例中，该组MCR层包含两个掩膜层：内拐角掩膜层和外拐角掩膜层。内拐角掩膜层中的基本上所有图案涉及掩膜布局中与内拐角邻近的图案。类似地，外拐角掩膜层中的基本上所有图案涉及掩膜布局中与外拐角邻近的图案。
图8A图示了根据本发明一个实施例的外拐角掩膜层。外拐角掩膜层包含与图7A中所示多边形702中的外拐角有关的斜面形状804、806、810、812和814。
图8B图示了根据本发明一个实施例的内拐角掩膜层。内拐角掩膜层包含与图7A中所示多边形702中的内拐角有关的斜面形状808。
虽然上述掩膜层使用斜面形状，但是系统可以使用其他形状，如切口。这些掩膜层图案出于示例目的已经加以呈现并且本意并非限制本发明。因而，本领域技术人员将容易清楚许多修改和变化。
一旦已经确定掩膜层，系统可以通过使用该组掩膜层和工艺数据校准未校准的工艺模型来确定改进的工艺模型(步骤612)。
具体而言，系统可以通过使用工艺数据拟合未校准的工艺模型中的系数来确定工艺模型。拟合过程可以包括将光学分量与掩膜布局或者与包含掩膜布局中的基本上所有图案的掩膜层卷积。另外，拟合过程也可以包括将各MCR分量与关联MCR掩膜层卷积。注意由于MCR层通常不包含与掩膜布局中的1-D(一维)区域有关的图案，所以将MCR分量与工艺数据拟合不会降低改进的工艺模型用于1-D区域的准确度。
图9呈现了对根据本发明一个实施例的用于确定改进的工艺模型的过程进行图示的流程图。
系统可以接收掩膜布局(步骤902)。接着，系统可以标识内拐角(步骤904)。系统然后可以标识外拐角(步骤906)。
接着，系统可以选择模型形式(步骤908)。例如，系统可以选择一层方式或者多层方式用于对MRC效果进行建模。注意系统也可以选择一种使用一层方式以及多层方式的方面的混合方式。具体而言，混合方式可以修改掩膜布局并且使用成组掩膜层来对掩膜拐角圆化效果进行建模。
系统然后可以选择模型拐角形式(步骤910)。例如，系统可以选择斜面形状、切口形状或者适合于对MCR效果进行建模的任何其他形状。接着，系统可以校准模型(步骤912)并且输出模型(步骤914)。
用于对MCR效果进行建模的这些不同选项可以具有不同存储和计算要求。例如，使用斜面而不是切口的工艺模型可以更准确，但是它也可能增加针对下游应用的计算要求。类似地，使用多层方式而不是单层方式可能要求更多存储。因而，为了选择适当建模方式，可能需要进行对给定应用的具体约束和要求的分析。
图10图示了根据本发明一个实施例的计算机系统。
计算机系统1002包括处理器1004、存储器1006和存储设备1008。计算机系统1002可以耦合到显示器1014、键盘1010和指示设备1012。存储设备1008可以存储应用1016和1018以及工艺模型1020。
在操作期间，计算机系统1002可以将应用1016加载到存储器1006中。接着，系统可以使用应用1016以确定工艺模型1020。应用1016然后可以在存储设备1008上存储工艺模型1020。系统可以通过在计算机可读存储介质中存储参数和/或系数来存储工艺模型。在一个实施例中，系统可以存储参数、系数、内核标识符以及将参数和系数与它们的相应内核标识符进行关联的信息。内核标识符可以是标识内核的串，或者它可以是代表内核的表达式。系统可以将应用1018加载到存储器1006中。应用1018然后可以将工艺模型1020加载到存储器1006中并且使用工艺模型1020以确定邻近校正或者预测光阻剂层上的图案形状。
图11示了根据本发明一个实施例可以如何存储工艺模型。
用户1102可以将参数、系数、内核标识符以及将参数和系数与内核标识符进行关联的信息存储到计算机1104的硬盘或者可移动计算机可读存储介质上。备选地，用户1102可以在经由网络1110耦合到计算机1104的数据库1112上存储工艺模型。用户1106可以通过网络1110从用户1102接收工艺模型。备选地，用户1106可以从数据库1112取回工艺模型。用户1106可以通过读取参数、系数、内核标识符以及将参数和系数与内核标识符进行关联的信息，在计算机1108上加载工艺模型。
结论
在本具体实施方式中描述的数据结构和代码通常存储于计算机可读存储介质上，该介质可以是能够存储用于由计算机系统使用的代码和/或数据的任何设备或者介质。这包括但不限于易失性存储器、非易失性存储器、磁和光学存储设备(比如盘驱动器、磁带、CD(压缩盘)、DVD(数字多功能盘或者数字视频盘)或者现在已知或者以后开发的能够存储计算机可读介质的其他介质。
另外，仅出于示例和描述的目的已经呈现对本发明实施例的前文描述。本意并非让它们穷举本发明或者使本发明限于公开的形式。因而，本领域技术人员将清楚许多修改和变化。此外，本意并非让上述公开内容限制本发明。本发明的范围由所附权利要求书限定。

Claims (22)

1.一种用于确定对掩膜拐角圆化效果进行建模的改进的工艺模型的方法，所述方法包括：
接收掩膜布局；
接收通过将光刻工艺应用于所述掩膜布局而生成的工艺数据；
接收未校准的工艺模型；
标识所述掩膜布局中的成组拐角；
在所述成组拐角的邻近处修改所述掩膜布局，以获得修改的掩膜布局，其中对所述掩膜布局的修改与掩膜拐角圆化效果有关；以及
通过使用所述修改的掩膜布局和所述工艺数据校准所述未校准的工艺模型，确定所述改进的工艺模型。
2.根据权利要求1所述的方法，其中修改所述掩膜布局包括：
将斜面物件添加到所述成组拐角中的拐角。
3.根据权利要求1所述的方法，其中修改所述掩膜布局包括：
将切口物件添加到所述成组拐角中的拐角。
4.根据权利要求1所述的方法，其中所述成组拐角包括内拐角和外拐角，并且修改所述掩膜布局包括：
将第一物件添加到所述内拐角；并且
将第二物件添加到所述外拐角，其中所述第二物件不同于所述第一物件。
5.根据权利要求4所述的方法，其中所述第一物件的尺寸不同于所述第二物件的尺寸。
6.根据权利要求4所述的方法，其中所述第一物件的形状不同于所述第二物件的形状。
7.一种存储指令的计算机可读存储介质，所述指令在由计算机执行时，使得所述计算机实现用于确定对掩膜拐角圆化效果进行建模的改进的工艺模型的方法，所述方法包括：
接收掩膜布局；
接收通过将光刻工艺应用于所述掩膜布局而生成的工艺数据；
接收未校准的工艺模型；
标识所述掩膜布局中的成组拐角；
在所述成组拐角的邻近处修改所述掩膜布局，以获得修改的掩膜布局，其中对所述掩膜布局的修改与掩膜拐角圆化效果有关；以及
通过使用所述修改的掩膜布局和所述工艺数据校准所述未校准的工艺模型，确定所述改进的工艺模型。
8.根据权利要求7所述的计算机可读存储介质，其中修改所述掩膜布局包括：
将斜面物件添加到所述成组拐角中的拐角。
9.根据权利要求7所述的计算机可读存储介质，其中修改所述掩膜布局包括：
将切口物件添加到所述成组拐角中的拐角。
10.根据权利要求7所述的计算机可读存储介质，其中所述成组拐角包括内拐角和外拐角，并且修改所述掩膜布局包括：
将第一物件添加到所述内拐角；以及
将第二物件添加到所述外拐角，其中所述第二物件不同于所述第一物件。
11.根据权利要求10所述的计算机可读存储介质，其中所述第一物件的尺寸不同于所述第二物件的尺寸。
12.根据权利要求10所述的计算机可读存储介质，其中所述第一物件的形状不同于所述第二物件的形状。
13.一种用于确定对掩膜拐角圆化效果进行建模的改进的工艺模型的方法，所述方法包括：
接收掩膜布局；
接收通过将光刻工艺应用于所述掩膜布局而生成的工艺数据；
接收未校准的工艺模型，所述工艺模型包括：
光学分量；以及
成组掩膜拐角圆化(MCR)分量，其中每个MCR分量被设计成对于MCR效果进行建模；
标识所述掩膜布局中的成组拐角；
确定成组掩膜层，所述成组掩膜层包括：
第一掩膜层，包括所述掩膜布局中的基本上所有图案；以及
成组MCR掩膜层，其中每个MCR掩膜层中的基本上所有图案和所述掩膜布局中的与所述成组拐角邻近的图案有关，并且每个MCR掩膜层与MCR分量关联；以及
通过使用所述成组掩膜层和所述工艺数据校准所述未校准的工艺模型，确定所述改进的工艺模型。
14.根据权利要求13所述的方法，其中所述成组MCR分量包括：
内拐角分量，用于对于内拐角的MCR效果进行建模；以及
外拐角分量，用于对于外拐角的MCR效果进行建模。
15.根据权利要求13所述的方法，其中所述成组MCR掩膜层包括：
内拐角掩膜层，其中所述内拐角掩膜层中的基本上所有图案和所述掩膜布局中的与内拐角邻近的图案有关；以及
外拐角掩膜层，其中所述外拐角掩膜层中的基本上所有图案和所述掩膜布局中的与外拐角邻近的图案有关。
16.根据权利要求13所述的方法，其中确定所述改进的工艺模型包括：
将所述光学分量与所述第一掩膜层卷积；以及
将每个MCR分量与关联的MCR掩膜层卷积。
17.一种存储指令的计算机可读存储介质，所述指令在由计算机执行时，使得所述计算机实现用于确定对掩膜拐角圆化效果进行建模的改进的工艺模型的方法，所述方法包括：
接收掩膜布局；
接收通过将光刻工艺应用于所述掩膜布局而生成的工艺数据；
接收未校准的工艺模型，所述工艺模型包括：
光学分量；以及
成组掩膜拐角圆化(MCR)分量，其中每个MCR分量被设计成对于MCR效果进行建模；
标识所述掩膜布局中的成组拐角；
确定成组掩膜层，所述成组掩膜层包括：
第一掩膜层，包括所述掩膜布局中的基本上所有图案；以及
成组MCR掩膜层，其中每个MCR掩膜层中的基本上所有图案和所述掩膜布局中的与所述成组拐角邻近的图案有关，并且每个MCR掩膜层与MCR分量关联；以及
通过使用所述成组掩膜层和所述工艺数据校准所述未校准的工艺模型，确定所述改进的工艺模型。
18.根据权利要求17所述的计算机可读存储介质，其中所述成组MCR分量包括：
内拐角分量，用于对于内拐角的MCR效果进行建模；以及
外拐角分量，用于对于外拐角的MCR效果进行建模。
19.根据权利要求17所述的计算机可读存储介质，其中所述成组MCR掩膜层包括：
内拐角掩膜层，其中所述内拐角掩膜层中的基本上所有图案和所述掩膜布局中的与内拐角邻近的图案有关；以及
外拐角掩膜层，其中所述外拐角掩膜层中的基本上所有图案和所述掩膜布局中的与外拐角邻近的图案有关。
20.根据权利要求17所述的计算机可读存储介质，其中确定所述改进的工艺模型包括：
将所述光学分量与所述第一掩膜层卷积；以及
将每个MCR分量与关联的MCR掩膜层卷积。
21.一种存储指令的计算机可读存储介质，所述指令在由计算机执行时，使得所述计算机实现用于确定改进的工艺模型的方法，所述方法包括：
接收掩膜布局；
接收工艺数据，其中通过测量使用所述掩膜布局和光刻工艺产生的特征的关键尺度，生成所述工艺数据；
接收未校准的工艺模型，所述工艺模型包括：
光学分量；以及
掩膜拐角圆化(MCR)分量，设计成对于MCR效果进行建模；
选择所述掩膜布局中的成组拐角；
确定MCR掩膜层，其中所述MCR掩膜层中的基本上所有图案和所述掩膜布局中的与所述成组拐角邻近的图案有关；
通过使用所述掩膜布局、所述MCR掩膜层和所述工艺数据校准所述未校准的工艺模型，确定所述改进的工艺模型；以及
输出所述改进的工艺模型。
22.根据权利要求21所述的计算机可读存储介质，其中确定所述改进的工艺模型包括：
将所述光学分量与所述掩膜布局卷积；以及
将所述MCR分量与所述MCR掩膜层卷积。
CN2007800526176A 2007-09-28 2007-12-27 通过对掩膜拐角圆化效果进行建模来改进工艺模型准确度 Active CN101675385B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/863,624 US7707539B2 (en) 2007-09-28 2007-09-28 Facilitating process model accuracy by modeling mask corner rounding effects
US11/863,624 2007-09-28
PCT/US2007/088957 WO2009041987A1 (en) 2007-09-28 2007-12-27 Improving process model accuracy by modeling mask corner rounding effects

Publications (2)

Publication Number Publication Date
CN101675385A true CN101675385A (zh) 2010-03-17
CN101675385B CN101675385B (zh) 2012-09-05

Family

ID=39687349

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800526176A Active CN101675385B (zh) 2007-09-28 2007-12-27 通过对掩膜拐角圆化效果进行建模来改进工艺模型准确度

Country Status (8)

Country Link
US (2) US7707539B2 (zh)
EP (1) EP2198343B1 (zh)
JP (1) JP5306357B2 (zh)
CN (1) CN101675385B (zh)
AT (1) ATE507504T1 (zh)
DE (1) DE602007014269D1 (zh)
TW (1) TWI456420B (zh)
WO (1) WO2009041987A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109143773A (zh) * 2018-10-16 2019-01-04 上海华力微电子有限公司 一种光学临近修正前的预处理方法
CN109634070A (zh) * 2019-02-01 2019-04-16 墨研计算科学（南京）有限公司 一种基于掩模版拐角圆化的计算光刻方法及装置
CN115004107A (zh) * 2020-02-14 2022-09-02 美商新思科技有限公司 用于开发光刻掩模的布局的骨架表示
CN113741139B (zh) * 2020-05-27 2024-03-01 力晶积成电子制造股份有限公司 用于光学邻近修正的重定位方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016539B1 (en) * 1998-07-13 2006-03-21 Cognex Corporation Method for fast, robust, multi-dimensional pattern recognition
US8081820B2 (en) 2003-07-22 2011-12-20 Cognex Technology And Investment Corporation Method for partitioning a pattern into optimized sub-patterns
US8161438B2 (en) 2003-10-21 2012-04-17 Mentor Graphics Corporation Determining mutual inductance between intentional inductors
US7496871B2 (en) 2003-10-21 2009-02-24 Roberto Suaya Mutual inductance extraction using dipole approximations
US8214788B2 (en) 2008-03-08 2012-07-03 Mentor Graphics Corporation High-frequency VLSI interconnect and intentional inductor impedance extraction in the presence of a multi-layer conductive substrate
US8184897B2 (en) * 2008-10-02 2012-05-22 Synopsys, Inc. Method and apparatus for determining an optical threshold and a resist bias
US8146025B2 (en) * 2009-07-30 2012-03-27 United Microelectronics Corp. Method for correcting layout pattern using rule checking rectangle
US8255838B2 (en) * 2010-01-15 2012-08-28 Synopsys, Inc. Etch-aware OPC model calibration by using an etch bias filter
US8336003B2 (en) 2010-02-19 2012-12-18 International Business Machines Corporation Method for designing optical lithography masks for directed self-assembly
JP5672921B2 (ja) * 2010-10-06 2015-02-18 大日本印刷株式会社 パターン形状予測プログラム、パターン形状予測システム
KR20120090362A (ko) * 2011-02-07 2012-08-17 삼성전자주식회사 마스크 레이아웃 보정 방법 및 장치
US9679224B2 (en) 2013-06-28 2017-06-13 Cognex Corporation Semi-supervised method for training multiple pattern recognition and registration tool models
CN104882373B (zh) * 2015-04-24 2018-05-15 石以瑄 晶体管t形栅的制造方法
KR102519190B1 (ko) * 2015-11-19 2023-04-10 삼성전자주식회사 반도체 소자의 제조 방법
US9929023B2 (en) 2015-11-19 2018-03-27 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device
US10354373B2 (en) 2017-04-26 2019-07-16 Kla-Tencor Corporation System and method for photomask alignment and orientation characterization based on notch detection
CN107479331B (zh) * 2017-07-31 2020-05-15 上海华力微电子有限公司 一种图形转角的opc修正方法
CN108565213B (zh) * 2018-01-26 2020-07-07 成都海威华芯科技有限公司 一种高电子迁移率晶体管t形栅的制造方法
KR102688569B1 (ko) * 2018-12-13 2024-07-25 삼성전자주식회사 마스크 레이아웃 설계 방법, opc 방법, 및 그 opc 방법을 이용한 마스크 제조방법
TWI776444B (zh) * 2020-07-23 2022-09-01 國立成功大學 使用卷積神經網路的虛擬量測方法及其電腦程式產品
KR102633398B1 (ko) * 2021-05-27 2024-02-06 에스케이키파운드리 주식회사 반도체 소자를 위한 딥 트렌치 마스크 레이아웃 설계 방법

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61138104A (ja) * 1984-12-10 1986-06-25 Hitachi Ltd パタ−ン検査方法
JP3508306B2 (ja) 1995-07-17 2004-03-22 ソニー株式会社 マスクパターン補正方法とそれを用いたマスク、露光方法および半導体装置
US6214494B1 (en) * 1998-10-07 2001-04-10 International Business Machines Corporation Serif mask design methodology based on enhancing high spatial frequency contribution for improved printability
US6373975B1 (en) * 1999-01-25 2002-04-16 International Business Machines Corporation Error checking of simulated printed images with process window effects included
JP4057733B2 (ja) * 1999-02-22 2008-03-05 株式会社東芝 転写パターンのシミュレーション方法
US6261724B1 (en) * 1999-06-16 2001-07-17 International Business Machines Corporation Method of modifying a microchip layout data set to generate a predicted mask printed data set
TW525224B (en) * 2000-01-14 2003-03-21 United Microelectronics Corp Transfer method of mask pattern for micro-lithography process
US6280887B1 (en) * 2000-03-02 2001-08-28 International Business Machines Corporation Complementary and exchange mask design methodology for optical proximity correction in microlithography
US6329107B1 (en) * 2000-03-15 2001-12-11 International Business Machines Corporation Method of characterizing partial coherent light illumination and its application to serif mask design
US7302111B2 (en) * 2001-09-12 2007-11-27 Micronic Laser Systems A.B. Graphics engine for high precision lithography
JP2004163472A (ja) * 2002-11-08 2004-06-10 Sony Corp フォトマスクの設計方法、フォトマスク、及び半導体装置
US7283165B2 (en) * 2002-11-15 2007-10-16 Lockheed Martin Corporation Method and apparatus for image processing using weighted defective pixel replacement
US7003758B2 (en) * 2003-10-07 2006-02-21 Brion Technologies, Inc. System and method for lithography simulation
US7079223B2 (en) * 2004-02-20 2006-07-18 International Business Machines Corporation Fast model-based optical proximity correction
US7856606B2 (en) * 2004-03-31 2010-12-21 Asml Masktools B.V. Apparatus, method and program product for suppressing waviness of features to be printed using photolithographic systems
TWI327685B (en) * 2004-04-09 2010-07-21 Asml Masktools Bv Optical proximity correction using chamfers and rounding at corners
US7266800B2 (en) * 2004-06-04 2007-09-04 Invarium, Inc. Method and system for designing manufacturable patterns that account for the pattern- and position-dependent nature of patterning processes
US7500218B2 (en) * 2004-08-17 2009-03-03 Asml Netherlands B.V. Lithographic apparatus, method, and computer program product for generating a mask pattern and device manufacturing method using same
DE102005009805A1 (de) * 2005-03-03 2006-09-14 Infineon Technologies Ag Lithographiemaske und Verfahren zum Erzeugen einer Lithographiemaske
US7297453B2 (en) * 2005-04-13 2007-11-20 Kla-Tencor Technologies Corporation Systems and methods for mitigating variances on a patterned wafer using a prediction model
US7444615B2 (en) * 2005-05-31 2008-10-28 Invarium, Inc. Calibration on wafer sweet spots
KR100958714B1 (ko) * 2005-08-08 2010-05-18 브라이언 테크놀로지스, 인코포레이티드 리소그래피 공정의 포커스-노광 모델을 생성하는 시스템 및방법
KR100982135B1 (ko) * 2005-09-09 2010-09-14 에이에스엠엘 네델란즈 비.브이. 개별 마스크 오차 모델을 사용하는 마스크 검증 방법 및시스템
US7600212B2 (en) * 2005-10-03 2009-10-06 Cadence Design Systems, Inc. Method of compensating photomask data for the effects of etch and lithography processes
US7458059B2 (en) * 2005-10-31 2008-11-25 Synopsys, Inc. Model of sensitivity of a simulated layout to a change in original layout, and use of model in proximity correction

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109143773A (zh) * 2018-10-16 2019-01-04 上海华力微电子有限公司 一种光学临近修正前的预处理方法
CN109143773B (zh) * 2018-10-16 2022-05-27 上海华力微电子有限公司 一种光学临近修正前的预处理方法
CN109634070A (zh) * 2019-02-01 2019-04-16 墨研计算科学（南京）有限公司 一种基于掩模版拐角圆化的计算光刻方法及装置
CN109634070B (zh) * 2019-02-01 2020-09-01 墨研计算科学（南京）有限公司 一种基于掩模版拐角圆化的计算光刻方法及装置
CN115004107A (zh) * 2020-02-14 2022-09-02 美商新思科技有限公司 用于开发光刻掩模的布局的骨架表示
CN113741139B (zh) * 2020-05-27 2024-03-01 力晶积成电子制造股份有限公司 用于光学邻近修正的重定位方法

Also Published As

Publication number Publication date
US20100146476A1 (en) 2010-06-10
WO2009041987A1 (en) 2009-04-02
US20090089736A1 (en) 2009-04-02
CN101675385B (zh) 2012-09-05
EP2198343A1 (en) 2010-06-23
DE602007014269D1 (de) 2011-06-09
TWI456420B (zh) 2014-10-11
EP2198343B1 (en) 2011-04-27
TW200915121A (en) 2009-04-01
JP5306357B2 (ja) 2013-10-02
JP2010541003A (ja) 2010-12-24
US7853919B2 (en) 2010-12-14
ATE507504T1 (de) 2011-05-15
US7707539B2 (en) 2010-04-27

Similar Documents

Publication Publication Date Title
CN101675385B (zh) 通过对掩膜拐角圆化效果进行建模来改进工艺模型准确度
CN101675389B (zh) 确定对car/peb对于光刻胶轮廓的影响进行建模的过程模型
JP6377106B2 (ja) プロセス変動バンドを用いた集積回路レイアウト設計法
US7496880B2 (en) Method and apparatus for assessing the quality of a process model
CN101727517B (zh) 对外形变化的影响建模的光刻过程模型的确定方法和装置
US8196068B2 (en) Modeling critical-dimension (CD) scanning-electron-microscopy (CD-SEM) CD extraction
US11200362B2 (en) 3D resist profile aware resolution enhancement techniques
US8812145B2 (en) Modeling mask errors using aerial image sensitivity
US20100023916A1 (en) Model Based Hint Generation For Lithographic Friendly Design
US9679086B2 (en) Method and apparatus for process window modeling
US11900042B2 (en) Stochastic-aware lithographic models for mask synthesis
CN101720448B (zh) 用于确定工艺变化的影响的方法和装置
US7636904B2 (en) Locating critical dimension(s) of a layout feature in an IC design by modeling simulated intensities
US7788630B2 (en) Method and apparatus for determining an optical model that models the effect of optical proximity correction
US7454739B2 (en) Method and apparatus for determining an accurate photolithography process model
CN113742795A (zh) 对集成电路中的半导体存储器的安全级别进行认证的方法
US7933471B2 (en) Method and system for correlating physical model representation to pattern layout
CN114556210A (zh) 在校正光刻掩模中使用掩模制造模型
CN101802829B (zh) 用于确定光学阈值和抗蚀剂偏置的方法和装置
US20100082313A1 (en) Optical Lithographic Process Model Calibration
US7739645B2 (en) Method and apparatus for determining a process model using a 2-D-pattern detecting kernel
US20230152683A1 (en) Mask Synthesis Integrating Mask Fabrication Effects and Wafer Lithography Effects
Sturtevant et al. Design for Manufacturing and Design Process Technology Co-Optimization
Sturtevant et al. 6 Design for Manufacturing and

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant