CN101641777A - 半导体装置及偏压产生电路 - Google Patents

半导体装置及偏压产生电路 Download PDF

Info

Publication number
CN101641777A
CN101641777A CN200780052415A CN200780052415A CN101641777A CN 101641777 A CN101641777 A CN 101641777A CN 200780052415 A CN200780052415 A CN 200780052415A CN 200780052415 A CN200780052415 A CN 200780052415A CN 101641777 A CN101641777 A CN 101641777A
Authority
CN
China
Prior art keywords
circuit
voltage
supply voltage
output
generating circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200780052415A
Other languages
English (en)
Other versions
CN101641777B (zh
Inventor
田中基之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of CN101641777A publication Critical patent/CN101641777A/zh
Application granted granted Critical
Publication of CN101641777B publication Critical patent/CN101641777B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/205—Substrate bias-voltage generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
    • H01L27/0218—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of field effect structures
    • H01L27/0222—Charge pumping, substrate bias generation structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

具有能够输入第1电源电压的第1电源电压输入部(VDD)、能够输入第2电源电压的第2电源电压输入部(VDD2)、基于第2电源电压产生反偏压电压的调整电路(11)、和能够将由该调整电路(11)产生的反偏压电压作为输出电压输出的输出部(VBP1)，由此，能够以低功耗来产生基板偏压，并且，能够使电路规模缩小。

Description

半导体装置及偏压产生电路
技术领域
本发明涉及具有逻辑电路的半导体装置所涉及的产生反偏压电压的技术。
背景技术
近几年，由于晶体管小型化的推进，晶体管的漏电流增大，LSI(Large Scale Integration，大规模集成电路)的功耗也逐渐增加。
作为减少晶体管的漏电流的方法之一，公知有一种向晶体管的基板施加反偏压(反向偏压、基板偏压)电压的反偏压控制方法。
在产生该反偏压电压的以往的基板偏压产生电路中，一般用时钟施加型升压式电荷泵来产生反偏压电压。
图12、图13分别是表示时钟施加型升压式电荷泵的构成例的图，图12是表示二极管电荷泵的例子的图，图13是表示迪克森(Dickson)型电荷泵的例子的图。
而且，例如，在下述专利文献1中，公开了具有由电源电压驱动的电荷泵电路的半导体集成电路装置，并且公开了将所产生的负电压用作反偏压电压。
专利文献1：日本特开2001-35161号公报
但是，如果LSI为大规模，则晶体管的基板漏电流也增大，施加时所需的电荷量也增大，但是，由于上述时钟施加型升压式电荷泵通过时钟施加来驱动电容器产生电荷，所以为了增大电荷量，需要增加电路数量或者提高电容器的容量或时钟频率，这些导致电路规模增大和电路本身的功耗增大。
即、在具有时钟施加型升压式电荷泵的以往的LSI中，有电路规模增大或者电路本身的功耗增大的问题。
发明内容
本发明是鉴于上述课题而完成的，其目的在于，能够以低功耗产生基板偏压，并且使电路规模缩小。
为了实现上述目的，本发明提供一种半导体装置，其特征在于，具有利用第1电源电压能够动作的第1动作部、和利用与上述第1电源电压不同的第2电源电压进行动作的第2动作部，其中，具有偏压产生电路，该偏压产生电路具有：能够输入上述第1电源电压的第1电源电压输入部、能够输入上述第2电源电压的第2电源电压输入部、基于上述第2电源电压产生该反偏压电压的调整电路、能够将由该调整电路产生的该反偏压电压作为输出电压输出的输出部。
另外，该偏压产生电路具有基准电压产生电路，该基准电压产生电路基于上述第2电源电压产生作为产生该反偏压电压的基准的基准电压。
另外，该偏压产生电路具有选择部，该选择部能够选择上述第1电源电压和由该调整电路产生的该反偏压电压的任意一个作为该输出电压，该输出部将由该选择部在反偏压电压和上述第1电源电压当中选择的任意一个作为该输出电压输出。
进而，在该半导体装置的电源接通时，在该偏压产生电路中，该选择部可以从该输出部选择上述第1电源电压作为该输出电压，或者，该调整电路也可以构成为具有PMOS驱动器。
另外，本发明的偏压产生电路，其特征在于，设置于半导体装置，并产生施加于该半导体装置的晶体管的反偏压电压，具有：能够输入第1电源电压的第1电源电压输入部、能够输入与上述第1电源电压不同的第2电源电压的第2电源电压输入部、基于上述第2电源电压产生该反偏压电压的调整电路、和能够将由该调整电路产生的该反偏压电压作为输出电压输出的输出部。
此外，也可以具有基准电压产生电路，该基准电压产生电路基于上述第2电源电压产生作为产生该反偏压电压的基准的基准电压；也可以是，具有选择部，该选择部能够选择上述第1电源电压和由该调整电路产生的该反偏压电压的任意一个作为该输出电压，该输出部可以将由该选择部在反偏压电压和上述第1电源电压当中选择的任意一个作为该输出电压输出。
另外，也可以是该选择部在该半导体装置的电源接通时从该输出部选择上述第1电源电压作为该输出电压，还可以是，该调整电路构成为具有PMOS驱动器。
根据本发明，至少有以下任意一个效果及优点。
(1)具有基于第2电源电压产生反偏压电压的调整电路，通过将由该调整电路产生的反偏压电压作为输出电压输出，能够以低功耗来实现反偏压电压，并且，能够以小的电路规模来构成。
(2)偏压产生电路具有产生作为产生反偏压电压的基准的基准电压的基准电压产生电路，由此，不需要在偏压产生电路外部单独设置用于产生基准电压的装置等，而能够降低制造成本，并且，没有为了设置偏压产生装置的硬件上的限制，能够提高设计上的自由度。
(3)具有能够选择第1电源电压和由调整电路产生的反偏压电压的任意一个作为输出电压的选择部，通过将由选择部在反偏压电压和第1电源电压当中选择的任意一个作为输出电压，能够稳定地使施加反偏压电压的晶体管动作。
(4)通过在半导体装置的电源接通时将第1电源电压作为输出电压输出，能够稳定地使施加反偏压电压的晶体管动作。
(5)通过调整电路构成为具有PMOS驱动器，能够获得足够的电流。
附图说明
图1是本发明一个实施方式的偏压产生电路的电路结构图。
图2是表示半导体集成电路装置中的偏压产生电路的输出连接例的图。
图3是表示半导体集成电路装置中的偏压产生电路的配置例的图。
图4是一览表示本发明一个实施方式的偏压产生电路中的端子的说明的图。
图5是示例本发明一个实施方式的偏压产生电路中的各VBS输出设定位与VBS模式时的反偏压电压VBS的关系的图。
图6是示例本发明一个实施方式的偏压产生电路的VBS非常模式中的各VBS输出设定位与反偏压电压VBS的关系的图。
图7是用于说明本发明一个实施方式的偏压产生电路中的短路电路的动作的图。
图8是用于说明本发明一个实施方式的偏压产生电路中的短路电路的动作的图。
图9是示例本发明一个实施方式的偏压产生电路中的各VBS输出设定位与短路模式时的反偏压电压VBS的关系的图。
图10是用于说明本发明一个实施方式的偏压产生电路的电源接通后的处理的时序图。
图11是用于说明本发明一个实施方式的偏压产生电路的电源接通后的处理的时序图。
图12是表示时钟施加型升压式电荷泵的构成例的图。
图13是表示时钟施加型升压式电荷泵的构成例的图。
符号说明：10...偏压产生电路；11...调整电路；12...短路电路；13...切换电路(选择部)；100...半导体集成电路装置(半导体装置)；101...核心区域；102、102a、102b、102c...I/O区域(第2动作部)；103...PMOS晶体管(晶体管)；112...BGR偏压电路(基准电压产生电路)；113...非反转放大电路(选择部)；114...稳定输出电路；115...初始设定电路；131...第1顺序控制电路；132...第2顺序控制电路；133...初始设定电路；1131...运算放大器；1141、1142、FHP1、FHN1、STP1...晶体管；1143...PMOS驱动器；R1、RD...电阻；VR...可变电阻。
具体实施方式
下面，结合附图说明本发明的实施方式。
图1是本发明一个实施方式的偏压产生电路10的电路结构图，图2是表示半导体集成电路装置100中的偏压产生电路10的输出连接例的图，图3是表示其配置例的图，图4是一览表示其端子的说明的图。
如图2所示，本偏压产生电路10，被设置于半导体集成电路装置(LSI：Large Scale Integration；半导体装置)100，是连接到该半导体集成电路装置100的核心区域101(参见图2、图3)中使用的PMOS晶体管(晶体管)103的基板并产生用于施加到该基板的反偏压电压VBS(基板偏压、反向偏压)的电路。
另外，在图3所示的例子中，并联连接多个本偏压产生电路10，借助VBS布线网将由这些偏压产生电路10产生的反偏压电压VBS供给(施加)到核心区域101中的VBS应用电路(PMOS电路)。
如图3所示，具有本偏压产生电路10的半导体集成电路装置100，构成为具有核心区域(第1动作部)101、多个(在图3所示的例子中为3个)I/O(Input/Output)区域(第2动作部)102a、102b、102c。而且，在I/O区域102a、102b、102c中例如形成I/O微电路(省略图示)等，在核心区域101形成各种逻辑电路(省略图示)等。
另外，在该半导体集成电路装置100中，对核心区域101施加核心电源电压(第1电源电压、微供给电源)VDD(单位：V)，并且对I/O区域102a、102b、102c分别施加比核心电源电压VDD高的电压的I/O电源电压(第2电源电压、微供给电源)VDD2(单位：V)。
而且，如图3所示，在该半导体集成电路装置100中的I/O区域102a、102b、102c中，分别形成有偏压产生电路10。另外，在图3所示的例子中，在I/O区域102a、102c中分别形成有1个偏压产生电路10，并且在I/O区域102b中形成有3个偏压产生电路10。
另外，以下，作为表示I/O区域的符号，需要特定多个I/O区域中的1个时，使用102a、102b、102c，而指任意I/O区域时使用102。
此外，本偏压产生电路10，在以以下2个动作模式当中的任意一个动作模式选择性地进行动作，即：作为反偏压电压VBS，产生并输出比核心电源电压VDD高的电压并且比I/O电源电压VDD2低的电压的输出电压的VBS模式；作为反偏压电压VBS，输出与核心电源电压VDD同电位的输出电压的短路模式。
如图1所示，本偏压产生电路10构成为具有调整电路11、短路电路12及切换电路13。
此外，如图4所示，本偏压产生电路10构成为具有输入端子VDD、VDD2、VSS、FF、POR、SM、TM、BP0～4、GEP，并且具有输出端子VBP1，并从输出端子VBP1输出反偏压电压VBS。
向输入端子GEP选择性地输入用于决定本偏压产生电路10的动作模式的动作模式控制信号(VBS发生器的使能信号)，在对该输入端子GEP设定了“1”的情况下，本偏压产生电路10在VBS模式下动作，使调整电路11的功能为ON(有效)，并且使短路电路(详细内容后述)的功能为OFF(无效)。此外，在对该输入端子GEP设定了“0”的情况下，本偏压产生电路10在短路模式下动作，使调整电路11的功能为OFF(无效)，并且短路电路的功能为ON(有效)。
向输入端子VDD(第1电源电压输入部)输入作为微供给电源的核心电源电压VDD(例如+1.0V)。并且，向输入端子VDD2(第2电源电压输入部)输入作为微供给电源的I/O电源电压VDD2(例如+1.8V)。进而，向输入端子VSS输入作为微供给电源的负电源(例如接地)。
向输入端子FF输入测试系统I/O信号的“-FF”信号，例如被使用于加速故障发生的加速试验等中(Full Function，全功能)。另外，对输入端子POR输入测试系统I/O信号的“-RESET”信号，例如在半导体集成电路装置100的电源接通时输入复位信号(Power On Reset，上电复位)。
向输入端子SM输入测试系统I/O信号的“-SM”信号，例如输入诊断时的Scan Mode信号(扫描模式信号)。另外，对输入端子TM输入测试系统I/O信号的“-TM”信号，例如在测试时输入Test Mode信号(测试模式信号)。此外，这些输入端子FF、POR、SM、TM的有效极性为“-”。
向输入端子BP0～4设定(输入)反偏压电压VBS的输出设定位，详细内容后述。并且，向输入端子GEP输入动作模式控制信号(详细内容后述)。
而且，输出端子VBP1(输出部)用于输出微VBS，例如输出+1.0V(＝核心电源电压VDD)～+1.5V的反偏压电压VBS。另外，这些输入端子BP0～4、GEP的有效极性为“+”。并且，图4所示的各输入端子及输出端子的电平的属性为DC(Direct Current；直流)。
切换电路(选择部)13，为了设定本偏压产生电路10的动作模式，进行调整电路11和短路电路12的切换控制，并借助于输入端子GEP输入动作模式控制信号(“0”或者“1”)，并且，在向该输入端子GEP输入(设定)了“1”的情况下(VBS模式)，切换电路13使调整电路11为ON(有效)，并且使短路电路12为OFF(无效)，并且，在向该输入端子GEP输入(设定)了“0”的情况下(短路模式)，使调整电路11为OFF，并且使短路电路12(详细内容后述)为ON。
该切换电路13构成为，具有第1顺序控制电路131、第2顺序控制电路132及初始设定电路133，基于输入到输入端子GEP的动作模式控制信号进行选择性地使调整电路11和短路电路12的任意一方动作的控制，并且，作为能够选择核心电源电压VDD和由调整电路11产生的反偏压电压VBS的任意一个作为输出电压的选择部发挥功能。
另外，在图1所示的例子中，将第1顺序电路131表示为NOT(非)电路，并将第2顺序电路132仅仅表示为放大电路，来自第1顺序电路131的输出信号与来自第2顺序电路132的输出信号的相位相反。
第1顺序电路131经由端子GEPB与短路电路12连接，来自该第1顺序电路131的输出信号经由端子GEPB被输入到短路电路12。而且，第2顺序电路132与调整电路11连接，来自该第2顺序电路132的输出信号被输入到调整电路11。
另外，这些第1顺序电路131和第2顺序电路132分别构成为，具有检测半导体集成电路装置100的电源的ON/OFF的电路(省略图示)，并且，当检测到半导体集成电路装置100的电源断开时，进行接通短路电路12的控制。
初始设定电路133在半导体集成电路装置100的电源接通时将本偏压产生电路10设定为短路模式，通过在半导体集成电路装置100的电源接通时输入复位信号POR，将“0”输入到第1顺序控制电路131和第2顺序控制电路132。
调整电路11基于I/O电源电压VDD2产生反偏压电压VBS，如图1所示，BGR(Band Gap Reference)偏压电路112构成为，具有非反转放大电路113、稳定输出电路114及初始设定电路115。
BGR偏压电路(基准电压产生电路)112产生用于产生反偏压电压VDD2的基准电压，其输入I/O电源电压VDD2，并且连接电阻R1的与可变电阻VR相反侧的输入端子。并且，由该BGR偏压电路112产生的基准电压被输入到运算放大器1131的非反转输入端子(+)。
此外，该BGR偏压电路112被搭载(内装)于本偏压产生电路10。另外，可以用已知的各种BGR电路来构成BGR偏压电路112。
非反转放大电路113维持相位不变来放大I/O电源电压VDD2，构成为具有运算放大器1131、电阻R1、可变电阻VR2。
在运算放大器1131中，向其电源端子输入I/O电源电压VDD2，并且，向非反转输入端子(+)输入由BGR偏压电路112产生的基准电压。
另外，将电阻R1与可变电阻VR之间的接点P1与运算放大器1131的反转输入端子(-)连接。并且，该运算放大器1131的输出端子被输入稳定输出电路114的PMOS驱动器(PMOS晶体管)1143的栅极端子，控制该PMOS驱动器1143的ON/OFF。
另外，电阻R1与可变电阻VR之间的点P1的电压，为将输出端子VBP1输出的反偏压电压VBS由电阻R1和可变电阻VR分压后的电压。
电阻R1及可变电阻VR是用于设定非反转放大电路113的放大率的电阻，在本偏压产生电路10中，根据电阻R1的电阻值与可变电阻VR的电阻值的比来设定非反转放大电路113的放大率。此外，在图1所示的例子中，电阻R1的电阻值为100KΩ，能够在10KΩ～50KΩ的范围内改变可变电阻VR的电阻值。
可变电阻VR用于设定反偏压电压VBS的电压，在本偏压产生电路10中，能够通过改变该可变电阻VR的电阻值，来任意地设定反偏压电压VBS。
利用输入端子BP0、BP1、BP2、BP3、BP4的“ON(1)”或者“OFF(0)”的各设定值(VBS输出设定位)的组合来决定该可变电阻VR的电阻值。下面，有时分别地将输入端子BP0的设定值表示为VBS输出设定位0、将输入端子BP1的设定值表示为VBS输出设定位1、将输入端子BP2的设定值表示为VBS输出设定位2、将输入端子BP3的设定值表示为VBS输出设定位3、将输入端子BP4的设定值表示为VBS输出设定位4。
此外，在图1所示的例子中，方便起见，将5个输入端子BP0、BP1、BP2、BP3、BP4表示为BP[0:4]。
图5是示例本偏压产生电路10中的各VBS输出设定位与VBS模式时的反偏压电压VBS的关系的图。
在图5所示的例子中，能够在5种电压值+1.1、+1.2、+1.3、+1.4、+1.5中任意地设定反偏压电压VBS，例如、通过对输入端子GEP及输入端子BP0～4的全部设定“1”，从而从输出端子VBP1输出被设定为+1.5V的反偏压电压VBS。并且，例如、通过对输入端子GEP及输入端子BP0、BP1设定“1”、并且对输入端子BP2～4设定“0”，从而从输出端子VBP1输出+1.2V的反偏压电压VBS。
进而，在本偏压产生电路10中，在VBS模式下，还能够产生+1.0V的反偏压电压VBS，在该VBS模式下，将产生+1.0V的反偏压电压VBS的动作模式特别称为VBS非常模式。
图6是示例本偏压产生电路10的VBS非常模式中的各VBS输出设定位与反偏压电压VBS的关系的图。
在本偏压产生电路10中，在VBS模式下，还能够产生+1.0V的反偏压电压VBS，如图6所示，例如、通过对输入端子GEP设定“1”并且对输入端子BP0～4的全部设定“0”，从而从输出端子VBP1输出被设定为+1.0V的反偏压电压VBS。
初始设定电路115，在半导体集成电路装置100的电源接通时输入复位信号POR，由此进行可变电阻VR的初始化，稳定半导体集成电路装置100的电源接通时的动作，例如、在半导体集成电路装置100的电源接通时和后述短路电路不正常时，作为VBS非常模式，输出反偏压电压VBS＝+1.0V。
稳定输出电路114稳定地输出由调整电路11产生的输出电压，并且构成为具有PMOS驱动器1143、晶体管1141、1142和电阻RD。
将非反转放大电路113的运算放大器1131的输出信号反转并输出到PMOS驱动器1143的栅极，并且分别地将I/O电源电压VDD2连接到源极、将输出端子VBP1连接到漏极。
另外，在PMOS驱动器1143的栅极与I/O电源电压VDD2之间，设置有晶体管1142，该晶体管1142的漏极被反转输入到PMOS驱动器1143的栅极。并且，将I/O电源电压VDD2输入到该晶体管1142的源极。
进而，在PMOS驱动器1143的栅极与核心电源电压VDD之间，设置有晶体管1141，该晶体管1141的漏极被反转输入到PMOS驱动器1143的栅极，并且，将I/O电源电压VDD2反转输入到该晶体管1141的栅极。进而，将核心电源电压VDD输入到该晶体管1141的源极。
另外，经由电阻RD将I/O电源电压VDD2输入到晶体管1141的基体与PMOS驱动器1143的基体。
而且，当在从本偏压产生电路10向PMOS晶体管等供给反偏压电压VBS的过程中，例如，I/O电源电压VDD2突然成为断开的情况下，使晶体管1141为导通并使PMOS驱动器1143为截止，由此，保护用于施加反偏压电压VBS的PMOS晶体管103。
另外，即使在从后述的切换电路13的第1顺序电路131向该稳定输出电路114输入OFF信号时，也通过使晶体管1142导通来使PMOS驱动器1143截止。
另一方面，在从后述的切换电路13的第1顺序电路131向稳定输出电路114输入了ON信号时，由调整电路11产生的反偏压电压VBS被输出到输出端子VBP1。
短路电路12，使VBS输出与核心电源电压VDD短路，使反偏压电压VBS与核心电源电压VDD为相同电位，并且，如图1所示，其构成为具有晶体管STP1、FHP1、FHN1。
该短路电路12经由端子GEPB与切换电路13的第1顺序控制电路131连接，从该端子GEPB输入的信号被输入到晶体管FHN1的栅极，并且将相位反转后被输入到晶体管FHP1的栅极。
在短路电路12中，端子GEPB具有输入(IN)的属性，并且具有电平为DC、有效极性为+的属性，并且被输入用于切换短路模式的ON/OFF的控制信号，作为该控制信号输入使输入到输入端子GEP的动作模式控制信号的相位反转的信号。
晶体管STP1具有使核心电源电压VDD与输出端子VBP1短路的功能，例如、构成为STD PMOS(3Well，3阱)的晶体管类型。
晶体管FHP1具有在VBS模式时使晶体管STP1截止的功能，例如，构成为FH PMOS(3Well)的晶体管类型。并且，晶体管FHN1具有在短路模式时使晶体管STP1导通的功能，例如，构成为FH NMOS(3Well)的晶体管类型。
图7、图8是用于说明本发明一个实施方式的偏压产生电路10中的短路电路12的动作的电路图，分别地图7表示其短路模式中的动作，图8表示其VBS模式中的动作。并且，图9是示例本偏压产生电路10中的各VBS输出设定位与短路模式时的反偏压电压VBS的关系的图。
在本偏压产生电路10中，在使反偏压电压VBS与核心电源电压VDD同电位的情况下，使短路电路12动作，这样，在使短路电路12动作的短路模式下，如图9所示，对输入端子GEP设定“0”。
而且，在该短路模式中，切换电路13使调整电路11停止。
如果在短路模式中对输入端子GEP设定了动作模式控制信号“0”，则该动作模式控制信号在切换电路13的第1顺序电路131中被反转，如图7所示，在短路电路12中，对输入端子GEPB设定“1”。
由此，对晶体管FHP1的栅极设定了“0”，晶体管FHP1截止，并且对晶体管FHN1的栅极设定了“1”，晶体管FHN1导通。
而且，通过晶体管FHN1将晶体管STP1的栅极电压上拉到VSS(参见点N1)，从而晶体管STP1导通，输出端子VBP1的电压成为与核心电源电压VDD相同的+1.0V。
另一方面，在VBS模式时，对输入端子GEP设定动作模式控制信号“1”，该动作模式控制信号在切换电路13的第1顺序电路131中被反转，如图8所示，在短路电路12中，对端子GEPB设定了“0”。
由此，对晶体管FHP1的栅极设定了“1”，晶体管FHP1导通，并且对晶体管FHN1的栅极设定了“0”，晶体管FHN1截止。
而且，通过晶体管FHN1使晶体管STP1的栅极电压与晶体管STP1的源极电压(VBS)相等，由此，晶体管STP1截止。即、能够可靠地阻止针对输出端子VBP1的核心电源电压VDD的供给，从而，提高了针对高电压的可靠性。
根据图10及图11所示的时序图，说明如上述构成的、本发明的一实施方式的偏压产生电路10的电源接通后的处理。
此外，图10是表示在半导体集成电路装置100中首先接通I/O电源电压VDD2的电源时的例子的图，图11是表示在半导体集成电路装置100中首先接通核心电源电压VDD的电源时的例子的图。
在利用本偏压产生电路10从输出端子VBP1输出比核心电源电压VDD高的电压的反偏压电压VBS的情况下(输入端子GEP＝“1”；VBS模式)，根据需要，对输入端子BP0～4进行符合所需的反偏压电压VBS的电压的设定(参见图5)。
在本实施方式中，如上所述，半导体集成电路装置100具有核心电源电压VDD和I/O电源电压VDD2两个电源，该半导体集成电路装置100启动时，有可能不清楚首先使核心电源电压VDD和I/O电源电压VDD2的哪个为接通状态。
因此，在本偏压产生电路10中，为了唯一地决定反偏压电压VBS的值，在电源接通时和基板偏压设定前使短路电路12为ON。
在I/O电源电压VDD2首先为接通时，如图10所示，在I/O电源电压VDD2之后核心电源电压VDD为接通，切换电路13配合该核心电源电压VDD的电源接通，基于对输入端子GEP所设定的动作模式控制信号使调整电路11为OFF，并且使短路电路12为ON(参见时间t1)。
而且，根据输入端子BP0～4的设定进行可变电阻VR的设定，进行了偏压设定之后(参见时间t2)，调整电路11动作，向输出端子VBP1输出所需的反偏压电压VBS。
调整电路11根据I/O电源电压VDD2产生所需的反偏压电压VBS，并从输出端子VBP1输出。
此外，在从输出端子VBP1输出与核心电源电压VDD同电位的反偏压电压VBS的情况下(输入端子GEP＝“0”；短路模式)，切换电路13根据输入到输入端子GEP的动作模式控制信号使调整电路11为OFF，并且使短路电路12为ON。
在短路电路12中通过使晶体管STP1导通来将核心电源电压VDD与输出端子VBP1连接，并从输出端子VBP1输出核心电源电压VDD。
在切断电源时，通过使核心电源电压VDD断开(参见时间t3)，反偏压电压VBS断开，之后，I/O电源电压VDD2断开。
另一方面，在首先连通核心电源电压VDD的情况下，如图11所示，切换电路13配合该核心电源电压VDD的电源接通，根据对输入端子GEP设定的动作模式控制信号使调整电路11为OFF，并且使短路电路12为ON(参见时间t4)。并且，I/O电源电压VDD2在核心电源电压VDD之后接通。
而且，在根据输入端子BP0～4的设定进行了可变电阻VR的设定并进行了偏压设定之后(参见时间t5)，调整电路11动作，向输出端子VBP1输出所需的反偏压电压VBS。
调整电路11根据I/O电源电压VDD2产生所需的反偏压电压VBS，并从输出端子VBP1输出。
此外，在从输出端子VBP1输出与核心电源电压VDD同电位的反偏压电压VBS的情况下(输入端子GEP＝“0”；短路模式)，切换电路13根据输入到输入端子GEP的动作模式控制信号，使调整电路11为OFF，并且使短路电路12为ON。
在短路电路12中，由于晶体管STP1导通核心电源电压VDD被连接到输出端子VBP1，并从输出端子VBP1输出核心电源电压VDD。
另外，如果在调整电路11的动作过程中仅使I/O电源电压VDD2断开，则核心电源电压VDD被施加到PMOS的源极，形成了PMOS的基板(省略图示)成为悬浮状态。
为了阻止这种状态，在本实施方式中，在切断电源时，将核心电源电压VDD维持在接通状态不变，首先使I/O电源电压VDD2断开，并且转移到短路模式(参见时间t6)，之后，使核心电源电压VDD断开(参见时间t7)。
由此，根据本发明的一实施方式的偏压产生电路10，由调整电路11产生反偏压电压VBS，从而能够以低功耗来实现反偏压电压VBS而不需要设置时钟，并且，能够以小的电路规模来构成。
而且，与时钟施加型升压式电荷泵相比，针对基板漏电流的供给电流也优异，并能够以小的电路规模来对应大规模LSI。
由于设置了短路电路12并且设置了对调整电路11和短路电路12进行切换的切换电路13，因此，在I/O电源电压VDD2断开的情况下，能够经由短路电路12将核心电源电压VDD作为反偏压电压VBS输出，由此，能够使被施加反偏压电压VBS的晶体管稳定地动作。
另外，在半导体集成电路装置100中，通过对晶体管的基板施加反偏压电压VBS，能够降低晶体管的漏电流。
进而，在半导体集成电路装置100中内置有偏压产生电路10，因此，无需在半导体集成电路装置100的外部单独设置偏压产生装置，而能够降低制造成本，并且，没有为了设置偏压产生装置的硬件上的限制，能够提高设计上的自由度。
通过设置稳定输出电路114，即使在从本偏压产生电路10向PMOS晶体管等中供给反偏压电压VBS的过程中，例如，I/O电源电压VDD2 突然断开的情况下，也通过使晶体管1141导通来使PMOS驱动器1143截止，从而能够保护施加反偏压电压VBS的PMOS晶体管，使其稳定地动作。
另外，通过在调整电路11中设置PMOS驱动器1143，能够在输出端子VSP1中获得足够的电流。
进而，在偏压产生电路10中具有BGR偏压电路112，且该BGR偏压电路112用于产生基准电压，而该基准电压用于产生反偏压电压VBS，因此，不需要在偏压产生电路10的外部单独设置用于产生基准电压的装置等，而能够降低制造成本，并且没有为了设置偏压产生装置的硬件上的限制，能够提高设计上的自由度。
而且，本发明不局限于上述实施方式，能够在不脱离本发明的思想的范围内进行各种变形。
此外，如果本发明的实施方式被公开，则本领域技术人员能够实施并制造本发明。

Claims (10)

1.一种半导体装置，其特征在于，具有利用第1电源电压能够动作的第1动作部、和利用与上述第1电源电压不同的第2电源电压进行动作的第2动作部，其中，
具有偏压产生电路，该偏压产生电路具有：能够输入上述第1电源电压的第1电源电压输入部、能够输入上述第2电源电压的第2电源电压输入部、基于上述第2电源电压产生该反偏压电压的调整电路、能够将由该调整电路产生的该反偏压电压作为输出电压输出的输出部。
2.根据权利要求1所述的半导体装置，其特征在于，
该偏压产生电路具有基准电压产生电路，该基准电压产生电路产生作为产生该反偏压电压的基准的基准电压。
3.根据权利要求1或2所述的半导体装置，其特征在于，该偏压产生电路具有选择部，该选择部能够选择上述第1电源电压和由该调整电路产生的该反偏压电压的任意一个作为该输出电压，
该输出部将由该选择部在反偏压电压和上述第1电源电压当中选择的任意一个作为该输出电压输出。
4.根据权利要求3所述的半导体装置，其特征在于，
在该半导体装置的电源接通时，在该偏压产生电路中，该选择部选择上述第1电源电压作为该输出电压。
5.根据权利要求1～4的任意一项所述的半导体装置，其特征在于，该调整电路构成为具有PMOS驱动器。
6.一种偏压产生电路，其特征在于，设置于半导体装置，并产生施加于该半导体装置的晶体管的反偏压电压，具有：
能够输入第1电源电压的第1电源电压输入部；
能够输入与上述第1电源电压不同的第2电源电压的第2电源电压输入部；
基于上述第2电源电压产生该反偏压电压的调整电路；和
能够将由该调整电路产生的该反偏压电压作为输出电压输出的输出部。
7.根据权利要求6所述的偏压产生电路，其特征在于，
具有基准电压产生电路，该基准电压产生电路产生作为产生该反偏压电压的基准的基准电压。
8.根据权利要求6或7所述的偏压产生电路，其特征在于，
具有选择部，该选择部能够选择上述第1电源电压和由该调整电路产生的该反偏压电压的任意一个作为该输出电压，
该输出部将由该选择部在反偏压电压和上述第1电源电压当中选择的任意一个作为该输出电压输出。
9.根据权利要求8所述的偏压产生电路，其特征在于，
该选择部在该半导体装置的电源接通时选择上述第1电源电压作为该输出电压。
10.根据权利要求6～9中任意一项所述的偏压产生电路，其特征在于，
该调整电路构成为具有PMOS驱动器。
CN2007800524151A 2007-03-29 2007-03-29 半导体装置及偏压产生电路 Expired - Fee Related CN101641777B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/056838 WO2008120347A1 (ja) 2007-03-29 2007-03-29 半導体装置およびバイアス生成回路

Publications (2)

Publication Number Publication Date
CN101641777A true CN101641777A (zh) 2010-02-03
CN101641777B CN101641777B (zh) 2012-05-23

Family

ID=39807940

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007800524151A Expired - Fee Related CN101641777B (zh) 2007-03-29 2007-03-29 半导体装置及偏压产生电路

Country Status (6)

Country Link
US (1) US8222951B2 (zh)
EP (1) EP2133912B1 (zh)
JP (1) JP5158076B2 (zh)
KR (1) KR101114940B1 (zh)
CN (1) CN101641777B (zh)
WO (1) WO2008120347A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9084058B2 (en) 2011-12-29 2015-07-14 Sonos, Inc. Sound field calibration using listener localization
US9706323B2 (en) 2014-09-09 2017-07-11 Sonos, Inc. Playback device calibration
US9106192B2 (en) * 2012-06-28 2015-08-11 Sonos, Inc. System and method for device playback calibration
US9219460B2 (en) 2014-03-17 2015-12-22 Sonos, Inc. Audio settings based on environment
US9264839B2 (en) 2014-03-17 2016-02-16 Sonos, Inc. Playback device configuration based on proximity detection
US9952825B2 (en) 2014-09-09 2018-04-24 Sonos, Inc. Audio processing algorithms
US9693165B2 (en) 2015-09-17 2017-06-27 Sonos, Inc. Validation of audio calibration using multi-dimensional motion check
WO2017049169A1 (en) 2015-09-17 2017-03-23 Sonos, Inc. Facilitating calibration of an audio playback device
US9743207B1 (en) 2016-01-18 2017-08-22 Sonos, Inc. Calibration using multiple recording devices
US11106423B2 (en) 2016-01-25 2021-08-31 Sonos, Inc. Evaluating calibration of a playback device
US10003899B2 (en) 2016-01-25 2018-06-19 Sonos, Inc. Calibration with particular locations
US9860662B2 (en) 2016-04-01 2018-01-02 Sonos, Inc. Updating playback device configuration information based on calibration data
US9864574B2 (en) 2016-04-01 2018-01-09 Sonos, Inc. Playback device calibration based on representation spectral characteristics
US9763018B1 (en) 2016-04-12 2017-09-12 Sonos, Inc. Calibration of audio playback devices
US9794710B1 (en) 2016-07-15 2017-10-17 Sonos, Inc. Spatial audio correction
US10372406B2 (en) 2016-07-22 2019-08-06 Sonos, Inc. Calibration interface
US10459684B2 (en) 2016-08-05 2019-10-29 Sonos, Inc. Calibration of a playback device based on an estimated frequency response
US10630160B2 (en) * 2018-04-24 2020-04-21 Texas Instruments Incorporated Gate drive adapter
US11206484B2 (en) 2018-08-28 2021-12-21 Sonos, Inc. Passive speaker authentication
US10299061B1 (en) 2018-08-28 2019-05-21 Sonos, Inc. Playback device calibration
US10734965B1 (en) 2019-08-12 2020-08-04 Sonos, Inc. Audio calibration of a portable playback device
US11262780B1 (en) * 2020-11-12 2022-03-01 Micron Technology, Inc. Back-bias optimization

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1023347C (zh) * 1991-01-24 1993-12-29 清华大学 瞬态电荷测量系统
JP3704188B2 (ja) * 1996-02-27 2005-10-05 株式会社ルネサステクノロジ 半導体記憶装置
JP3814385B2 (ja) * 1997-10-14 2006-08-30 株式会社ルネサステクノロジ 半導体集積回路装置
JP4127452B2 (ja) 1999-05-17 2008-07-30 株式会社ルネサステクノロジ 半導体集積回路装置
JP2001156619A (ja) * 1999-11-25 2001-06-08 Texas Instr Japan Ltd 半導体回路
JP3579633B2 (ja) * 2000-05-19 2004-10-20 株式会社ルネサステクノロジ 半導体集積回路
JP4149637B2 (ja) 2000-05-25 2008-09-10 株式会社東芝 半導体装置
TW519794B (en) * 2001-01-16 2003-02-01 Elan Microelectronics Corp Automatic bias circuit of base stand
US6737909B2 (en) * 2001-11-26 2004-05-18 Intel Corporation Integrated circuit current reference
US20060145749A1 (en) * 2004-12-30 2006-07-06 Dipankar Bhattacharya Bias circuit having reduced power-up delay
US7317346B2 (en) * 2005-03-11 2008-01-08 Intel Corporation Selecting a bias for a level shifting device
JP2006351633A (ja) * 2005-06-13 2006-12-28 Matsushita Electric Ind Co Ltd 半導体集積回路装置、電子部品実装基板および半導体集積回路装置のレイアウト設計方法
TWI318344B (en) * 2006-05-10 2009-12-11 Realtek Semiconductor Corp Substrate biasing apparatus
US7598794B1 (en) * 2006-09-28 2009-10-06 Cypress Semiconductor Corporation Well bias architecture for integrated circuit device
US7639067B1 (en) * 2006-12-11 2009-12-29 Altera Corporation Integrated circuit voltage regulator

Also Published As

Publication number Publication date
JP5158076B2 (ja) 2013-03-06
CN101641777B (zh) 2012-05-23
KR101114940B1 (ko) 2012-03-07
EP2133912A1 (en) 2009-12-16
US8222951B2 (en) 2012-07-17
EP2133912B1 (en) 2012-11-14
KR20100005025A (ko) 2010-01-13
US20100013550A1 (en) 2010-01-21
JPWO2008120347A1 (ja) 2010-07-15
WO2008120347A1 (ja) 2008-10-09
EP2133912A4 (en) 2011-06-22

Similar Documents

Publication Publication Date Title
CN101641777B (zh) 半导体装置及偏压产生电路
CN102043417B (zh) 低压降稳压器、直流对直流转换器以及低压降稳压方法
US7592858B1 (en) Circuit and method for a gate control circuit with reduced voltage stress
CN105337606B (zh) 支持压力测试的具有栅极钳位的驱动器电路
CN101573869B (zh) 电压切换电路
CN107342685A (zh) Dcdc 转换器
US20090289668A1 (en) Output driver circuit for an integrated circuit
CN103534946B (zh) 控制绝缘栅型开关元件的栅极的电位的电路
JP3148070B2 (ja) 電圧変換回路
CN102739042B (zh) 自持式耐高压电力供应
CN112468121A (zh) 施密特触发器
CN109818411B (zh) 一种适用于电源突变的电源开关电路、芯片及供电系统
CN108270422A (zh) 防闩锁电路及集成电路
US11150682B2 (en) Current generation device
CN208001272U (zh) 防闩锁电路及集成电路
CN110061736A (zh) 具有起动电路的电流控制振荡器
KR20060091060A (ko) 스타트-업 실패가 발생하지 않는 밴드갭 기준전압 생성장치
JPWO2005057229A1 (ja) バッファー回路、ドライバ回路、半導体試験装置、及び半導体集積回路
JP3735406B2 (ja) 論理回路
CN111049509A (zh) 一种自锁开关电路及电源模块
CN100492838C (zh) 多重电压调整电路
KR102469122B1 (ko) 듀얼 모드 공급 회로 및 방법
CN103124172B (zh) 电压电平移位电路
CN102893523A (zh) 高压切换电路
CN202076928U (zh) 恒流dc-dc转换器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

CF01 Termination of patent right due to non-payment of annual fee