CN101635172A - 非易失性存储器件及其编程方法 - Google Patents

非易失性存储器件及其编程方法 Download PDF

Info

Publication number
CN101635172A
CN101635172A CN200910165172A CN200910165172A CN101635172A CN 101635172 A CN101635172 A CN 101635172A CN 200910165172 A CN200910165172 A CN 200910165172A CN 200910165172 A CN200910165172 A CN 200910165172A CN 101635172 A CN101635172 A CN 101635172A
Authority
CN
China
Prior art keywords
selection mode
storage unit
voltage
meticulous
programmed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200910165172A
Other languages
English (en)
Other versions
CN101635172B (zh
Inventor
白种南
黄相元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN101635172A publication Critical patent/CN101635172A/zh
Application granted granted Critical
Publication of CN101635172B publication Critical patent/CN101635172B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3404—Convergence or correction of memory cell threshold voltages; Repair or recovery of overerased or overprogrammed cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/562—Multilevel memory programming aspects
    • G11C2211/5621—Multilevel programming verification

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

一种非易失性存储器件包括多个存储单元。每个存储单元被配置为实现多个状态之一，而每个状态代表不同的多位数据。在一个实施例中，所述编程方法包括同时地(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态。所述精细第三选择状态具有比第三选择状态更高的检验电压。

Description

非易失性存储器件及其编程方法
技术领域
本发明涉及非易失性存储器件和/或用于对其编程的方法。本发明还包括具有多个存储单元的非易失性存储单元阵列的半导体器件的实现。
背景技术
诸如MP3播放器、个人多媒体播放器(PMP)、移动电话机、笔记本计算机、个人数字助理(PDA)等的移动装置中越来越多地使用易失性和非易失性存储器。这些移动装置需要具有较大的存储容量的存储部件用于提供各种功能(例如，播放运动图像)。较大容量存储部件的一个示例是多位存储器件，其中每个存储单元存储多位数据(例如，2或更多位数据)。为清楚起见，以下将存储多位数据的存储单元称为多电平单元(MLC)。
当在单个存储单元中存储1位数据时，该存储单元受与两种阈值电压状态之一对应的阈值电压制约。例如，在给定时刻存储单元具有代表数据‘1’和数据‘0’的两种状态之一。当单个存储单元存储2位数据时，该存储单元受与四种阈值电压状态之一对应的阈值电压制约。例如，在给定时刻存储单元具有代表数据‘11’、数据‘10’、数据‘00’、和数据‘01’的四种状态之一。也就是说，对于每个单元n位，通常需要2n种阈值电压状态。
为了将阈值电压分布轮廓(profile)保持在相应的窗口内，可以将阈值电压调整为在每个窗口内密集。为实现该调整，可以使用诸如递增步进脉冲编程(ISPP)的编程方法。在示例ISPP方法中，在重复编程循环时阈值电压以编程电压的递增率提升。可以通过降低编程电压的递增率来控制阈值电压的分布。图1示出传统ISPP编程周期(cycle)的示例。这里遍及说明全文中，作为编程操作的单位，‘编程循环(loop)’是指在其期间向字线提供具有单个脉冲的编程电压Vpgm以及与编程电压对应的检验-读电压Vfy的时间段。根据示例ISPP方法，‘编程周期’是指在其期间利用多个编程循环编程存储单元的时间段。因此，编程周期可以包含几个编程循环，其中编程电压Vpgm可以增加。在每次施加编程电压之后，利用与阈值电压状态的阈值电压对应的检验-读电压Vfy读取已编程的数据。如果读取的数据指示已编程数据，则编程周期结束，否则，递增编程电压Vpgm并发生下一个编程循环。
通过使用这样的ISPP方法，MLC利用LSB和MSB页编程存储2位数据。最高有效位(MSB)是指MLC中存储的2位数据的高位，而最低有效位(LSB)是指MLC中存储的2位数据的低位。在使用页单位编程的传统NAND闪速存储器件中，可以通过依次写相应的LSB和MSB来编程一个页。
图2示意性地示出包含MLC的传统闪速存储器件的编程次序。参照图2，在编程MLC时，可以顺序地编程LSB和MSB。在编程LSB时，可以将选择用于编程的MLC从擦除状态‘11’设置为状态‘10’，或者可以维持擦除状态‘11’。随后，在编程所选MLC的MSB时，MSB可以转变为‘0’。例如，可以将MLC从擦除状态‘11’编程为状态‘01’。或者已经在LSB编程步骤中被编程为状态‘10’的MLC可以维持状态‘10’或转变为状态‘00’。然而，LSB编程操作可以涉及相对于MSB编程操作的单元阈值电压的上升率。换句话说，LSB编程操作可以包含比MSB编程操作更多数量的编程循环。随着编程循环的数量增加，在邻近存储单元中可能导致耦合效应。
图3A示出MLC闪速存储器件中用于在LSB编程期间抑制因邻近单元之间的耦合效应造成的上升阈值电压的影响和/或减少耦合效应的LSB编程方法。参照图3A，在LSB编程期间，将所选MLC从擦除状态‘11’(10)编程为临时状态‘10*’(20)而不是状态‘10’(30)。该示例中，检验读电压Vfy2_low可以低于与状态‘10’(30)对应的检验读电压Vfy2。结果，在LSB操作期间，因为使用较低的阈值电压(例如，较低的检验读电压Vfy2_low)将MLC从擦除状态‘11’转变为临时状态‘10*’(20)，所以可以减少对邻近单元的耦合效应。
图3B示意性地示出随LSB编程之后执行的传统MSB编程方法。参照图3B，Case1、Case2、和Case3代表用于从临时状态‘10*’或擦除状态‘11’转变MSB的状态转变样式(pattern)。可以将MSB从擦除状态‘11’转变为状态‘01’来编程MLC。可以将已经被编程为临时状态‘10*’的MLC编程为状态‘10’或状态‘00’。该示例中，即便临时状态‘10*’的分布轮廓已经被邻近存储单元的耦合效应扩展，MSB编程操作也可以帮助使得阈值电压的分布造成较为密集的轮廓(‘10’或‘00’)。
然而，根据传统数据编程方法，用于MSB的编程时间对于Case1、Case2、和Case3可能变化。在编程一个MSB页时，在多个编程循环中顺序地执行Case1、Case2、和Case3，因而用于一个MSB页的编程时间可能相对较长。
发明内容
示例实施例提供非易失性存储器件和/或用于对其编程的方法。
所述非易失性存储器件包括多个存储单元。每个存储单元被配置为实现多个状态之一，而每个状态代表不同的多位数据。
在一个实施例中，所述编程方法包括同时(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细(refined)第三选择状态。所述精细第三选择状态具有比第三选择状态更高的检验电压。
在另一个实施例中，所述编程方法包括同时向第一和第二存储单元施加相同的递增编程电压序列以使得(1)第一存储单元从第一选择状态改变为第二选择状态、以及(2)第二存储单元从第三选择状态改变为精细第三选择状态。所述精细第三选择状态具有比第二选择状态更窄的阈值分布。
在另一个实施例中，所述编程方法包括同时(1)将第一存储单元从第一选择状态编程为精细第一选择状态、以及(2)将第二存储单元从第二选择状态编程为精细第二选择状态。所述精细第一选择状态具有比第一选择状态更高的检验电压，而且所述精细第二选择状态具有比第二选择状态更高的检验电压。
在另一个实施例中，所述编程方法包括同时(1)将第一存储单元从临时状态编程为第一选择状态、以及(2)将第二存储单元从第二选择状态编程为精细第二选择状态。所述临时状态代表比所述多位数据更少的位，而且所述精细第二选择状态具有比第二选择状态更高的检验电压。
所述半导体器件的实施例包括具有多个存储单元的非易失性存储单元阵列。每个存储单元被配置为实现多个状态之一，而每个状态代表不同的多位数据。所述半导体器件进一步包括：页缓冲器，被配置为存储正被编程到所述非易失性存储单元阵列中的数据；电压产生器，被配置为产生用于施加到所述非易失性存储单元阵列的电压；以及译码器，被配置为向所述非易失性存储单元阵列的字线施加电压。控制器被配置为控制所述电压产生器、所述译码器、和所述页缓冲器以同时(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态。所述精细第三选择状态具有比第三选择状态更高的检验电压。
本发明还涉及所述半导体器件的实现。
例如，一种示例实现是卡。在一个实施例中，所述卡包括存储器以及配置用于控制所述存储器的控制单元。所述存储器包括具有多个存储单元的非易失性存储单元阵列。每个存储单元被配置为实现多个状态之一，而每个状态代表不同的多位数据。所述存储器进一步包括：页缓冲器，被配置为存储正被编程到所述非易失性存储单元阵列中的数据；电压产生器，被配置为产生用于施加到所述非易失性存储单元阵列的电压；以及译码器，被配置为向所述非易失性存储单元阵列的字线施加电压。控制器被配置为控制所述电压产生器、所述译码器、和所述页缓冲器以同时(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态。所述精细第三选择状态具有比第三选择状态更高的检验电压。
另一种示例实现是系统。在一个实施例中，所述系统包括总线、连接到所述总线的半导体器件、连接到所述总线的输入/输出设备、以及连接到所述总线的处理器。所述处理器被配置为经由所述总线与所述输入/输出设备和所述半导体器件通信。所述半导体器件包括具有多个存储单元的非易失性存储单元阵列。每个存储单元被配置为实现多个状态之一，而每个状态代表不同的多位数据。所述半导体器件进一步包括：页缓冲器，被配置为存储正被编程到所述非易失性存储单元阵列中的数据；电压产生器，被配置为产生用于施加到所述非易失性存储单元阵列的电压；以及译码器，被配置为向所述非易失性存储单元阵列的字线施加电压。控制器被配置为控制所述电压产生器、所述译码器、和所述页缓冲器以同时(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态。所述精细第三选择状态具有比第三选择状态更高的检验电压。
附图说明
将参照附图描述未限制性且非穷举性的示例实施例，其中除非另外指明，各附图中类似的引用数字指代类似的部分。附图中：
图1示出传统ISPP编程周期；
图2是示出MLC闪速存储器件中的传统编程方法的示意图；
图3A是示出编程MLC闪速存储器件的传统方法的示意图；
图3B是示出现有技术MLC闪速存储器件中编程MSB的传统方法的示意图；
图4是示出根据示例实施例的非易失性存储器件的框图；
图5更详细地示出图4中的单元阵列的一部分；
图6是示出根据示例实施例的MLC编程方法的流程图；
图7A-7D示出根据图6的方法的状态转变；
图8示出图6的方法的ISPP时序图；
图9是示出根据另一个示例实施例的MLC编程方法的流程图；
图10A-10D示出根据图9的方法的状态转变；
图11示出图9的方法的ISPP时序图；
图12是示出根据另一个示例实施例的MLC编程方法的流程图；
图13A-13E示出根据图12的方法的状态转变；
图14示出图12的方法的ISPP时序图；
图15-22示出所述半导体器件的应用的示例实施例。
具体实施方式
现在将参照其中示出本发明的某些示例实施例的附图更全面地描述本发明的各种示例实施例。附图中，为清楚起见夸大了层和区域的厚度。
这里公开本发明的详细例示性实施例。然而，这里公开的具体结构和功能细节仅仅表示用于描述本发明的示例实施例的目的。本发明可以以许多替换形式实现，而不应当被解读为仅限于这里阐述的实施例。
从而，虽然本发明的示例实施例能够具有多种改变和替换形式，其实施例在附图中作为示例示出并将在这里详细描述。然而，应当理解，不意欲将本发明的示例实施例限于所公开的具体形式，相反，本发明的示例实施例将涵盖落入本发明范围内的全部改变、等价物、和替换物。在附图全部描述中类似的数字指代类似的元件。
不难理解，虽然这里可能使用术语第一、第二等来描述各种元件，但是这些元件不应当被这些术语所限制。这些术语仅用于将一个元件与另一个元件区分开来。例如，可以将第一元件称为第二元件，而且类似地，可以将第二元件称为第一元件，而不背离本发明的示例实施例的范围。如这里使用的，术语“和/或”包括一个或多个相关联的列出条目的任何和全部组合。
不难理解，当一个元件被称为“连接到”或“耦接到”另一个元件时，其可以直接连接到或耦接到另一个元件，或者可以存在居间元件。相反，当一个元件被称为“直接连接到”或“直接耦接到”另一个元件时，不存在居间元件。应当以类似的方式解释用于描述元件之间的关系的其他词语(例如，“在...之间”与“直接在...之间”、“邻近”与“直接邻近”等)。
这里使用的术语仅仅是用于描述具体实施例的目的，不意欲限制本发明的示例实施例。如这里使用的，单数形式“一”、“一个”、和“该”意欲同样包括复数形式，除非上下文清楚地另外指明。还不难理解，这里使用的术语“包括”和/或“包含”指明存在所述特征、整数、步骤、操作、元件、和/或组件的存在，但是不排除存在或附加一个或多个其他特征、整数、步骤、操作、元件、组件、和/或其群组。
还应当注意，在某些替换实现中，所示的功能/动作可能不以附图中指明的次序发生。例如，依赖于涉及的功能/动作，接连示出的两个图可能实际上基本同时执行、或可能有时以相反次序执行。
图4是示出根据示例实施例的非易失性存储器件的框图。所述非易失性存储器件可以是闪速存储器件。如所示，非易失性存储器件100可以包括：单元阵列110，被配置为存储多位数据；X-译码器120；页缓冲器130；Y-通过门140；输入/输出缓冲器150、电压产生器180；以及控制器170。图5示出，单元阵列110可以包括布置在字线WL与位线BL的交叉处的一组或多组存储单元MC。单元阵列110可以由存储器块构成，每个存储器块可以提供擦除的单位。每个存储器块还可以被定义为编程单位，而且可以被分割为多个页。每个页可以是共享字线WL的一组存储单元MC。
如图5中所示，存储单元110还被分组为串110_i。每个串110_i包括串联连接在关联的位线BL与公共源极线CSL之间的地源极晶体管GST、形成存储单元MC的多个存储单元晶体管MCT、以及串选择晶体管SST。地源极晶体管GST和串选择晶体管SST的栅极分别连接到地源极线GSL和串选择线SSL。存储单元晶体管MCT的栅极连接到各条字线WL。X-译码器120选择性地向地源极线GSL、串选择线SSL、和字线WL施加电压。
回到图4，控制器170接收命令和地址信息。例如，控制器170可以接收指令编程操作、读取操作等的模式寄存器集。控制器170还可以接收与命令关联的地址信息，并将地址信息部分地译码。控制器170基于控制和地址信息控制电压产生器180、X-译码器120、页缓冲器130、Y-通过门140、和输入/输出缓冲器150。
在读取操作期间，控制器170接收读命令并读取地址信息。控制器170将读取的地址部分地译码为行和列地址信息。控制器170控制电压产生器180以产生用于从单元阵列110读取数据的电压，并向X-译码器120提供行地址信息。X-译码器120响应于行地址信息选择性地向单元阵列110的字线WL提供来自电压产生器180的字线电压。至少在该示例实施例中，X-译码器120可以响应于行地址信息中的块地址选择存储器块，并选择其中的页。在施加电压时，X-译码器120施加足够高的电压以导通串选择晶体管SST、地源极晶体管GST、以及未选择的存储单元MC的存储单元晶体管MCT。还可以向公共源极线CSL施加诸如0V的低电压。X-译码器120还向一个或多个所选存储单元的字线WL施加读取电压。例如，可以用期望的样式施加读取电压以确定存储单元的阈值分布状态。鉴于这样的读取技术众所周知，为简洁起见已经略去其描述。
控制器170还控制页缓冲器130。页缓冲器130可以包括一组或多组页缓冲单元，而且每个页缓冲单元可以与单元阵列110的至少一条位线对应。页缓冲器130在读取操作期间可以作为读出放大器工作。每个页缓冲单元可以电耦接到位线、或位线对中的一条位线，而且可以被配置为通过位线从单元阵列110读取数据位。编程控制器170进一步控制Y-通过门140。Y-通过门140根据由控制器170提供的列地址信息选择性地从页缓冲器130向输入/输出缓冲器150传送数据。在读取操作期间，输入/输出缓冲器150可以向外部设备传送读取的数据。
对于编程操作，执行递增步进脉冲编程(ISPP)。在编程操作期间，控制器170接收编程(或写)命令和编程地址信息。控制器170将编程地址信息部分地译码为行和列地址信息。控制器170控制电压产生器180以产生用于在单元阵列110中编程数据的电压，并向X-译码器120提供行地址信息。X-译码器120响应于行地址信息选择性地向单元阵列110的字线WL提供来自电压产生器180的字线电压。至少在该示例实施例中，X-译码器120可以响应于块地址选择存储器块，并选择其中的页。在施加电压时，X-译码器120施加足够高的电压以导通串选择晶体管SST，并向地源极晶体管GST施加低电压。X-译码器120向未选择的存储单元MC的存储单元晶体管MCT提供非选择电压，以便防止这些未选择的存储单元MC改变其阈值分布状态。X-译码器120还向X-译码器120还向一个或多个所选存储单元的字线WL施加编程电压Vpgm。编程电压Vpgm以初始电压开始，并在每个编程循环递增增加，直到数据被编程。例如，编程电压可以从15V至20V变动。这将在下面更详细地描述。还可以向公共源极线CSL施加诸如0V的低电压。
在示例编程操作期间，可以以页为单位将加载到页缓冲器130中的编程数据写入所选存储单元MC中。在编程以MLC形成的单元阵列110时，可以以两页为单位写入(例如，连续地写入)数据，以减少邻近单元之间的耦合效应和/或增强升压(boosting)效率。如上所述，页缓冲器130可以包括一组或多组页缓冲单元，而且每个页缓冲单元可以与单元阵列110的至少一条位线对应。在控制器170的控制下，页缓冲器130在编程操作期间作为写入驱动器工作。每个页缓冲单元可以电耦接到位线、或位线对中的一条位线，而且可以被配置为存储用于通过位线向单元阵列110编程的数据位。每个页缓冲单元可以包括第一锁存器和第二锁存器用于处理多位编程。因为用于MLC编程的页缓冲器的结构和操作众所周知，为简洁起见将不对其作详细描述。
编程控制器170基于列地址信息控制Y-通过门以从输入/输出缓冲器150向页缓冲器130传送编程数据。在编程操作期间，输入/输出缓冲器150可以存储(例如，临时地存储)外部输入的编程数据。
在编程循环期间的每次编程尝试之后，控制器170控制电压产生器180、X-译码器120、页缓冲器130、Y-通过门140以对所编程的存储单元执行读取操作。该读取操作与上面描述的相同。然而，在该读取操作期间，控制器170控制输入/输出缓冲器150以使得输入/输出缓冲器150不输出读取的数据。取而代之，控制器170确定读取的数据是否与编程数据匹配。如果不匹配，则控制器170以递增的编程电压Vpgm进入下一个编程循环。
图6是说明根据示例实施例的MLC编程方法的流程图。而图7A-7D示出图6的编程方法期间阈值分布状态的改变。如图7D中四个不同的阈值分布状态ST1、ST2、ST3、和ST4所示范的，图6的编程方法适用于在所选存储单元MC中编程两位数据。从而，可以用“00”、“01”、“10”、或“11”的两位样式编程所选存储单元。此外，每个状态ST1、ST2、ST3、和ST4与这些两位样式中的不同的样式对应。然而，本发明不限于状态与两位样式之间的具体对应。因而，为便于说明，将针对实现不同的状态而不是不同的两位样式来描述编程操作。另外，将基于以下假定描述图6的编程方法，其中第一状态ST1代表擦除状态，从擦除状态编程存储单元，第一和第二状态ST1和ST2具有相同的LSB，而且第三和第四状态ST3和ST4具有相同的LSB，其与第一和第二状态ST1和ST2的LSB不同。
如图6中所示，在步骤S10，发生最低有效位(LSB)编程。利用ISPP方法执行LSB编程方法，并抑制因邻近单元之间的耦合效应造成的上升阈值电压的影响和/或减少耦合效应。每个存储单元的LSB可以是“0”或“1”。那些被编程为具有与第一状态ST1的LSB匹配的LSB的两位模式的所选存储单元不经历编程。那些被编程为具有与第一状态ST1的LSB不匹配的LSB的两位样式的所选存储单元经历编程，如图7A中所示。参照图7A，在该LSB编程期间，将所选MLC从擦除状态ST1编程为临时状态ST3′而不是第三状态ST3。该示例中，ISPP期间的检验读电压Vfy3′低于与第三状态ST3对应的检验读电压Vfy3。例如，状态ST1的LSB可以是“1”，而状态ST3的LSB可以是“0”。
接下来，根据步骤S20-S40进行MSB位编程。在步骤S20，利用ISPP方法将处于临时状态ST3′的所选存储单元CT同时地编程为第三或第四状态ST3和ST4。不难理解，为该MSB编程步骤选择的存储单元依赖于将要编程到存储单元中的MSB以及由ST3和ST4代表的MSB。初始编程电压Vpgm是电压V1，而第三和第四状态的检验电压分别是Vfy3和Vfy4。也就是说，一个编程循环包含两个检验读操作。如图7B中所示，第三状态ST3的检验电压Vfy3小于第四状态ST4的检验电压Vfy4。如上所述，向经历编程操作的存储单元施加编程电压，直到读取电压符合检验电压为止。不难理解，被编程为第三状态ST3的存储单元MC通常会先于被编程为第四状态的存储单元MC达到经检验的编程状态。当存储单元MC达到期望的编程状态时，不再选择该存储单元MC的字线WL用于编程。以这样的方式，可以将存储单元MC同时地编程为第三和第四状态ST3和ST4。
回到图6，在步骤S30，利用ISPP方法将与第二状态ST2的两位样式关联的存储单元MC从第一状态ST1编程为第二状态ST2。与该编程同时地，处于第三状态ST3的存储单元MC的阈值分布得到精细化。其中，初始编程电压Vpgm是电压V2，其小于步骤S20中的电压V1。第二状态和精细第三状态的检验电压分别是Vfy2和R_Vfy3。也就是说，一个编程循环包含两个检验读操作。如图7C中所示，精细第三状态RST3的精细检验电压R_Vfy3仍然小于第四状态ST4的检验电压Vfy4，但是精细检验电压R_Vfy3大于第三状态ST3的初始检验电压Vfy3。如进一步示出的，第二状态ST2的检验电压Vfy2小于第三状态ST3的初始检验电压Vfy3。不难理解，在该实施例和其他实施例中，将状态精细化缩窄了状态的阈值分布，但并不改变该状态对应的两位样式。也就是说，状态和该状态的精细化版本代表相同的两位样式。然而，通过精细化给定的状态，状态之间存在更大的裕度，这改善了非易失性存储器件的性能。如上所述，向经历编程操作的存储单元MC施加编程电压，直到读取电压符合检验电压为止。当存储单元MC达到期望的编程状态时，不再选择该存储单元MC的字线WL用于编程。
回到图6，在步骤S40，利用ISPP方法将处于第二状态ST2的存储单元MC编程为精细第二状态RST2。也就是说，处于第二状态ST2的存储单元MC的阈值分布得到精细化。其中，初始编程电压Vpgm是电压V3，其小于步骤S30中的电压V2。精细第二状态的检验电压是R_Vfy2。如图7D中所示，用于第二状态RST2的精细检验电压R_Vfy2仍然小于第三状态ST3的检验电压Vfy3，但是精细检验电压R_Vfy2大于第二状态ST2的初始检验电压Vfy2。不同于步骤S20和S30，步骤S40在每个编程循环中包含单个检验读操作。
图8示出图6的MLC编程方法的时序图，具体地，图8示出分别在步骤S20、S30、和S40中的初始编程电压V1、V2、和V3具有以下的关系，其中电压V1大于电压V2和V3，而且电压V2大于电压V3。
图9是说明根据另一个示例实施例的MLC编程方法的流程图，而图10A-10D示出图9的编程方法期间阈值分布状态的改变。如图10D中四个不同的阈值分布状态ST1、ST2、ST3、和ST4所示范的，图9的编程方法适用于在所选存储单元MC中编程两位数据。从而，可以用“00”、“01”、“10”、或“11”的两位样式编程所选存储单元。此外，每个状态ST1、ST2、ST3、和ST4与这些两位样式中的不同的样式对应。然而，本发明不限于状态与两位样式之间的具体对应。因而，为便于说明，将针对实现不同的状态而不是不同的两位样式来描述编程操作。另外，将基于以下假定描述图9的编程方法，其中第一状态ST1代表擦除状态，从擦除状态编程存储单元，第一和第二状态ST1和ST2具有相同的LSB，而且第三和第四状态ST3和ST4具有相同的LSB，其与第一和第二状态ST1和ST2的LSB不同。
如图9中所示，在步骤S110，发生最低有效位(LSB)编程。利用ISPP方法执行LSB编程方法，并抑制因邻近单元之间的耦合效应造成的上升阈值电压的影响和/或减少耦合效应。每个存储单元的LSB可以是“0”或“1”。那些被编程为具有与第一状态ST1匹配的LSB的两位样式的所选存储单元不经历编程。那些被编程为具有与第一状态ST1的LSB不匹配的LSB的两位模式的所选存储单元经历编程，如图10A中所示。参照图10A，在该LSB编程期间，将所选MLC从擦除状态ST1编程为临时状态ST3′而不是第三状态ST3。该示例中，ISPP期间的检验读电压Vfy3′低于与第三状态ST3对应的检验读电压Vfy3。例如，状态ST1的LSB可以是“1”，而状态ST3的LSB可以是“0”。
接下来，根据步骤S120-S140发生MSB位编程。在步骤S120，利用ISPP方法将处于临时状态ST3′的存储单元CT同时地编程为第三状态ST3或第四状态ST4。不难理解，为该MSB编程步骤选择的存储单元依赖于将要编程到存储单元中的MSB以及由ST3和ST4代表的MSB。初始编程电压Vpgm是电压V1，而第三和第四状态的检验电压分别是Vfy3和Vfy4。也就是说，一个编程循环包含两个检验读操作。如图10B中所示，第三状态ST3的检验电压Vfy3小于第四状态ST4的检验电压Vfy4。如上所述，向经历编程操作的存储单元施加编程电压，直到读取电压符合检验电压为止。不难理解，被编程为第三状态ST3的存储单元MC通常会先于被编程为第四状态的存储单元MC达到经检验的编程状态。当存储单元MC达到期望的编程状态时，不再选择该存储单元MC的字线WL用于编程。以这样的方式，可以将存储单元MC同时地编程为第三和第四状态ST3和ST4。
回到图9，在步骤S130，利用ISPP方法将与第二状态ST2的两位样式关联的存储单元MC(例如，这些存储单元的页缓冲单元存储与第二状态ST2对应的两位样式)从第一状态ST1编程为第二状态ST2。与该编程同时地，处于第四状态ST4的存储单元MC的阈值分布得到精细化。其中，初始编程电压Vpgm是电压V2，其小于步骤S120中的电压V1。第二状态和精细第四状态的检验电压分别是Vfy2和R_Vfy4。也就是说，一个编程循环包含两个检验读操作。如图10C中所示，精细第四状态RST4的精细检验电压R_Vfy4大于第四状态ST4的检验电压Vfy4。如进一步示出的，第二状态ST2的检验电压Vfy2小于第三状态ST3的检验电压Vfy3。如上所述，向经历编程操作的存储单元MC施加编程电压，直到读取电压符合检验电压为止。当存储单元MC达到期望的编程状态时，不再选择该存储单元MC的字线WL用于编程。
回到图9，在步骤S140，利用ISPP方法将处于第二状态ST2的存储单元MC和处于第三状态ST3的存储单元编程为精细第二状态RST2和精细第三状态RST3。也就是说，处于第二和第三状态ST2和ST3的存储单元MC的阈值分布得到精细化。其中，初始编程电压Vpgm是电压V3，其小于步骤S130中的电压V2。精细第二状态RST2的检验电压是R_Vfy2，而精细第三状态的检验电压是R_Vfy3。如图10D中所示，用于第二状态ST2的精细检验电压R_Vfy2仍然小于第三状态ST3的检验电压Vfy3，但是精细检验电压R_Vfy2大于第二状态ST2的初始检验电压Vfy2。同样地，用于第三状态的精细检验电压R_Vfy3仍然小于第四状态ST4的检验电压Vfy4，但是精细检验电压R_Vfy3大于第三状态ST3的初始检验电压Vfy3。
图11示出图9的MLC编程方法的时序图。具体地，图11示出分别在步骤S120、S130、和S140中的初始编程电压V1、V2、和V3具有以下的关系，其中电压V1大于电压V2和V3，而且电压V2大于电压V3。电压V1、V2、和V3可以与参照图6讨论的那些电压相同、部分相同、或不同。
图12是说明根据另一个示例实施例的MLC编程方法的流程图，而图13A-13E示出根据图12的方法的编程方法期间阈值分布状态的改变。如图13E中四个不同的阈值分布状态ST1、ST2、ST3、和ST4所示范的，图12的编程方法适用于在所选存储单元MC中编程两位数据。从而，可以用“00”、“01”、“10”、或“11”的两位样式编程所选存储单元。此外，每个状态ST1、ST2、ST3、和ST4与这些两位样式中的不同的样式对应。然而，本发明不限于状态与两位样式之间的具体对应。因而，为便于说明，将针对实现不同的状态而不是不同的两位样式来描述编程操作。另外，将基于以下假定描述图12的编程方法，其中第一状态ST1代表擦除状态，从擦除状态编程存储单元，第一和第二状态ST1和ST2具有相同的LSB，而且第三和第四状态ST3和ST4具有相同的LSB，其与第一和第二状态ST1和ST2的LSB不同。
如图12中所示，在步骤S210，发生最低有效位(LSB)编程。利用ISPP方法执行LSB编程方法，并抑制因邻近单元之间的耦合效应造成的上升阈值电压的影响和/或减少耦合效应。每个存储单元的LSB可以是“0”或“1”。那些被编程为具有与第一状态ST1匹配的LSB的两位样式的所选存储单元不经历编程。那些被编程为具有与第一状态ST1的LSB不匹配的LSB的两位样式的所选存储单元经历编程，如图13A中所示。参照图13A，在该LSB编程期间，将所选MLC从擦除状态ST1编程为临时状态ST3′而不是第三状态ST3。该示例中，ISPP期间的检验读电压Vfy3′低于与第三状态ST3对应的检验读电压Vfy3。例如，状态ST1的LSB可以是“1”，而状态ST3的LSB可以是“0”。
接下来，根据步骤S220-S250进行MSB位编程。在步骤S220，利用ISPP方法将正被编程为由第四状态ST4代表的两位样式的、处于临时状态ST3′的存储单元MC编程为第四状态ST4，如图13B中所示。初始编程电压Vpgm是电压V1，而第四状态的检验电压是Vfy4。
回到图12，在步骤S230，利用ISPP方法将正被编程为第三状态ST3的两位样式的、处于临时状态ST3′的存储单元MC编程为第三状态ST3，而且同时地，处于第四状态ST4的存储单元MC的阈值分布得到精细化。其中，初始编程电压Vpgm是电压V2，其小于步骤S220中的电压V1。第三状态和精细第四状态的检验电压分别是Vfy3和R_Vfy4。也就是说，一个编程循环包含两个检验读操作。如图13C中所示，精细第四状态RST4的精细检验电压R_Vfy4大于第四状态ST4的检验电压Vfy4。如进一步示出的，第三状态ST3的检验电压Vfy3小于第四状态ST4的初始检验电压Vfy4。如上所述，向经历编程操作的存储单元MC施加编程电压，直到读取电压符合检验电压为止。当存储单元MC达到期望的编程状态时，不再选择该存储单元MC的字线WL用于编程。
在图12的步骤S240，利用ISPP方法将正被编程为由第二状态ST2代表的两位样式的、处于第一状态ST1的存储单元MC编程为第二状态ST2，而且同时地，处于第三状态ST3的存储单元MC的阈值分布得到精细化。其中，初始编程电压Vpgm是电压V3，其小于步骤S230中的电压V2。第二状态和精细第三状态的检验电压分别是Vfy2和R_Vfy3。也就是说，一个编程循环包含两个检验读操作。如图13D中所示，精细第三状态RST3的精细检验电压R_Vfy3大于第三状态ST3的检验电压Vfy3，但是小于第四状态ST4的检验电压Vfy4。如进一步示出的，第二状态ST2的检验电压Vfy2小于第三状态ST3的初始检验电压Vfy3。如上所述，向经历编程操作的存储单元MC施加编程电压，直到读取电压符合检验电压为止。当存储单元MC达到期望的编程状态时，不再选择该存储单元MC的字线WL用于编程。
再次回到图12，在步骤S250，利用ISPP方法将处于第二状态ST2的存储单元MC编程为精细第二状态RST2。也就是说，处于第二状态ST2的存储单元MC的阈值分布得到精细化。其中，初始编程电压Vpgm是电压V4，其小于步骤S240中的电压V3。精细第二状态的检验电压是R_Vfy2。如图13E中所示，用于第二状态ST2的精细检验电压R_Vfy2仍然小于第三状态ST3的检验电压Vfy3，但是精细检验电压R_Vfy2大于第二状态ST2的初始检验电压Vfy2。不同于步骤S230和S240，步骤S250在每个编程循环中包含单个检验读操作。
图14示出图12的MLC编程方法的时序图，具体地，图14示出分别在步骤S220、S230、S240、和S250中的初始编程电压V1、V2、V3、和V4具有以下的关系，其中电压V1大于电压V2、V3、和V4，电压V2大于电压V3和V4，而且电压V3大于电压V4。电压V1、V2、和V3可以与参照图6和9讨论的那些电压相同、部分相同、或不同。
图15-22示出实现实施例。
图15示出所述半导体器件的应用的示例实施例。如所示，该实施例包括连接到存储器控制器2220的存储器2210。存储器2210可以是根据上述实施例之一的任何存储器。存储器控制器2220提供用于控制存储器2210的操作的输入信号。例如，存储器控制器2220提供命令和地址信息。
图16示出另一个实施例。除了存储器2210和存储器控制器2220已经被实现为卡2330之外，该实施例与图15的实施例相同。例如，卡2330可以是诸如闪速存储卡的存储卡。也就是说，卡2330可以是用于与诸如数字照相机、个人计算机等消费电子设备使用的满足任何工业标准的卡。不难理解，存储器控制器2220可以基于卡2330从另外的(例如，外部的)设备接收的控制信号控制存储器2210。
图17示出另一个实施例。如所示，存储器2210可以与主机系统2410连接。主机系统2410可以是诸如个人计算机、数字照相机等处理系统。主机系统2410可以使用存储器2210作为可拔除存储介质。不难理解，主机系统2410提供用于控制存储器2210的操作的输入信号。例如，主机系统2410提供命令和地址信息。
图18示出其中将主机系统2410连接到图16的卡2330的实施例。该实施例中，主机系统2410向卡2330施加控制信号，使得存储器控制器2220控制存储器2210的操作。
图19示出另一个实施例。如所示，存储器2210可以连接到计算机系统2610内的中央处理器(CPU)2620。例如，计算机系统2610可以是个人计算机、个人数字助理等。存储器2210可以与CPU 2620直接连接，通过总线连接等。不难理解，为清楚起见，图19并未示出计算机系统2610内可以包含的组件的完整配件。
图20示出本发明的另一个实施例。图20可以代表上述的半导体器件实施例的另一个便携应用。如所示，该实施例包括存储器3010，其可以是任何上述的非易失性存储器件实施例。在该实施例和前面的任何实施例中，存储器3010可以包括一个或多个集成电路管芯(die)，其中每个管芯具有根据各种实施例操作的存储阵列。这些IC管芯可以是以诸如传统动态随机存取存储器(DRAM)模块的模块配置的单独的、独立存储器件，或者它们可以与其他片上功能集成。在后者的实施例中，如上所述存储器3010可以是I/O处理器或微控制器的部分。
该便携应用实施例和其他便携应用实施例例如可以是便携笔记本计算机、数字静止和/或视频摄像机、个人数字助理、移动(蜂窝)手持电话单元、导航设备、GPS系统、音频和/或视频播放器等。当然，存储器3010还有其他的非便携应用。这些例如包括可能得益于非易失性存储器件的大型网络服务器或其他计算设备。
如图20中所示，该实施例包括处理器或CPU 3510，其使用存储器3010作为程序存储器用于存储用于其执行的代码和数据。可替代地，可以使用存储器3010作为用于代码和数据的非易失性存储的大容量存储设备。该便携应用实施例可以经由I/O接口3515与诸如个人计算机或计算机网络的其他设备通信。该I/O接口3515可以提供到计算机外围总线、高速数字通信传输线、或用于无导向传输的天线的通路。可以利用图20中由总线3500代表的传统计算机总线架构来实现处理器与存储器3010之间、以及处理器3510与I/O接口3515之间的通信。此外，本发明不限于该架构。例如，可以用图16的实施例替换存储器3010，而且与处理器3510的通信可以经由存储器控制器3020。另外，I/O接口3515可以经由存储器控制器3020与存储器3010通信，或者若存储器控制器3020不存在，则与存储器3010直接通信。在便携应用中，经由电源总线3525通过电池3520为上述组件供电。
图21是示出根据示例实施例的采用闪速存储器件的示例装置(例如，移动装置)的框图。包括能够利用根据示例实施例的方法编程的MLC的该闪速存储器件可以用于较大或相对大容量的存储单元。
参照图21，闪速存储器件4260可以用于或被适配为用于移动装置4200的硬盘4250中。闪速存储器件4260可以用作为硬盘4250的较大或相对大容量的存储单元。例如，闪速存储器件4260可以被提供用于固态盘和/或闪速存储器件4260可以用作为混合硬盘中的闪速存储器组件。在移动装置4200中，可以经由总线4240将从硬盘4250提供的数据传送到RAM 4270或中央处理器(CPU)4210。可以经由总线4240将存储在RAM 4270中的数据以及响应于输入/输出单元4230的操作由CPU 4210内部地产生的数据存储在硬盘4250中。在向硬盘4250中存储数据时，可以使用上述实施例之一来编程闪速存储器件4260的MSB页。
图22是示出根据示例实施例的采用闪速存储器件的另一个示例装置(例如，移动装置)的框图。参照图22，可以使用闪速存储器件4260作为装置4300中的非易失性存储器组件。装置4300可以是移动装置，但不限于此。该示例中，移动装置4300可以包括存储器控制器4280，其被配置为执行用于数据交换的接口操作。存储器控制器4280可以通过移动装置4300的总线4240执行数据输入/输出操作。
根据至少某些示例实施例，非易失性闪速存储器件可以通过在单个编程循环期间执行同时编程来增强编程速度。因而根据示例实施例的非易失性存储器件和编程方法可以改善编程速度。
示例实施例应被认为是说明性的而不是限制性的，而且所附权利要求书意欲涵盖落入本发明的真实精神和范围的所有这样的变型、改进、及其他实施例。例如，虽然已经针对编程两个位描述了实施例，但是本发明的特征也可以适用于存储多于两个位的MLC。因此，以法律允许的最大程度，本发明的范围将由所附权利要求书及其等价物的最宽泛的可容许解释来确定，而不应当受前述详细说明的限制。
对相关申请的交叉引用
本申请要求于2008年7月24日向韩国特许厅(KIPO)提交的韩国专利申请No.10-2008-0072317的优先权，通过引用将其全部内容合并于此。

Claims (28)

1、一种编程非易失性存储器件的方法，该非易失性存储器件包括多个存储单元，每个存储单元被配置为实现多个状态之一，每个状态代表不同的多位数据，该方法包括：
第一同时编程：(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态，所述精细第三选择状态具有比第三选择状态更高的检验电压。
2.如权利要求1所述的方法，进一步包括：
将第一存储单元从第二选择状态编程为精细第二选择状态，所述精细第二选择状态具有比第二选择状态更高的检验电压。
3.如权利要求2所述的方法，其中
所述精细第二选择状态的检验电压小于所述精细第三选择状态的检验电压。
4.如权利要求2所述的方法，其中
第一同时编程步骤向第一和第二存储单元施加第一序列的递增编程电压；而且
所述编程步骤向第一存储单元施加第二序列的递增编程电压，第二序列的起始电压小于第一序列的起始电压。
5.如权利要求1所述的方法，进一步包括：
第二同时编程：(1)将第二存储单元从临时状态编程为第三选择状态、以及(2)将第三存储单元从临时状态编程为第四选择状态，所述临时状态代表比所述多位数据更少的位。
6.如权利要求5所述的方法，其中
第二同时编程步骤向第二和第三存储单元施加第一序列的递增编程电压；而且
第一同时编程步骤向第一和第二存储单元施加第二序列的递增编程电压，第二序列的起始电压小于第一序列的起始电压。
7.如权利要求5所述的方法，进一步包括：
将第一存储单元从第二选择状态编程为精细第二选择状态，所述精细第二选择状态具有比第二选择状态更高的检验电压。
8.如权利要求7所述的方法，其中
第二同时编程步骤向第二和第三存储单元施加第一序列的递增编程电压；而且
第一同时编程步骤向第一和第二存储单元施加第二序列的递增编程电压，第二序列的起始电压小于第一序列的起始电压；而且
所述编程步骤向第一存储单元施加第三序列的递增编程电压，第三序列的起始电压小于第二序列的起始电压。
9.如权利要求7所述的方法，其中所述精细第二选择状态的检验电压小于所述精细第三选择状态的检验电压，而且所述精细第三选择状态的检验电压小于第四选择状态的检验电压。
10.如权利要求1所述的方法，进一步包括：
第二同时编程：(1)将第一存储单元从第二选择状态编程为精细第二选择状态、以及(2)将第三存储单元从第四选择状态编程为精细第四选择状态，所述精细第二选择状态具有比第二选择状态更高的检验电压，所述精细第四选择状态具有比第四选择状态更高的检验电压。
11.如权利要求10所述的方法，其中所述精细第二选择状态的检验电压小于所述精细第四选择状态的检验电压，而且所述精细第四选择状态的检验电压小于所述精细第三选择状态的检验电压。
12.如权利要求10所述的方法，进一步包括：
第三同时编程：(1)将第二存储单元从临时状态编程为第三选择状态、以及(2)将第三存储单元从临时状态编程为第四选择状态，所述临时状态代表比所述多位数据更少的位。
13.如权利要求12所述的方法，其中
第三同时编程步骤向第二和第三存储单元施加第一序列的递增编程电压；而且
第一同时编程步骤向第一和第二存储单元施加第二序列的递增编程电压，第二序列的起始电压小于第一序列的起始电压；而且
第二同时编程步骤向第一和第三存储单元施加第三序列的递增编程电压，第三序列的起始电压小于第二序列的起始电压。
14.如权利要求1所述的方法，进一步包括：
第二同时编程：(1)将第二存储单元从临时状态编程为第三选择状态、以及(2)将第三存储单元从第四选择状态编程为精细第四选择状态，所述临时状态代表比所述多位数据更少的位，所述精细第四选择状态具有比第四选择状态更高的检验电压。
15.如权利要求14所述的方法，其中
第二同时编程步骤向第二和第三存储单元施加第一序列的递增编程电压；而且
第一同时编程步骤向第一和第二存储单元施加第二序列的递增编程电压，第二序列的起始电压小于第一序列的起始电压。
16.如权利要求14所述的方法，其中所述第二选择状态的检验电压小于所述精细第三选择状态的检验电压，而且所述精细第三选择状态的检验电压小于第四选择状态的检验电压。
17.如权利要求14所述的方法，进一步包括：
第一编程：将第三存储单元从临时状态编程为第四选择状态；以及
第二编程：将第一存储单元从第二选择状态编程为精细第二选择状态，所述精细第二选择状态具有比第二选择状态更高的检验电压。
18.如权利要求17所述的方法，其中
第一编程步骤向第三存储单元施加第一序列的递增编程电压；
第二同时编程步骤向第二和第三存储单元施加第二序列的递增编程电压，第二序列的起始电压小于第一序列的起始电压；
第一同时编程步骤向第一和第二存储单元施加第三序列的递增编程电压，第三序列的起始电压小于第二序列的起始电压；而且
第二编程步骤向第一存储单元施加第四序列的递增编程电压，第四序列的起始电压小于第三序列的起始电压。
19.如权利要求18所述的方法，其中所述精细第二选择状态的检验电压小于所述精细第三选择状态的检验电压，而且所述精细第三选择状态的检验电压小于所述精细第四选择状态的检验电压。
20.如权利要求1所述的方法，其中所述多个状态是四个，而所述多位数据是两位。
21.如权利要求1所述的方法，其中第一选择状态是擦除状态。
22.一种编程非易失性存储器件的方法，该非易失性存储器件包括多个存储单元，每个存储单元被配置为实现多个状态之一，每个状态代表不同的多位数据，该方法包括：
第一同时编码：利用比用于将第二存储单元编程为第三选择状态的检验电压更高的检验电压同时(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)编程处于第三选择状态的第二存储单元。
23.一种编程非易失性存储器件的方法，该非易失性存储器件包括多个存储单元，每个存储单元被配置为实现多个状态之一，每个状态代表不同的多位数据，该方法包括：
同时向第一和第二存储单元施加相同的递增编程电压序列以使得(1)第一存储单元从第一选择状态改变为第二选择状态、以及(2)第二存储单元从第三选择状态改变为精细第三选择状态，而且所述精细第三选择状态具有比第二选择状态更窄的阈值分布。
24.一种编程非易失性存储器件的方法，该非易失性存储器件包括多个存储单元，每个存储单元被配置为实现多个状态之一，每个状态代表不同的多位数据，该方法包括：
同时(1)将第一存储单元从第一选择状态编程为精细第一选择状态、以及(2)将第二存储单元从第二选择状态编程为精细第二选择状态，所述精细第一选择状态具有比第一选择状态更高的检验电压，而且所述精细第二选择状态具有比第二选择状态更高的检验电压。
25.一种编程非易失性存储器件的方法，该非易失性存储器件包括多个存储单元，每个存储单元被配置为实现多个状态之一，每个状态代表不同的多位数据，该方法包括：
同时(1)将第一存储单元从临时状态编程为第一选择状态、以及(2)将第二存储单元从第二选择状态编程为精细第二选择状态，所述临时状态代表比所述多位数据更少的位，而且所述精细第二选择状态具有比第二选择状态更高的检验电压。
26.一种半导体器件，包括：
非易失性存储单元阵列，包括多个存储单元，每个存储单元被配置为实现多个状态之一，每个状态代表不同的多位数据；
页缓冲器，被配置为存储正被编程到所述非易失性存储单元阵列中的数据；
电压产生器，被配置为产生用于施加到所述非易失性存储单元阵列的电压；
译码器，被配置为向所述非易失性存储单元阵列的字线施加电压；以及
控制器，被配置为控制所述电压产生器、所述译码器、和所述页缓冲器以第一同时(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态，所述精细第三选择状态具有比第三选择状态更高的检验电压。
27.一种卡，包括：
存储器件，该存储器件包括：
非易失性存储单元阵列，包括多个存储单元，每个存储单元被配置为实现多个状态之一，每个状态代表不同的多位数据，
页缓冲器，被配置为存储正被编程到所述非易失性存储单元阵列中的数据，
电压产生器，被配置为产生用于施加到所述非易失性存储单元阵列的电压，
译码器，被配置为向所述非易失性存储单元阵列的字线施加电压，以及
控制器，被配置为控制所述电压产生器、所述译码器、和所述页缓冲器以第一同时(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态，所述精细第三选择状态具有比第三选择状态更高的检验电压；以及
配置用于控制所述存储器件的控制单元。
28.一种系统，包括：
总线；
连接到所述总线的半导体器件，所述半导体器件包括：
非易失性存储单元阵列，包括多个存储单元，每个存储单元被配置为实现多个状态之一，每个状态代表不同的多位数据，
页缓冲器，被配置为存储正被编程到所述非易失性存储单元阵列中的数据，
电压产生器，被配置为产生用于施加到所述非易失性存储单元阵列的电压，
译码器，被配置为向所述非易失性存储单元阵列的字线施加电压，以及
控制器，被配置为控制所述电压产生器、所述译码器、和所述页缓冲器以第一同时(1)将第一存储单元从第一选择状态编程为第二选择状态、以及(2)将第二存储单元从第三选择状态编程为精细第三选择状态，所述精细第三选择状态具有比第三选择状态更高的检验电压；以及
连接到所述总线的输入/输出设备；以及
连接到所述总线的处理器，所述处理器被配置为经由所述总线与所述输入/输出设备和所述半导体器件通信。
CN200910165172.3A 2008-07-24 2009-07-23 非易失性存储器件及其编程方法 Active CN101635172B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020080072317A KR101468099B1 (ko) 2008-07-24 2008-07-24 불휘발성 메모리 장치의 프로그램 방법
KR72317/08 2008-07-24
US12/493,284 US8203878B2 (en) 2008-07-24 2009-06-29 Non-volatile memory devices and programming methods for the same
US12/493,284 2009-06-29

Publications (2)

Publication Number Publication Date
CN101635172A true CN101635172A (zh) 2010-01-27
CN101635172B CN101635172B (zh) 2015-04-01

Family

ID=41568524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910165172.3A Active CN101635172B (zh) 2008-07-24 2009-07-23 非易失性存储器件及其编程方法

Country Status (4)

Country Link
US (1) US8203878B2 (zh)
KR (1) KR101468099B1 (zh)
CN (1) CN101635172B (zh)
DE (1) DE102009035340A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543192A (zh) * 2010-12-30 2012-07-04 三星电子株式会社 非易失性存储器件的编程方法
CN103455384A (zh) * 2012-06-01 2013-12-18 三星电子株式会社 包括非易失性存储器件的存储设备及修复方法

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9123069B1 (en) 2008-02-11 2015-09-01 Amazon Technologies, Inc. Moving transaction details forward in buying process
KR100965071B1 (ko) * 2008-07-10 2010-06-21 주식회사 하이닉스반도체 불휘발성 메모리 장치의 프로그램 방법
US8320181B2 (en) * 2009-08-25 2012-11-27 Micron Technology, Inc. 3D memory devices decoding and routing systems and methods
JP5259666B2 (ja) * 2010-09-22 2013-08-07 株式会社東芝 不揮発性半導体記憶装置
JP5542737B2 (ja) 2011-05-12 2014-07-09 株式会社東芝 不揮発性半導体記憶装置
KR101893562B1 (ko) 2012-01-09 2018-10-04 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
KR102106866B1 (ko) * 2013-01-29 2020-05-06 삼성전자주식회사 멀티레벨 불휘발성 메모리 장치 및 프로그램 방법
KR102274280B1 (ko) * 2015-06-22 2021-07-07 삼성전자주식회사 불휘발성 메모리 장치의 동작 방법
KR20180057431A (ko) 2016-11-22 2018-05-30 삼성전자주식회사 비휘발성 메모리 장치
US11972811B2 (en) 2018-11-18 2024-04-30 NEO Semiconductor, Inc. Methods and apparatus for NAND flash memory
US11056190B2 (en) * 2018-11-18 2021-07-06 NEO Semiconductor, Inc. Methods and apparatus for NAND flash memory
US12002525B2 (en) 2018-11-18 2024-06-04 NEO Semiconductor, Inc. Methods and apparatus for NAND flash memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414566A (zh) * 2001-06-27 2003-04-30 三因迪斯克公司 降低非易失性存储器存储元件间耦合效应的方法
WO2005048266A1 (en) * 2003-11-13 2005-05-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20070183210A1 (en) * 2006-02-01 2007-08-09 Choi Ki-Hwan Program method of flash memory capable of compensating read margin reduced due to charge loss
CN101197189A (zh) * 2006-09-15 2008-06-11 三星电子株式会社 闪存装置和用于该闪存装置的编程方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4489084B2 (ja) 2007-01-22 2010-06-23 株式会社東芝 不揮発性半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1414566A (zh) * 2001-06-27 2003-04-30 三因迪斯克公司 降低非易失性存储器存储元件间耦合效应的方法
WO2005048266A1 (en) * 2003-11-13 2005-05-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US20070183210A1 (en) * 2006-02-01 2007-08-09 Choi Ki-Hwan Program method of flash memory capable of compensating read margin reduced due to charge loss
CN101197189A (zh) * 2006-09-15 2008-06-11 三星电子株式会社 闪存装置和用于该闪存装置的编程方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102543192A (zh) * 2010-12-30 2012-07-04 三星电子株式会社 非易失性存储器件的编程方法
US9818475B2 (en) 2010-12-30 2017-11-14 Samsung Electronics Co., Ltd. Method of programming nonvolatile memory device
CN103455384A (zh) * 2012-06-01 2013-12-18 三星电子株式会社 包括非易失性存储器件的存储设备及修复方法
CN103455384B (zh) * 2012-06-01 2017-10-27 三星电子株式会社 包括非易失性存储器件的存储设备及修复方法

Also Published As

Publication number Publication date
KR101468099B1 (ko) 2014-12-03
CN101635172B (zh) 2015-04-01
KR20100011198A (ko) 2010-02-03
DE102009035340A1 (de) 2010-04-22
US8203878B2 (en) 2012-06-19
US20100020602A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
CN101635172B (zh) 非易失性存储器件及其编程方法
EP2452341B1 (en) Optimized page programming order for non-volatile memory
US7489543B1 (en) Programming multilevel cell memory arrays
CN102543192B (zh) 非易失性存储器件的编程方法
USRE45515E1 (en) Built in on-chip data scrambler for non-volatile memory
KR101961324B1 (ko) 메모리 장치 및 메모리 장치의 파워 관리 방법
US8971110B2 (en) Nonvolatile memory device and programming method of the same
US8107287B2 (en) Method of programming nonvolatile memory device
CN108257640B (zh) 半导体存储装置及其操作方法
CN103106923A (zh) 存储器装置架构和操作
US11114173B2 (en) Semiconductor memory device and method of operating the same
US20150262636A1 (en) Enable/disable of memory chunks during memory access
CN105006251B (zh) Nand型闪存及其程序化方法
KR101348354B1 (ko) 낸드 플래시 메모리 장치의 페이지 데이터 독출 방법
US9607700B2 (en) Non-volatile memory device, memory system, and methods of operating the device and system
KR20150061098A (ko) 메모리 시스템 및 상기 메모리 시스템의 프로그래밍 방법
KR20210096490A (ko) 반도체 메모리 장치
US20090292860A1 (en) Method of programming non-volatile memory device
CN112242155B (zh) 半导体存储器装置
CN117116327A (zh) 半导体存储器装置及其操作方法以及操作控制器的方法
CN114388037A (zh) 半导体存储器设备和操作半导体存储器设备的方法
CN116798486A (zh) 对半导体存储器设备的选择晶体管进行编程的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant