CN101604101A - 用于面内切换模式液晶显示器装置的阵列基板 - Google Patents

用于面内切换模式液晶显示器装置的阵列基板 Download PDF

Info

Publication number
CN101604101A
CN101604101A CNA2008101846163A CN200810184616A CN101604101A CN 101604101 A CN101604101 A CN 101604101A CN A2008101846163 A CNA2008101846163 A CN A2008101846163A CN 200810184616 A CN200810184616 A CN 200810184616A CN 101604101 A CN101604101 A CN 101604101A
Authority
CN
China
Prior art keywords
electrode
data line
pattern
tft
array base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008101846163A
Other languages
English (en)
Other versions
CN101604101B (zh
Inventor
郑英敃
李树雄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN101604101A publication Critical patent/CN101604101A/zh
Application granted granted Critical
Publication of CN101604101B publication Critical patent/CN101604101B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134363—Electrodes characterised by their geometrical arrangement for applying an electric field parallel to the substrate, i.e. in-plane switching [IPS]
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/124—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode interdigital

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及用于面内切换模式液晶显示装置的阵列基板，该阵列基板包括：选通线；栅绝缘层；第一和第二数据线；第一薄膜晶体管(TFT)，连接到第一数据线；第二TFT，连接到第二数据线；钝化层；第一图案，连接到第一TFT并且沿选通线延伸；彼此分离的多个第一电极，连接到第一图案并且与第一和第二数据线平行；第二图案，以与第一图案平行的方式延伸；第二电极，沿第一数据线延伸并且与第一数据线分离第一距离；第三电极，连接到第二图案并且沿第二数据线延伸，该第三电极连接到第二TFT并且与第二数据线分离第二距离；以及多个第四电极，连接到第二图案并且与多个第一电极交替排列，其中多个第一电极和多个第四电极置于第二与第三电极之间。

Description

用于面内切换模式液晶显示器装置的阵列基板
技术领域
本发明涉及用于面内切换(IPS)模式液晶显示(LCD)装置的阵列基板，尤其涉及用于具有提高的孔径比的IPS模式LCD装置的阵列基板。
背景技术
本申请要求2008年6月13日提交的韩国专利申请No.2008-0055903的优先权，在此以引证的方式并入。
现有技术液晶显示(LCD)装置使用液晶分子的光学各向异性和极化性质。由于液晶分子具有细长形状，所以液晶分子具有确定的取向方向。通过施加横跨液晶分子的电场能够控制液晶分子的取向方向。换句话说，随着电场的强度或方向改变，液晶分子的取向也改变。由于入射光根据由液晶分子的光学各向异性产生的液晶分子的取向(orientation)发生折射，因此通过控制透光率能够显示图像。
由于包括薄膜晶体管(TFT)作为开关元件的LCD装置(称为有源矩阵LCD(AM-LCD)装置)在高分辨率以及显示运动图像方面具有卓越特征，因此已经广泛使用AM-LCD装置。
AM-LCD装置包括阵列基板、滤色基板和夹在它们之间的液晶层。阵列基板可包括像素电极和TFT，滤色基板可包括滤色层和公共电极。AM-LCD装置由像素电极与公共电极之间的电场驱动，从而在透射比和孔径比方面具有优异的性质。然而，由于AM-LCD装置使用垂直电场，因此AM-LCD装置具有不良视角。
面内切换(IPS)模式LCD装置可用来解决上述限制。图1是相关技术IPS模式LCD装置的截面图。如图1所示，相关技术IPS模式LCD装置包括彼此分离并面对的阵列基板和滤色基板。阵列基板包括第一基板10、公共电极17和像素电极30。虽然未示出，但是阵列基板可包括TFT、选通线、数据线等。滤色基板包括第二基板9、滤色层(未示出)等。在第一基板10与第二基板9之间夹有液晶层11。由于公共电极17和像素电极30形成在第一基板10的相同水平面上，因此在公共电极17与像素电极30之间产生水平电场“L”。
图2A和2B是表示相关技术IPS模式LCD装置的开/关情况截面图。如图2A所示，当向IPS模式LCD装置施加电压时，公共电极17与像素电极30上方的液晶分子11a不发生改变。但是，公共电极17与像素电极30之间的液晶分子11b由于水平电场“L”的作用水平地排列。由于液晶分子11通过水平电场“L”排列，因此IPS模式LCD装置的特点是视角广。例如，IPS模式LCD装置具有大约80度到大约85度的视角，并且没有图像反转或颜色反转。
图2B表示当不向IPS模式LCD装置施加电压时的情形。因为在公共电极17与像素电极30之间没有产生电场，所以液晶分子11的排列不会改变。
图3是用于相关技术IPS模式LCD装置的阵列基板的一部分的平面图。在图3中，阵列基板40包括选通线43、公共线47、数据线60、多个公共电极49a和49b、多个像素电极70和薄膜晶体管(TFT)Tr。选通线43沿第一方向延伸，公共线47与选通线43平行。数据线60沿与第一方向不同的第二方向延伸，以与选通线43和公共线47交叉。特定地，选通线43和数据线60的交叉限定像素区P。
在选通线43与数据线60的交叉部分设置有TFT Tr。TFT Tr包括栅极45、半导体层50、源极53和漏极55。源极53从数据线60延伸出来，而栅极45从选通线43延伸出来。像素电极70通过漏极接触孔67连接到漏极55并且设置于像素区P中。公共电极49a和49b与像素电极70交替排列，并且从公共线47延伸出来。
公共电极包括第一公共电极49a和第二公共电极49b。第二公共电极49b设置于第一公共电极49a之间，而每个第一公共电极49a设置为与数据线60相邻。在此情况下，第一公共电极49a与数据线60分开预定距离。通过横跨像素区P的公共线47向公共电极49a和49b施加公共电压，并且需要对由充入恒定电压导致的公共电压之间的不同进行附加补偿或调整(tuning)。因此，制造成本增加并且制造工艺复杂。
此外，由于第一公共电极49a与数据线60分离以防止第一公共电极49a与数据线60之间的信号干扰，因此IPS模式LCD装置的孔径比降低。
发明内容
因此，本发明致力于能够基本上避免由于相关技术的限制和缺点引起的一个或更多个问题的IPS模式LCD装置的阵列基板。
本发明的附加特征和优点将在下面的说明中加以阐述，并且通过说明将部分地变得清楚，或者可以通过对本发明的实施而获知。通过在文字说明及其权利要求以及附图中具体指出的结构可以认识并实现本发明的目标和其他优点。
为了实现这些目的和其他优点，并且根据本文中所具体体现和广泛描述的发明宗旨，提供了一种用于面内切换模式液晶显示装置的阵列基板，该阵列基板包括：选通线，该选通线位于基板；栅绝缘层，该栅绝缘层位于选通线上；第一和第二数据线，该第一和第二数据线位于栅绝缘层上并且与选通线交叉以限定像素区；第一薄膜晶体管(TFT)，该第一薄膜晶体管位于像素区中并且连接到选通线和第一数据线；第二TFT，该第二TFT位于像素区中并且连接到选通线和第二数据线；钝化层，该钝化层位于第一和第二数据线以及第一和第二TFT上；第一图案，该第一图案连接到第一TFT并且沿选通线延伸；连接到第一图案并且彼此分离的多个第一电极，该多个第一电极与第一和第二数据线平行；第二图案，该第二图案以与第一图案平行的方式延伸；第二电极，该第二电极沿第一数据线延伸并且与第一数据线分离第一距离；第三电极，该第三电极连接到第二图案并且沿第二数据线延伸，所述第三电极连接到第二TFT并且与第二数据线分离第二距离；多个第四电极，该多个第四电极连接到第二图案并且与多个第一电极交替排列，其中多个第一电极和多个第四电极置于第二与第三电极之间。
应当理解前述一般描述和以下详细描述是示例性的和解释性的，并且旨在对所要求保护的本发明提供进一步说明。
附图说明
附图被包括进来以提供对本发明的进一步理解，并且被并入并构成本申请的一部分，附图例示了本发明的实施方式，并与说明书一起用于解释本发明的原理。
图1是相关技术IPS模式LCD装置的截面图；
图2A和2B是表示相关技术IPS模式LCD装置的开/关情况的截面图；
图3是用于相关技术IPS模式LCD装置的阵列基板的一部分的平面图；
图4是示出根据本发明第一实施方式的用于IPS模式LCD装置的阵列基板的一个像素区的示意性平面图；
图5是沿图4中的线V-V提取的截面图；
图6是沿图4中的线VI-VI提取的截面图；
图7是沿图4中的线VII-VII提取的截面图；
图8是示出根据本发明第二实施方式的用于IPS模式LCD装置的阵列基板的一个像素区的示意性平面图；
图9是沿图8中的线IX-IX提取的截面图；
图10是沿图8中的线X-X提取的截面图；
图11是沿图8中的线XI-XI提取的截面图；以及
图12是示出根据本发明第三实施方式的用于IPS模式LCD装置的阵列基板的一个像素区的示意性平面图。
具体实施方式
下面将详细说明本发明的实施方式，其多个实施例被例示在附图中。
图4是示出根据本发明第一实施方式的用于IPS模式LCD装置的阵列基板的一个像素区的示意性平面图。在图4中，阵列基板包括在基极101上的第一选通线105a和第二选通线105b，以及第一和第二数据线133a和133b。第一和第二数据线133a和133b的每个与第一和第二选通线105a和105b交叉以限定像素区P。
在各像素区P中形成有第一和第二TFT Tr1和Tr2。第一TFT Tr1设置于第二选通线105a与第一数据线133a的交叉部分，而第二TFT Tr2设置于第二选通线105b与第二数据线133b的交叉部分。第一TFT Tr1连接到第二选通线105b和第一数据线133a，而第二TFT Tr2连接到第二选通线105b和第二数据线133b。虽然未示出，但是在图4中的像素区P上方的像素区(upper pixel region)中也存在两个TFT。上方的像素区中的两个TFT的其中一个连接到第一选通线105a和第一数据线133a，而上方的像素区中的两个TFT的另一个连接到第一选通线105a和第二数据线133b。在下文中，第一和第二选通线105a和105b称为选通线105。
第一TFT Tr1包括：第一栅极108a；栅绝缘层(未示出)；第一半导体层(未示出)，包括本征非晶硅的第一有源层(未示出)和掺杂非晶硅的第一欧姆接触层(未示出)；第一源极136a和第一漏极139a。第一半导体层和栅绝缘层层叠在第一栅极108a上，而第一源极136a和第一漏极139a形成在第一半导体层上。第一源极136a与第一漏极139a分离。第二TFT Tr2包括第二栅极108b；栅绝缘层(未示出)；第二半导体层(未示出)，包括本征非晶硅的第二有源层(未示出)和掺杂非晶硅的第二欧姆接触层(未示出)；第二源极136b和第二漏极139b。第二半导体层和栅绝缘层层叠在第二栅极108b，第二源极136b和第二漏极139b形成在第二半导体层上。第二源极136b与第二漏极139b分离。
第一栅极108a和第二栅极108b连接到选通线105，而第一源极136a和第二源极136b分别连接到第一和第二数据线133a和133b。
在像素区P中，第一电极141沿第一数据线133a形成，以与第一数据线133a相邻。第一电极141的一个端部连接到第一TFT Tr1的第一漏极139a，而第一电极141的另一个端部弯曲。第一电极141的弯曲部分被限定为第一弯曲部分143。在像素区P中，第二电极147沿第二数据线133b形成，以与第二数据线133b相邻。第二电极147的一个端部连接到第二TFT Tr2的第二漏极139b，而第二电极147的另一个端部弯曲，以面对第一电极141的另一个端部。第二电极147的所述一个端部进一步沿选通线105延伸。延伸部分被限定为第二弯曲部分145。
此外，第一和第二图案160和165形成为与选通线105平行并且与选通线105分离。第一图案160位于选通线105与第二图案165之间。第一图案160通过第一接触孔153连接到第一电极141，而第二图案165通过第二接触孔155连接到第二电极147。第一接触孔153与第一电极141的一个端部对应，而第二接触孔155与第二电极147的另一个端部对应。由于第一电极141从第一漏极139a延伸出来，因此第一接触孔153可与第一漏极139a的一部分对应。
而且，在像素区P中，多个第三电极162从第一图案160延伸出来并且彼此分离。多个第四电极168从第二图案165延伸出来并且彼此分离。第三电极162和第四电极168彼此交替排列并且设置于第一和第二图案160和165与第一和第二电极141和147之间。
第一图案160与第二电极147的第二弯曲部分145重叠，从而第一图案160的重叠部分、第二电极147的第二弯曲部分145以及它们之间的绝缘材料层(未示出)构成第一存储电容StgC1。第二图案165与第一电极141的第一弯曲部分143重叠，从而第二图案165的重叠部分、第一电极141的第一弯曲部分143以及它们之间的绝缘材料层(未示出)构成第二存储电容StgC2。
在根据本发明的阵列基板中，以脉冲轮廓(pulse profile)方式向第一数据线133a施加大于基准电压的高信号电压，并且以脉冲轮廓方式向第二数据线133b施加小于基准电压的低信号电压。由于第三电极162通过第一图案160、第一接触孔153、第一电极141和第一TFT Tr1电连接到第一数据线133a，而第四电极168通过第二图案165、第二接触孔155、第二电极147和第二TFT Tr2电连接到第二数据线133b，因此由于脉冲方案(pulse pattern)中高信号电压和低信号电压的作用，在第三电极162和第四电极168中存在电压差。结果，在第三电极162与第四电极168之间感应水平电场。即使第一和第二TFT TFT1和TFT2具有截止状态，由于第一和第二存储电容StgC1和StgC2，也能够保持第三电极162和第四电极168之间的电压差。
与图3中的相关技术阵列基板比较，不存在与数据线相邻的公共电极。因此，不需要对由充入恒定电压导致的公共电压之间的不同进行附加补偿或调整。结果，能够降低制造成本并且能够简化制造工艺。此外，由于高信号电压和低信号电压具有脉冲图案，因此能够防止例如闪烁现象的问题，从而IPS模式LCD装置具有提高的图像质量。
参考图5到7，说明图4中的根据本发明第一实施方式的阵列基板的截面结构。图5是沿图4中的线V-V提取的截面图，图6是沿图4中的线VI-VI提取的截面图，图7是沿图4中的线VII-VII提取的截面图。在像素区中限定了形成有第一和第二TFT的开关区TrA以及形成有第一存储电容的存储区StgA。
在图5到7中，在基板101上形成第一金属材料的选通线105(图4中)。在基板101上开关区TrA中形成连接到选通线的第一和第二栅极108a和108b。第一和第二栅极108a和108b由与选通线相同的材料形成。
在选通线以及第一和第二栅极108a和108b上形成无机绝缘材料的栅绝缘层113。在栅绝缘层113上形成第二金属材料的第一和第二数据线133a和133b。第一和第二数据线133a和133b与选通线交叉，以限定像素区P。在开关区TrA中，在栅绝缘层113上形成包括第一有源层120a和第一欧姆接触层123a的第一半导体层126a以及包括第二有源层120b和第二欧姆接触层123b的第二半导体层126b。第一半导体层126a和第二半导体层126b分别与第一栅极108a和第二栅极108b对应。在第一半导体层126a上形成彼此分离的第一源极136a和第一漏极139a，而在第二半导体层126b上形成彼此分离的第二源极136b和第二漏极139b。第一源极136a连接到第一数据线133a，而第二源极136b连接到第二数据线133b。第一源极136a、第一漏极139a、第二源极136b和第二漏极139b中的每个可由与第一和第二数据线133a和133b相同的材料形成。第一栅极108a、栅绝缘层113、第一半导体层126a、第一源极136a和第一漏极139a构成第一TFT Tr1。第二栅极108b、栅绝缘层113、第二半导体层126b、第二源极136b和第二漏极139b构成第二TFT Tr2。
此外，在栅绝缘层113上形成与第一数据线133a平行且相邻的第一电极141。第一电极141连接到第一漏极139a并且由与第一漏极139a相同的材料形成。再次参考图4，第一电极141的一端连接到第一漏极139a，而第一弯曲部分143(图4中)从第一电极141的另一端延伸入形成第二存储电容StgC2的区域。第一电极141的第一弯曲部分被限定为第二存储电容StgC2(图4中)的第一电容电极。
参考图5到7，在栅绝缘层113上形成与第二数据线133b平行且相邻的第二电极147。第二电极147连接到第二漏极139b，并且由与第二漏极139b相同的材料形成。第二电极147的一端连接到第二漏极139b，而第二弯曲部分145从第二电极147的一端延伸入存储区StgA。第二电极147的第二弯曲部分145被限定为第一存储电容StgC1的第一电容电极。
在第一和第二数据线133a和133b、第一电极141和第二电极147每个的下方，形成具有第一半导体图案124和第二半导体图案121的双层结构的半导体图案127。第一半导体图案124和第二半导体图案121分别由与欧姆接触层123a和123b、以及有源层120a和120b相同的材料形成。在第一和第二数据线133a和133b、第一电极141和第二电极147每个的下方是否设置半导体图案127取决于阵列基板的制造方法。按照另一种制造工艺可省略半导体图案。
在第一和第二数据线133a和133b、第一和第二TFT Tr1和Tr2以及第一和第二电极141和147上形成钝化层150。钝化层150具有分别露出部分第一漏极139a和部分第二电极147的第一接触孔153和第二接触孔155。钝化层150可由无机绝缘材料和有机绝缘材料其中之一形成。
在钝化层150上形成第三金属材料的第一图案160。第一图案160通过第一接触孔153与第一漏极139a接触，并且第一图案160与第二电极147的第二弯曲部分145重叠。第一图案160的重叠部分被限定为第一存储电容StgC1的第二电容电极。第二电极147的第二弯曲部分145作为第一电容电极，第一图案160的重叠部分作为第二电容电极，以及钝化层150作为介电材料层一起构成第一存储电容StgC1。此外，多个第三电极162从第一图案160延伸出来并且彼此分离。在钝化层150上形成第二图案165。第二图案165通过第二接触孔155与第二电极147接触，并且第二图案165与第一电极141的第一弯曲部分143(图4中)重叠。第二图案165与第一图案160分离并且平行。第二图案165的重叠部分被限定为第二存储电容StgC2(图4中)的第二电容电极。第一电极141的第一弯曲部分143(图4中)作为第一电容电极，第二图案165的重叠部分作为第二电容电极，以及钝化层150作为介电材料层一起构成第二存储电容StgC2(图4中)。此外，多个第四电极168从第二图案165延伸出来并且彼此分离。第三电极162和第四电极168彼此交替地排列。第二图案165、第三电极162和第四电极168可由与第一图案160相同的材料形成。
在根据本发明第一实施方式的上述阵列基板中，在与第一数据线133a相同的层并且由与第一数据线133a相同的材料形成第一电极141。此外，第一电极141设置为与第一数据线133a相邻。而且，在与第二数据线133b相同的层并且由与第二数据线133b相同的材料形成第二电极147。第二电极147设置为与第二数据线133b相邻。为了避免第一数据线133a与第一电极141之间以及第二数据线133b与第二电极147之间的短路问题(shortage problem)，第一和第二电极141和147分别与第一和第二数据线133a和133b分开第一距离d1。虽然图4中的阵列基板与现有技术阵列基板相比具有提高的孔径比，但是孔径比的限制仍然存在。
图8是示出根据本发明第二实施方式的用于IPS模式LCD装置的阵列基板的一个像素区的示意性平面图。图8中的阵列基板的孔径比提高得更大。
在图8中，阵列基板包括在基板201上的第一和第二选通线205a和205b以及第一和第二数据线233a和233b。各第一和第二数据线233a和233b与第一和第二选通线205a和205b交叉，以限定像素区P。
在各像素区P中形成第一和第二TFT Tr1和Tr2。第一TFT Tr1设置于第二选通线205b与第一数据线233a的交叉部分，而第二TFT Tr2设置于第二选通线205b与第二数据线233b的交叉部分。第一TFT Tr1连接到第二选通线205b和第一数据线233a，而第二TFT Tr2连接到第二选通线205b和第二数据线233b。虽然未示出，但是在图8中的像素区P上方的像素区中也存在两个TFT。上方的像素区中的两个TFT的其中一个连接到第一选通线205a和第一数据线233a，而上方的像素区中的两个TFT的另一个连接到第一选通线205a和第二数据线233b。在下文中，第一和第二选通线205a和205b称为选通线205。
第一TFT Tr1包括：第一栅极208a；栅绝缘层(未示出)；第一半导体层(未示出)，包括本征非晶硅的第一有源层(未示出)和掺杂非晶硅的欧姆接触层(未示出)；第一源极236a和第一漏极239a。第一半导体层和栅绝缘层层叠在第一栅极208a上，而第一源极236a和第一漏极239a形成在第一半导体层上。第一源极236a与第一漏极239a分离。第二TFTTr2包括：第二栅极208b；栅绝缘层(未示出)；第二半导体层(未示出)，包括本征非晶硅的第二有源层(未示出)和掺杂非晶硅的第二欧姆接触层(未示出)；第二源极236b和第二漏极239b。第二半导体层和栅绝缘层层叠在第二栅极208b上，而第二源极236b和第二漏极239b形成在第二半导体层上。第二源极236b与第二漏极239b分离。
第一栅极208a和第二栅极208b连接到选通线205，而第一源极236a和第二源极236b分别连接到第一和第二数据线233a和233b。第二TFTTr2的第二漏极239b沿选通线205的方向延伸，从而形成漏极延伸部分245。
在像素区P中，第一图案260形成为与选通线205基本上平行。第一图案260与漏极延伸部分245重叠，以形成存储电容StgC。第一图案260通过第一接触孔253与第一TFT Tr1的第一漏极239a接触。多个第一电极262从第一图案260延伸出来并且彼此分离。
在像素区P中，第二电极264形成为与第二数据线233b平行并且相邻。第二电极264的一端通过第二接触孔255与漏极延伸部分245接触。第二电极264的另一端弯曲以形成第二图案265，该第二图案265与第一图案260平行并且面对第一图案260。此外，第二图案265弯曲，以形成与第一数据线233a平行且相邻的第三电极266。多个第四电极268从第二图案265延伸出来并且彼此分离。第一电极262和第四电极268彼此交替排列，并且设置于第一与第二图案260和265之间以及第二与第三电极264和266之间。虽然在图8中第二和第三电极264和266连接到第二TFT Tr2，但是它们可以连接到第一TFT Tr1而不连接到第二TFTTr2。在此情况下，第一图案260连接到第二TFT Tr2。
根据本发明第二实施方式的阵列基板具有一个存储电容StgC。因此，可以在与第一和第二数据线233a和233b不同的层上形成第二和第三电极264和266。此外，分别与第二数据线233b和第一数据线233a相邻的第二和第三电极264和266连接到第一和第二TFT Tr1和Tr2的其中一个。由于在第一数据线233a与第三电极266之间以及在第二数据线233b与第二电极264之间不存在短路问题，因此第二和第三电极264和266可以定位为分别比图4中阵列基板的第二和第三电极更接近第二数据线233b和第一数据线233a。即，第一数据线233a与第三电极266之间以及第二数据线233b与第二电极264之间的第二距离d2小于第一距离d1(图4中)。第二距离d2可小于大约5微米。因此，进一步提高阵列基板的孔径比。
参考图9到图11，说明图8中根据本发明第二实施方式的阵列基板的截面结构。图9是沿图8中的线IX-IX提取的截面图，图10是沿图8中的线X-X提取的截面图，图11是沿图8中的线XI-XI提取的截面图。在像素区中限定了形成有第一和第二TFT的开关区TrA以及形成有第一存储电容的存储区StgA。
在图9到图11中，在基板201上形成第一金属材料的选通线205(图8中)。在基板201上开关区TrA中形成连接到选通线的第一和第二栅极208a和208b。第一和第二栅极208a和208b由与选通线相同的材料形成。
在选通线以及第一和第二栅极208a和208b上形成无机绝缘材料的栅绝缘层213。在栅绝缘层213上形成第二金属材料的第一和第二数据线233a和233b。第一和第二数据线233a和233b与选通线交叉，以限定像素区P。在开关区TrA中，在栅绝缘层213上形成包括第一有源层220a和第一欧姆接触层223a的第一半导体层226a以及包括第二有源层220b和第二欧姆接触层223b的第二半导体层226b。第一半导体层226a和第二半导体层226b分别与第一和第二栅极208a和208b对应。在第一半导体层226a上形成彼此分离的第一源极236a和第一漏极239a，而在第二半导体层226b上形成彼此分离的第二源极236b和第二漏极239b。第一源极236a连接到第一数据线233a，而第二源极236b连接到第二数据线233b。第一源极236a、第一漏极239a、第二源极236b和第二漏极239b的每个可由与第一和第二数据线233a和233b相同的材料形成。第一栅极208a、栅绝缘层213、第一半导体层226a、第一源极236a和第一漏极239a构成第一TFT Tr1。第二栅极208b、栅绝缘层213、第二半导体层226b、第二源极236b和第二漏极239b构成第二TFT Tr2。第二漏极239b延伸入开关区StgA中，以形成与选通线基本上平行的漏极延伸部分245。漏极延伸部分245被限定为存储电容的第一电容电极。
在第一和第二数据线233a和233b每个的下方形成具有第一半导体图案224和第二半导体图案221的双层结构的半导体图案227。分别由与欧姆接触层223a和223b以及有源层220a和220b相同的材料形成第一和第二半导体图案224和221。在第一和第二数据线233a和233b每个的下方是否设置半导体图案227取决于阵列基板的制造方法。按照另一种制造工艺可省略半导体图案。
在第一和第二数据线133a和133b以及第一和第二TFT Tr1和Tr2上形成钝化层250。钝化层250具有第一接触孔253和第二接触孔255，该第一接触孔253和第二接触孔255分别露出部分第一漏极239a和部分第二漏极239b，特别是漏极延伸部分245。钝化层250可由无机绝缘材料和有机绝缘材料其中之一形成。
在钝化层250上形成第三金属材料的第一图案260。第一图案260通过第一接触孔253与第一漏极239a接触，并且第一图案260与漏极延伸部分245重叠。第一图案260的重叠部分被限定为存储电容StgC的第二电容电极。多个第一电极262从第一图案260延伸出来并且彼此分离。此外，第二电极264由与第一电极262的相同材料并且在与第一电极262相同的层形成。第二电极264的一端接触第二漏极239b，特别是漏极延伸部分245。第二电极264与第二数据线223b基本上平行并且相邻。第二电极264的另一端弯曲以形成与第一图案260平行并且面对第一图案260的第二图案265。此外，第二图案265弯曲以形成与第一数据线233a平行并且相邻的第三电极266。多个第四电极268从第二图案265延伸出来并且彼此分离。第一电极262和第四电极268彼此交替排列并且设置于第一与第二图案260和265之间以及第二与第三电极264和266之间。
在上述阵列基板中，在栅绝缘层213上形成各第一和第二数据线233a和233b，而在钝化层250上形成分别与第二数据线233b和第一数据线233a相邻的各第二和第三电极264和266。由于在第一数据线233a与第三电极266之间以及第二数据线233b与第二电极264之间不存在短路问题，因此第二电极264和第三电极266可以定位为分别更接近第二数据线233b和第一数据线233a。第三电极266和第二电极264分别与第一和第二数据线233a和233b分离范围小于大约5微米的第二距离d2。因此，能够提高阵列基板的孔径比。
图12是示出根据本发明第三实施方式的用于IPS模式LCD装置的阵列基板的一个像素区的示意性平面图。将省略对具有与图8中的相同结构的元件的说明。
与图8中的阵列基板不同，在图12中与第一数据线相邻的电极不连接到与第二数据线相邻的电极。参考图12，与第一数据线333a基本上平行并且相邻的多个第一电极362和第三电极363连接到第一图案360。由于第一图案360从连接到第一数据线333a的第一TFT Tr1的第一漏极339a延伸出来，因此第一电极362和第三电极363连接到第一TFT Tr1。在与第一数据线333a不同的层上形成第三电极363。此外，与第二数据线333b基本上平行并且相邻的第二电极364连接到第二TFT Tr2，而多个第四电极368通过第二电极364连接到第二TFT Tr2。第三电极363和第二电极364分别与第一和第二数据线333a和333b分离范围小于大约5微米的第三距离d3。由于第一和第三电极362和363的数目与第二和第四电极364和368的数目相同，因此进一步提高孔径比。
参考图8到11，说明根据本发明第二实施方式的用于IPS模式LCD装置的阵列基板的制造工艺。
首先，在基板201的整个表面上沉积第一金属材料，以形成第一金属层(未示出)。执行掩模工艺以构图第一金属层(未示出)，其中掩模工艺包括涂敷光刻胶(PR)层的步骤、曝光PR层的步骤、对曝光后PR层进行显影的步骤、蚀刻相应金属层并剥离剩余PR图案的步骤。结果，在基板201上形成选通线205以及连接到选通线205的第一和第二栅极208a和208b。
随后，通过沉积例如二氧化硅(SiO2)和氮化硅(SiNx)的无机绝缘材料，在选通线205以及第一和第二栅极208a和208b上形成栅绝缘层213。
随后，在栅绝缘层213上顺序形成本征非晶硅层(未示出)、掺杂非晶硅层(未示出)和第二金属材料层(未示出)。然后，通过双掩模工艺或使用折射曝光掩模或半色调掩模的单掩工艺对本征非晶硅层(未示出)、掺杂非晶硅层(未示出)和第二金属材料层(未示出)进行构图，以形成本征非晶硅的第一和第二有源层220a和220b、掺杂非晶硅的第一和第二欧姆接触层223a和223b、第一和第二源极236a和236b以及第一和第二漏极239a和239b。第一和第二有源层220a和220b分别与第一和第二栅极208a和208b对应。第一和第二欧姆接触层223a和223b分别设置于第一和第二有源层220a和220b上，并且分别露出部分第一有源层220a和部分第二有源层220b。第一源极236a和第一漏极239a设置于第一欧姆接触层223a上并且第一源极236a和第一漏极239a彼此分离。第二源极236b和第二漏极239b设置于第二欧姆接触层223b上并且第二源极236b和第二漏极239b彼此分离。同时，在栅绝缘层213上或上方形成第一数据线233a和第二数据线233b。第一和第二数据线233a和233b每个都与选通线205交叉，以限定像素区P。第一和第二源极236a和236b分别连接到第一和第二数据线233a和233b。第二漏极239b延伸入开关区StgA中，以形成与选通线205基本上平行的漏极延伸部分245。漏极延伸部分245用作存储电容StgC的第一电容电极。
当通过单掩模工艺形成第一和第二有源层220a和220b、第一和第二欧姆接触层223a和223b、第一和第二数据线233a和233b、第一和第二源极236a和236b，以及第一和第二漏极239a和239b时，在第一和第二数据线233a和233b每个的下方形成具有第一半导体图案224和第二半导体图案221的双层结构的半导体图案227，如图6和7所示。
然而，当通过不同的掩模工艺形成第一和第二有源层220a和220b、第一和第二欧姆接触层223a和223b、第一和第二数据线233a和233b、第一和第二源极236a和236b，以及第一和第二漏极239a和239b时，在第一和第二数据线233a和233b每个的下方不存在半导体图案227。在此情况下，第一和第二有源层和第一和第二欧姆接触层中的每个具有岛状。
第一栅极208a、栅绝缘层213、第一半导体层226a、第一源极236a和第一漏极239a构成第一TFT Tr1。第二栅极208b、栅绝缘层213、第二半导体层226b、第二源极236b和第二漏极239b构成第二TFT Tr2。
随后，通过沉积例如二氧化硅(SiO2)和氮化硅(SiNx)的无机绝缘材料，在第一和第二数据线133a和133b以及第一和第二TFT Tr1和Tr2上形成钝化层250。通过掩模工艺对钝化层250进行构图，以形成第一和第二接触孔253和255，该第一和第二接触孔253和255分别露出部分第一漏极239a和部分第二漏极239b，特别是漏极延伸部分245。
随后，通过沉积例如氧化铟锡(ITO)和氧化铟锌(IZO)的透明导体材料，在钝化层250上形成透明导电材料层(未示出)。通过掩模工艺对透明导电材料层进行构图，以形成第一图案260和第一电极262。第一图案260通过第一接触孔253与第一漏极239a接触，并且延伸入存储区中以与漏极延伸部分245重叠。第一图案260的重叠部分用作存储电容StgC的第二电容电极。第一电极262从第一图案260延伸出来并且彼此分离。同时，在钝化层250上形成第二电极264、第二图案265、第三电极266和第四电极268。第二电极264与第二数据线233b基本上平行并且相邻。第二电极264的一端通过第二接触孔255与第二漏极239b接触，而第二电极264的另一端弯曲以形成与第一图案260平行并且与第一图案260相对的第二图案265。第二图案265弯曲以形成与第一数据线233a平行且相邻的第三电极266。多个第四电极268从第二图案265延伸出来并且彼此分离。第一电极262和第四电极268彼此交替地排列，并且设置于第一与第二图案260和265之间以及第二与第三电极264和266之间。
本领域技术人员应当清楚，在不脱离本发明的精神或范围的情况下，可以对本发明进行各种修改和变型。因而，本发明将覆盖落入所附权利要求及其等同范围内的对本发明的各种修改和变型。

Claims (11)

1、一种用于面内切换模式液晶显示装置的阵列基板，所述阵列基板包括：
选通线，该选通线位于基板上；
栅绝缘层，该栅绝缘层位于所述选通线上；
第一数据线和第二数据线，该第一数据线和第二数据线位于所述栅绝缘层上并且与所述选通线交叉以限定像素区；
第一薄膜晶体管，该第一薄膜晶体管位于所述像素区中并且连接到所述选通线和所述第一数据线；
第二薄膜晶体管，该第二薄膜晶体管位于所述像素区中并且连接到所述选通线和所述第二数据线；
钝化层，该钝化层位于所述第一数据线和所述第二二数据线以及所述第一薄膜晶体管和所述第二薄膜晶体管上；
第一图案，该第一图案连接到所述第一薄膜晶体管并且沿所述选通线延伸；
多个第一电极，该多个第一电极连接到所述第一图案并且彼此分离，所述多个第一电极与所述第一数据线和所述第二数据线平行；
第二图案，该第二图案以与所述第一图案平行的方式延伸；
第二电极，该第二电极沿所述第一数据线延伸并且与所述第一数据线分离第一距离；
第三电极，该第三电极连接到所述第二图案并且沿所述第二数据线延伸，所述第三电极连接到所述第二薄膜晶体管并且与所述第二数据线分离第二距离；以及
多个第四电极，该多个第四电极连接到所述第二图案并且与所述多个第一电极交替地排列，
其中，所述多个第一电极和所述多个第四电极设置于所述第二电极和所述第三电极之间。
2、根据权利要求1所述的阵列基板，其中所述第一薄膜晶体管和所述第二薄膜晶体管各包括位于所述基板上的栅极、位于所述栅绝缘层上的半导体层以及位于所述半导体层上的漏极和源极。
3、根据权利要求2所述的阵列基板，其中所述第一薄膜晶体管和所述第二薄膜晶体管的所述栅极连接到所述选通线，并且其中所述第一薄膜晶体管的所述源极连接到所述第一数据线，而所述第二薄膜晶体管的所述源极连接到所述第二数据线。
4、根据权利要求2所述的阵列基板，其中所述第二薄膜晶体管的漏极延伸以与所述第一图案重叠，而绝缘材料的所述钝化层设置在所述漏极和所述第一图案之间。
5、根据权利要求2所述的阵列基板，其中所述钝化层包括将所述第一薄膜晶体管的所述漏极露出的第一接触孔，以及将所述第二薄膜晶体管的所述漏极露出的第二接触孔，其中所述第一图案和所述第三电极分别通过所述第一接触孔和所述第二接触孔与所述第一薄膜晶体管的漏极以及所述第二薄膜晶体管的漏极接触。
6、根据权利要求1所述的阵列基板，其中所述第一图案和第二图案、所述多个第一电极、所述第二电极、所述第三电极和所述多个第四电极由彼此相同的材料形成并且都形成在所述钝化层上。
7、根据权利要求1所述的阵列基板，其中所述第一距离和第二距离各小于大约5微米。
8、根据权利要求1所述的阵列基板，其中向所述第一数据线施加大于基准电压的第一信号电压，而向所述第二数据线施加小于所述基准电压的第二信号电压。
9、根据权利要求1所述的阵列基板，其中所述第二电极连接到所述第一图案。
10、根据权利要求1所述的阵列基板，其中所述第二电极连接到所述第二图案。
11、根据权利要求1所述的阵列基板，其中所述多个第一电极和所述多个第四电极设置于所述第一图案和所述第二图案之间。
CN2008101846163A 2008-06-13 2008-12-08 用于面内切换模式液晶显示器装置的阵列基板 Active CN101604101B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020080055903A KR20090129805A (ko) 2008-06-13 2008-06-13 횡전계형 액정표시장치용 어레이 기판
KR10-2008-0055903 2008-06-13
KR1020080055903 2008-06-13

Publications (2)

Publication Number Publication Date
CN101604101A true CN101604101A (zh) 2009-12-16
CN101604101B CN101604101B (zh) 2011-12-07

Family

ID=41414279

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101846163A Active CN101604101B (zh) 2008-06-13 2008-12-08 用于面内切换模式液晶显示器装置的阵列基板

Country Status (3)

Country Link
US (1) US8378944B2 (zh)
KR (1) KR20090129805A (zh)
CN (1) CN101604101B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629607A (zh) * 2012-02-09 2012-08-08 京东方科技集团股份有限公司 阵列基板和双视场显示装置及其制造方法
CN102629041A (zh) * 2012-02-09 2012-08-08 京东方科技集团股份有限公司 一种3d显示装置及其制造方法
WO2018161411A1 (zh) * 2017-03-08 2018-09-13 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制造方法
CN112002278A (zh) * 2020-08-28 2020-11-27 合肥维信诺科技有限公司 一种显示面板及其调试方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101237790B1 (ko) * 2008-06-13 2013-03-04 엘지디스플레이 주식회사 횡전계형 액정표시장치용 어레이 기판
KR101987985B1 (ko) 2012-05-21 2019-10-01 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR102031682B1 (ko) * 2012-12-31 2019-10-14 엘지디스플레이 주식회사 각 화소에 보상용 박막 트랜지스터를 구비한 초고 해상도 액정 표시장치
CN105428372B (zh) * 2015-12-31 2018-09-14 武汉华星光电技术有限公司 薄膜晶体管阵列基板及液晶显示面板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3788259B2 (ja) * 2001-03-29 2006-06-21 株式会社日立製作所 液晶表示装置
KR100698049B1 (ko) * 2003-06-26 2007-03-23 엘지.필립스 엘시디 주식회사 액정표시장치 및 그의 제조방법
KR100741890B1 (ko) * 2003-06-26 2007-07-23 엘지.필립스 엘시디 주식회사 횡전계 방식의 액정표시장치 및 그의 제조방법
JP4241238B2 (ja) * 2003-08-29 2009-03-18 株式会社 日立ディスプレイズ 液晶表示装置
KR100607747B1 (ko) * 2004-04-30 2006-08-01 엘지.필립스 엘시디 주식회사 액정표시장치
KR100603361B1 (ko) * 2004-08-05 2006-07-20 삼성에스디아이 주식회사 평판 디스플레이 장치
KR101003623B1 (ko) * 2004-12-31 2010-12-23 엘지디스플레이 주식회사 횡전계 모드 액정표시장치
KR101311337B1 (ko) * 2006-10-20 2013-09-25 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102629607A (zh) * 2012-02-09 2012-08-08 京东方科技集团股份有限公司 阵列基板和双视场显示装置及其制造方法
CN102629041A (zh) * 2012-02-09 2012-08-08 京东方科技集团股份有限公司 一种3d显示装置及其制造方法
WO2013117109A1 (zh) * 2012-02-09 2013-08-15 京东方科技集团股份有限公司 阵列基板和双视场显示装置及其制造方法
CN102629607B (zh) * 2012-02-09 2016-02-10 京东方科技集团股份有限公司 阵列基板和双视场显示装置及其制造方法
US9293481B2 (en) 2012-02-09 2016-03-22 Boe Technology Group Co., Ltd. Array substrate, and dual view field display device and manufacturing method thereof
US9310616B2 (en) 2012-02-09 2016-04-12 Boe Technology Group Co., Ltd. 3D display device and manufacturing method thereof
WO2018161411A1 (zh) * 2017-03-08 2018-09-13 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制造方法
CN112002278A (zh) * 2020-08-28 2020-11-27 合肥维信诺科技有限公司 一种显示面板及其调试方法
CN112002278B (zh) * 2020-08-28 2022-07-15 合肥维信诺科技有限公司 一种显示面板及其调试方法

Also Published As

Publication number Publication date
KR20090129805A (ko) 2009-12-17
US8378944B2 (en) 2013-02-19
US20090309822A1 (en) 2009-12-17
CN101604101B (zh) 2011-12-07

Similar Documents

Publication Publication Date Title
CN101604101B (zh) 用于面内切换模式液晶显示器装置的阵列基板
CN101093329B (zh) 用于共平面开关模式液晶显示器的阵列基板及其制造方法
CN101566770B (zh) 液晶显示设备的阵列基板及其制造方法
JP4707980B2 (ja) 薄膜トランジスタ表示板
JP4921701B2 (ja) 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板
CN100498489C (zh) 液晶显示器件的阵列基板及其制造方法
CN100523971C (zh) 用于液晶显示器件的阵列基板及其制造方法
CN101211080B (zh) 用于液晶显示装置的阵列基板及其制造方法
KR100829785B1 (ko) 횡전계형 액정표시장치
CN100476529C (zh) 面内切换型液晶显示装置用阵列基板的制造方法
CN100395598C (zh) 液晶显示器件的阵列基板及其制造方法
CN101169565A (zh) 用于液晶显示器件的阵列基板及其制造方法
KR101694151B1 (ko) 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판
JP2002151522A (ja) アクティブマトリクス基板及びその製造方法ならびに表示装置
CN100451782C (zh) 液晶显示器装置、液晶显示器装置的面板及其制造方法
CN101950111B (zh) 液晶显示器及其制造方法
KR100679512B1 (ko) 횡전계방식 액정표시장치용 어레이기판 제조방법
KR101128332B1 (ko) 액정표시장치용 어레이 기판과 그 제조방법
CN101604100B (zh) 共面转换模式液晶显示装置用阵列基板及其制造方法
KR20050063016A (ko) 다중 도메인 박막 트랜지스터 표시판 및 이를 포함하는액정 표시 장치
KR100475636B1 (ko) 액정표시장치용 어레이기판 제조방법
KR101011150B1 (ko) 횡전계 방식 액정표시장치 및 그 제조방법
KR101677282B1 (ko) 박막 트랜지스터 액정표시장치 및 이의 제조방법
KR101146523B1 (ko) 횡전계형 액정표시장치용 기판 및 그의 제조방법
KR101180715B1 (ko) 횡전계형 액정표시장치용 어레이 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant