CN101595568A - 薄膜半导体装置的制作方法及薄膜半导体装置 - Google Patents

薄膜半导体装置的制作方法及薄膜半导体装置 Download PDF

Info

Publication number
CN101595568A
CN101595568A CNA2008800033898A CN200880003389A CN101595568A CN 101595568 A CN101595568 A CN 101595568A CN A2008800033898 A CNA2008800033898 A CN A2008800033898A CN 200880003389 A CN200880003389 A CN 200880003389A CN 101595568 A CN101595568 A CN 101595568A
Authority
CN
China
Prior art keywords
grid dielectric
dielectric film
source
drain electrodes
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008800033898A
Other languages
English (en)
Other versions
CN101595568B (zh
Inventor
野本和正
平井畅一
安田亮一
八木岩
三成刚生
塚越一仁
青柳克信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Independent Administrative Institution Physical Chemistry Institute
Sony Corp
Original Assignee
Independent Administrative Institution Physical Chemistry Institute
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Independent Administrative Institution Physical Chemistry Institute, Sony Corp filed Critical Independent Administrative Institution Physical Chemistry Institute
Publication of CN101595568A publication Critical patent/CN101595568A/zh
Application granted granted Critical
Publication of CN101595568B publication Critical patent/CN101595568B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/474—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure
    • H10K10/476—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising a multilayered structure comprising at least one organic layer and at least one inorganic layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/164—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using vacuum deposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种底栅/底接触型薄膜半导体装置(1)的制造方法，其中该薄膜半导体装置(1)可以将栅极绝缘膜和薄膜半导体层之间的边界保持在优选的状态而不受源极/漏极电极的影响并因此可以不论精细的结构而具有优选的特性。第一栅极绝缘膜(7－1)形成为覆盖形成的基板(3)上的栅极电极(5)的状态。成对的源极/漏极电极(9)形成在第一栅极绝缘膜(7－1)上。此后，第二栅极绝缘膜(7－2)仅选择性地形成在从源极/漏极电极(9)露出的第一栅极绝缘膜(7－1)上。接着，形成与源极/漏极电极(9)接触的薄膜半导体层(11)以连续覆盖源极/漏极电极(9)、第二栅极绝缘膜(7－2)和第一栅极绝缘膜(7－1)。

Description

薄膜半导体装置的制作方法及薄膜半导体装置
技术领域
本发明涉及薄膜半导体装置的制作方法及薄膜半导体装置，具体地涉及用于制造采用有机半导体层的底栅型的薄膜半导体装置制作方法，以及由此获得的薄膜半导体装置。
背景技术
薄膜晶体管被广泛地用作薄电子基板中的驱动元件，该薄电子基板特别地为有源矩阵型薄显示装置。近年来，采用有机半导体作为有源层的半导体装置引起了人们的关注。由于由有机半导体构成的有源层可以通过低温涂敷形成并可以形成在不具有热阻的柔性基板(例如，塑料等)上，所以采用有机半导体的半导体装置在降低成本方面具有优势。不仅是有源层，栅极绝缘膜、源极/漏极电极以及栅极电极也可以采用涂敷型材料经由印刷技术通过图案化来形成，从而，可以获得进一步的成本降低。
同时，在采用有机半导体形成更精细的薄膜晶体管时，形成底栅、底接触型是有利的。如图4所示，底栅、底接触型薄膜晶体管101具有栅极电极105、栅极绝缘膜107、源极/漏极电极109和薄膜半导体层111依次堆叠在基板103上的结构。从而，即使在通过能够形成精细图案的光刻技术形成抗蚀剂图案并通过采用该抗蚀剂图案作为掩模的图案蚀刻来形成栅极电极105和源极/漏极电极109的情况下，由有机半导体构成的薄膜半导体层111也可以保持不暴露于随后用来移除抗蚀剂图案的有机溶剂。因此，可以令人满意地保持用作有源层的薄膜半导体层111的膜质量(上述描述请参考下面的非专利文件1)。
非专利文件1：K.Nomoto et.al.，IEEE Transactions on Electron Devices，(2005)，vol.52，p.1519-p.1526
然而，如图4所示，由于底栅、底接触型薄膜晶体管具有源极/漏极电极109被配置在栅极绝缘膜107上的结构，所以源极/漏极电极109的形成步骤将影响栅极绝缘膜107的表面。因此，例如，当栅极绝缘膜107由有机材料构成时，栅极绝缘膜107将变为暴露于用来移除形成源极/漏极电极109图案的抗蚀剂图案的有机溶剂，并变为难于维持与薄膜半导体层111形成界面的表面层的膜质量。此外，栅极绝缘膜107和薄膜半导体层111之间界面的这种退化将变为造成诸如阈移(threshold shift)、迁移率下降等的问题的因素。
发明内容
鉴于上述描述，本发明的目的是提供具有令人满意的特性且具有尺寸更精细的底栅、底接触型薄膜晶体管结构的薄膜半导体装置的制作方法以及由该方法获得的薄膜半导体装置，其中栅极绝缘膜和薄膜半导体层之间的界面可以保持在令人满意的状态而不受源极/漏极电极形成的影响。
根据本发明为了实现上述目标的薄膜半导体装置的制作方法，在形成覆盖基板上的栅极电极的第一栅极绝缘膜并在第一栅极绝缘膜上形成成对的源极/漏极电极之后，第二栅极绝缘膜仅在从源极/漏极电极露出的第一栅极绝缘膜上选择性地形成。接着，形成经由第二栅极绝缘膜从源极/漏极电极到第一栅极绝缘膜连续覆盖并与源极/漏极电极接触的薄膜半导体层。
根据该制作方法，在源极/漏极电极之后形成的第二栅极绝缘膜不受源极/漏极电极形成的影响，并保持了第二栅极绝缘膜的膜质量。此外，由于薄膜半导体层形成在源极/漏极电极和第二栅极绝缘膜上，所以保持了膜质量的第二栅极绝缘膜和薄膜半导体层之间的界面用作沟道界面。此外，源极/漏极电极的形成也不影响薄膜半导体层。从而，可以在覆盖栅极电极的栅极绝缘膜上获得保持在令人满意的状态的沟道界面和薄膜半导体层，而不受源极/漏极电极形成的影响。
此外，本发明还涉及由上述方法获得并具有下述特征的薄膜半导体装置。也就是，该薄膜半导体装置包括覆盖基板上的栅极电极的栅极绝缘膜、配置在栅极绝缘膜上的源极/漏极电极和从源极/漏极电极到栅极绝缘膜连续覆盖的薄膜半导体层。其中，栅极绝缘膜具有包括第一栅极绝缘膜和在第一栅极绝缘膜上的第二栅极绝缘膜的多层结构。此外，第一栅极绝缘膜覆盖栅极电极并在其上设置有源极/漏极电极。而第二栅极绝缘膜仅选择性地形成在至少在源极/漏极电极之间从源极/漏极电极露出的第一栅极绝缘膜上。
如上所述，根据本发明，可以在覆盖栅极电极的栅极绝缘膜上获得保持在令人满意的状态的沟道界面和薄膜半导体层，而不受源极/漏极电极形成的影响。从而，即使有机材料用在栅极绝缘膜中并且薄膜半导体层使用有机材料时，也可以令人满意地保持沟道界面和薄膜半导体层的状态，而不受在采用平面印刷技术形成精细的源极/漏极电极之后移除抗蚀剂图案的影响，例如，可以获得特性令人满意的具有尺寸更精细的底栅、底接触型薄膜晶体管结构的薄膜半导体装置。
附图说明
图1包括图解根据本发明的制作方法的实施例的截面步骤示意图；
图2包括示出本发明的薄膜半导体装置的实施例的结构的示意图；
图3是示出示例和对比示例1的薄膜晶体管的阈移随时间变化的量的曲线图；
图4是示出现有技术的薄膜晶体管的结构的截面视图。
具体实施方式
下面，将参考附图详细描述本发明的实施方式。这里，采用图1首先描述使用了本发明的薄膜半导体装置的制作方法，然后描述通过该制作方法获得的薄膜半导体装置的结构。
<第一实施例>
首先，如图1(1)所示，提供基板3。这里，使用诸如聚对苯二甲酸乙二醇酯(polyethylene terephthalate，PET)、聚醚砜(polyethersulfone，PES)、聚萘二甲酸乙二醇酯(polyethylene naphthalate，PEN)等的塑料基板、玻璃基板或者不锈钢基板。
栅极电极5形成在该基板3上。例如，通过形成金属膜并采用光刻形成的抗蚀剂图案作为掩模来图案化蚀刻该金属膜而进行栅极电极5的形成。金属膜可以采用适合于材料的膜形成方法来形成。
在诸如Al、Cu、Au、Ni、W、Mo等的金属膜的情况下，可以采用溅射沉积。此外，在诸如Au、Ag、Ni、Pd、Cr等的金属膜的情况下，可以采用镀覆沉积和气相沉积。然后，在采用抗蚀剂图案作为掩模图案化蚀刻金属膜之后，抗蚀剂图案被移除。更精细的栅极电极5可以采用平面印刷技术形成。
或者，栅极电极5可以采用诸如丝网印刷技术(screen-printing technique)的印刷技术、微接触技术(micro contact technique)、或者喷墨技术来形成，其中喷墨技术使用Au、Ag等的纳米颗粒分散液(dispersion)、金属络合物溶液或者导电分子溶液。
接着，如图1(2)所示，形成覆盖基板3上的栅极电极5的第一栅极绝缘膜7-1。这里，第一栅极绝缘膜7-1例如使用诸如旋涂(spin-coating)、狭缝涂布(slit-coating)等的技术通过涂敷有机绝缘膜溶液来形成，在该有机绝缘膜溶液中有机绝缘膜材料溶解在有机溶剂中。例如，可以使用诸如溶解在N-甲基吡咯烷酮(N-methylpyrrolidone，NMP)中的聚酰亚胺、溶解在聚乙二醇甲醚丙烯酸酯(polyethylene glycol methyl ether acrylate，PEGMEA)中的聚乙烯苯酚(polyvinyl phenol，PVP)、聚(α-甲基苯乙烯)(poly(α-methylstyrene))等的有机绝缘膜溶液。作为上述的结果，形成由有机材料构成的第一栅极绝缘膜7-1。注意，如上所述形成的第一栅极绝缘膜7-1优选由诸如聚酰亚胺、PVP、聚(α-甲基苯乙烯)等的对于源极/漏极电极9具有高的粘附性并具有稳定的表面状态的有机材料构成。
接着，如图1(3)所示，成对的源极/漏极电极9在将栅极电极5夹在其间的位置处形成在第一栅极绝缘膜7-1上。源极/漏极电极9可以以与形成栅极电极5相同的方式形成。在该情形下，如在形成栅极电极的情形下，更精细的源极/漏极电极可以通过采用平面印刷技术的方法形成。
随后，如图1(4)所示，进行仅在从源极/漏极电极9露出的第一栅极绝缘膜7-1上选择性地形成第二栅极绝缘膜7-2的步骤。在该过程中，采用气相沉积来仅在第一栅极绝缘膜7-1上选择性地形成第二栅极绝缘膜7-2。
上述的第二栅极绝缘膜7-2采用膜形成材料形成，该膜形成材料的成膜在源极/漏极电极9上的气相沉积的孕育时间(incubation time)相对于第一栅极绝缘膜7-1上的气相沉积的孕育时间(包括零)足够地长。第二栅极绝缘膜7-2的选择形成通过在源极/漏极电极9上的第二栅极绝缘膜7-2的气相沉积的孕育时间期间仅在第一栅极绝缘膜7-1上气相沉积第二栅极绝缘膜7-2来进行。注意，孕育时间是从膜形成开始形成的膜的厚度保持为零的时间段。
这里，例如，源极/漏极电极9由金属材料构成，第一栅极绝缘膜7-1由有机材料构成；从而，通过气相沉积作为第二栅极绝缘膜7-2的聚对氯二甲苯(polyparachloroxylyene)(聚对二甲苯-C)或者聚对二甲苯(polyparaxylyene)(聚对二甲苯-N)而在第一栅极绝缘膜7-1上选择性地形成第二栅极绝缘膜7-2。
上述的聚对二甲苯-C或者聚对二甲苯-N在不具有气相沉积的孕育时间的基底上形成10纳米厚的膜的时间期间不形成在Au、Cu、Ni、Pt或者Ag上(参考文献：Kathleen M.Vaeth and Klavs F.Jensen，Chem.Mater.，12，1305-1313(2000))。从而，膜可以容易地选择形成在有机材料构成的第一栅极绝缘膜7-1上而使采用Au、Cu、Ni、Pt或Ag的源极/漏极电极9露出。
此外，除了聚对二甲苯-C和聚对二甲苯-N，具有氟基(fluorine group)或者氨基(amino group)的聚对二甲苯的衍生物(亚烷基-亚苯基类树脂(alkylene-phenylene-based resin))也可以用作在有机材料构成的第一栅极绝缘膜7-1上通过气相沉积而选择形成的第二栅极绝缘膜7-2。
在有机材料构成的第一栅极绝缘膜7-1上的第二栅极绝缘膜7-2的选择气相沉积可以是所谓的化学气相沉积(CVD)。该膜形成通过例如将在600℃±150℃裂解的包含聚对二甲苯-C或者聚对二甲苯-N的源气体供应入包含基板3并抽真空到达0.1Pa或者更低的压力的反应腔来进行。在该过程中，根据需要可以进行基板的过热或者冷却，但是也可以在室温进行膜形成。
注意，优选进行膜形成使得在第二栅极绝缘膜7-2在源极/漏极电极上开始连续沉积之前，如上所述仅在第一栅极绝缘膜7-1上选择形成的第二栅极绝缘膜7-2的厚度在形成在第一栅极绝缘膜7-1上的膜的厚度范围内。该厚度取决于源极/漏极电极9、第一栅极绝缘膜7-1和第二栅极绝缘膜7-2的材料的组合，但是典型地在1nm以上、100nm以下的范围内。
随后，如图1(5)所示，薄膜半导体层11形成在源极/漏极电极9和第二栅极绝缘膜7-2上。这里，形成了具有经由第二栅极绝缘膜7-2从源极/漏极电极9到第一栅极绝缘膜7-1连续覆盖的形状的薄膜半导体层11。薄膜半导体层11例如是使用有机材料的有机半导体膜。
该薄膜半导体层11使用有机半导体(并苯、并苯衍生物、卟啉、卟啉衍生物、低聚噻吩、噻吩聚合物等)通过沉积技术或者诸如旋涂、喷墨印刷等的涂敷技术而形成。
作为以上所述的结果，形成了图2所示的作为薄膜半导体装置1的底栅、底接触型的薄膜晶体管。注意，图2(a)的平面视图对应于图2(b)的平面视图中的A-A’的截面。
此外，接着上面的描述，在层间绝缘膜中形成配线以根据用途而为薄膜半导体装置获得更高的集成度和多层的配线，然后形成密封膜。密封膜例如使用诸如聚对氯二甲苯(聚对二甲苯-C)的亚烷基-亚苯基类树脂通过CVD技术而形成为几个微米的厚度。注意，密封膜并不局限于亚烷基-亚苯基类树脂，具有密封效果的任何材料(例如，玻璃，丙烯酸或者环氧基树脂、氮化硅(SiNx)等)都可以使用。
如此获得的薄膜半导体装置1为底栅、底接触型，包括覆盖基板3上的栅极电极5的栅极绝缘膜7、配置在栅极绝缘膜7上的成对的源极/漏极电极9和从源极/漏极电极9到栅极绝缘膜7连续覆盖的薄膜半导体层11。此外，栅极绝缘膜7具有包括第一栅极绝缘膜7-1和第二栅极绝缘膜7-2的多层结构。第一栅极绝缘膜7-1覆盖栅极电极5并在其上设置有源极/漏极电极9。从而，具体地，第二栅极绝缘膜7-2为仅在源极/漏极电极9之间从源极/漏极电极9露出的第一栅极绝缘膜7-1上选择性地形成的膜。
根据上述第一实施例，如采用图1(4)所描述的，该结构为使得当具有已经形成在第一栅极绝缘膜7-1上的源极/漏极电极9时，第二栅极绝缘膜7-2选择性地形成在从源极/漏极电极9露出的第一栅极绝缘膜7-1上。从而，源极/漏极电极9的形成不影响第二栅极绝缘膜7-2，第二栅极绝缘膜7-2的膜质量被保持。此外，由于在随后的附图(图1(5))所示的步骤中薄膜半导体层11形成在源极/漏极电极9和第二栅极绝缘膜7-2上，所以源极/漏极电极9的形成也不影响薄膜半导体层11。从而，保持其膜质量的第二栅极绝缘膜7-2和薄膜半导体层11之间的界面用作为沟道界面S。
因此，获得了不受源极/漏极电极9的形成影响而保持了令人满意的状态的沟道界面S以及薄膜半导体层11。具体地，即使当采用平面印刷技术形成精细的源极/漏极电极9时，也可以防止有机材料构成的栅极绝缘膜7的表面(也就是，第二栅极绝缘膜7-2的表面)和薄膜半导体层11被暴露于用于随后移除抗蚀剂图案的有机溶剂。因此，可以获得特性令人满意的具有尺寸更精细的底栅、底接触型薄膜晶体管结构的薄膜半导体装置。
<第二实施例>
第二实施例是第一实施例中形成的第一栅极绝缘膜7-1改变为包括无机绝缘膜(例如，氧化硅(SiOx)、氮化硅(SiNx)等)和无机绝缘膜上的有机绝缘膜的多层结构的示例，而其它结构与第一实施例中的相同。
具有对栅极泄漏和电流应力(electrical current stress)的特别高的稳定性的氧化硅(SiOx)、氮化硅(SiNx)等被优选用作无机绝缘膜。该无机绝缘膜通过溅射或者等离子体增强CVD(PECVD：等离子体增强气相化学沉积)形成。此外，第一实施例中描述的构成第一栅极绝缘膜7-1的有机材料被用作有机绝缘膜，相似地，优选使用对源极/漏极电极9具有特别高的粘附性且具有稳定的表面状态的聚酰亚胺、PVP、聚(α-甲基苯乙烯)等。
同样地，在该情形下，可以如同第一实施例所述的来进行第一栅极绝缘膜7-1形成之后的步骤。
根据第二实施例，除了第一实施例所获得的效果之外，通过采用具有对栅极泄漏和电流应力的高的稳定性的无机绝缘膜(例如，氧化硅(SiOx)、氮化硅(SiNx)等)作为第一栅极绝缘膜7-1，可以获得栅极泄漏的减少以及对电流应力的稳定性的改善。
<第三实施例>
第三实施例是经由通过涂敷的膜形成来选择性地形成采用第一实施例中的图1(4)描述的第二栅极绝缘膜7-2的方法。下面采用图1来描述第三实施例的制作方法。
首先，如第一实施例所述，进行图1(1)和图1(2)中所示的步骤以形成基板3上的栅极电极5并用有机材料构成的第一栅极绝缘膜7-1覆盖栅极电极5。相似地，优选对源极/漏极电极9具有特别高的粘附性且具有稳定的表面状态的聚酰亚胺、PVP、聚(α-甲基苯乙烯)等作为构成第一栅极绝缘膜7-1的有机材料。
接着，当在图1(3)所示的步骤中形成在第一栅极绝缘膜7-1上的源极/漏极电极9时，使用对在随后的步骤中形成第二栅极绝缘膜7-2的材料的溶液具有液体相斥性(liquid repellency)的材料来形成源极/漏极电极9。
在此情形下，使用混合液体，在该混合液体中排斥具有烷基链、氟代烷基链等的有机溶剂(即，第二栅极绝缘膜7-2的材料的溶液)的分子与金属纳米颗粒(例如，Ag的纳米颗粒)分散液、金属络合物溶液、导电分子溶液等混合。包含全氟基(perfluoro group)的烷硫醇(alkanethiol)和硫醇化合物(thiol compound)(也称作硅烷偶联剂)被用作排斥具有烷基链、氟代烷基链等的有机溶剂的分子。然后，采用该混合液体通过诸如喷墨技术、微接触技术、丝网印刷技术等的印刷技术形成源极/漏极电极9的图案。
注意，混合液体可以进一步包含含有烷硫醇或者全氟基的聚合物材料。
注意，源极/漏极电极9可以通过在第一栅极绝缘膜7-1上通过涂敷形成混合液体的膜并采用光刻制备的抗蚀剂图案作为掩模图案化蚀刻涂敷的膜来形成。通过采用平面印刷技术可以形成更精细的源极/漏极电极9。
随后，在图1(4)所示的步骤中仅在从源极/漏极电极9露出的第一栅极绝缘膜7-1上选择性地形成第二栅极绝缘膜7-2时，涂敷作为涂敷液的有机绝缘膜溶剂。由此，源极/漏极电极9的表面排斥该有机绝缘膜溶剂，使得有机绝缘膜溶剂仅吸附在第一栅极绝缘膜7-1上，有机绝缘膜溶剂的膜仅通过涂敷选择性地形成在从源极/漏极电极9露出的第一栅极绝缘膜7-1上，并且该膜用作第二栅极绝缘膜7-2。
在该过程中，包含具有烷基链或者全氟基的分子材料的溶剂被用作有机绝缘膜溶剂。由于烷基链或者全氟基形成了具有低表面能的表面态，所以有机绝缘膜溶剂在源极/漏极电极9上被排斥，并可以仅在有机材料构成的第一栅极绝缘膜7-1上形成膜。因此，例如获得了诸如聚酰亚胺、聚乙烯苯酚(PVP)、聚(α-甲基苯乙烯)、氟树脂(通过全氟(4-乙烯氧基-1-丁烯)(perfluoro(4-vinyloxy-1-butene))循环聚合得到)等的有机绝缘膜。其中，优选形成对随后形成的薄膜半导体层11具有好的粘附性的聚酰亚胺、PVP、聚(α-甲基苯乙烯)或者氟树脂(通过全氟(4-乙烯氧基-1-丁烯)循环聚合得到)构成的第二栅极绝缘膜7-2。
注意，这里形成的第二栅极绝缘膜7-2优选形成为具有如第一实施例的在1nm以上、100nm以下的范围内的厚度，例如，该薄膜形成为具有50nm以下的厚度。由于有机晶体管中的第一栅极绝缘膜的典型厚度是300到1000nm，所以只要第二栅极绝缘膜7-2的厚度范围在上述范围内，即使当栅电容(gate capacity)由于栅极绝缘膜的厚度增加而减小时晶体管的驱动性能也不会受到严重的影响，因为栅极绝缘膜/有机半导体界面的质量改善使得第二栅极绝缘膜7-2的形成改善了迁移率。
随后，如第一实施例所述进行图1(5)所示的步骤以形成薄膜半导体层11，该薄膜半导体层11由有机材料构成并且具有经由第二栅极绝缘膜7-2从成对的源极/漏极电极9到第一栅极绝缘膜7-1连续覆盖的形状。
因此，制作得到了与第一实施例类似的底栅、底接触型薄膜半导体装置1。该薄膜半导体装置1具有包括第一栅极绝缘膜7-1和第二栅极绝缘膜7-2的栅极绝缘膜7，其中第一栅极绝缘膜7-1覆盖栅极电极5并在其上设置有源极/漏极电极9，第二栅极绝缘膜7-2仅在源极/漏极电极9之间从源极/漏极电极9露出的第一栅极绝缘膜7-1上选择性地形成。
根据上述的第三实施例，如采用图1(4)所描述的，该结构为使得当具有已经形成在第一栅极绝缘膜7-1上的源极/漏极电极9时，第二栅极绝缘膜7-2选择性地形成在从源极/漏极电极9露出的第一栅极绝缘膜7-1上。从而，获得了与第一实施例相同的效果，并获得了特性令人满意的具有尺寸更精细的底栅、底接触型薄膜晶体管结构的薄膜半导体装置。
除了上述效果，还可以期待元件特性的改善，因为构成栅极绝缘膜7的表面的第二栅极绝缘膜7-2可以使用对有机材料构成的薄膜半导体层11具有好的粘附性的聚酰亚胺、PVP、聚(α-甲基苯乙烯)或者氟树脂(通过全氟(4-乙烯氧基-1-丁烯)循环聚合得到)形成。
<第四实施例>
第四实施例是第三实施例中形成的第一栅极绝缘膜7-1改变为无机绝缘膜的示例，而其它结构与第二实施例中的相同。对栅极泄漏和电流应力具有特别高的稳定性的氧化硅(SiOx)、氮化硅(SiNx)等被优选用作无机绝缘膜。该无机绝缘膜通过溅射或者等离子体增强CVD(PECVD：化学气相沉积)形成。
同样地，在该情形下，可以如同第三实施例所述的来进行第一栅极绝缘膜7-1形成之后的步骤。
根据第四实施例，除了第三实施例所获得的效果之外，通过采用对栅极泄漏和电流应力具有高的稳定性的无机绝缘膜(例如，氧化硅(SiOx)、氮化硅(SiNx)等)作为第一栅极绝缘膜7-1，可以获得栅极泄漏的减少以及对电流应力的稳定性的改善。
<第五实施例>
第五实施例是第三实施例中形成的第一栅极绝缘膜7-1改变为包括无机绝缘膜(例如，氧化硅(SiOx)、氮化硅(SiNx)等)和无机绝缘膜上的有机绝缘膜的多层结构的示例，而其它结构与第三实施例中的相同。构成第一栅极绝缘膜7-1的表面层的有机绝缘膜可以与第三实施例中的第一栅极绝缘膜7-1相同，但是，具体地，优选使用对源极/漏极电极9具有高的粘附性并具有稳定的表面状态的聚酰亚胺、PVP、聚(α-甲基苯乙烯)等。注意，如果需要该结构可以使得有机绝缘膜夹在构成第一栅极绝缘膜7-1的下层的无机绝缘膜之间。
同样地，在该情形下，可以如同第三实施例所述的来进行第一栅极绝缘膜7-1形成之后的步骤。
根据第五实施例，通过采用对栅极泄漏和电流应力具有特别高的稳定性的无机绝缘膜(例如，氧化硅(SiOx)、氮化硅(SiNx)等)作为第三实施例的第一栅极绝缘膜7-1，可以获得栅极泄漏的减少以及对电流应力的稳定性的改善。此外，由于对源极/漏极电极9具有高的粘附性且具有稳定的表面状态的聚酰亚胺、PVP、聚(α-甲基苯乙烯)等被用作第一栅极绝缘膜7-1的表面层，所以可以获得防止源极/漏极电极9分离的附加效果。
<示例>
采用第一实施例制作如下的薄膜半导体装置(参考图1)。
首先，由于该示例旨在证实形成第二栅极绝缘膜的效果，为了栅极电极不影响这些效果，制备由重掺杂有杂质以降低电阻的单晶硅构成的基板3，该基板3也用作栅极电极5。
第一栅极绝缘膜7-1通过在也用作栅极电极的基板3上由旋涂来涂敷溶液而形成，在该溶液中，溶解在十八烷基三氯硅烷(octadecyltrichlorosilane，OTS)中的聚乙烯苯酚(PVP)与作为交联剂的硅烷偶联剂混合。
然后，具有50nm厚度的由Au构成的源极/漏极电极9通过采用平面印刷技术形成在第一栅极绝缘膜7-1上。
随后，聚对二甲苯-C构成的第二栅极绝缘膜7-2通过CVD技术选择性地形成在从源极/漏极电极9露出的第一栅极绝缘膜7-1上。
接着，并五苯(pentacene)构成的有机薄膜半导体层11通过沉积技术形成为具有100nm的厚度。在此过程中，薄膜半导体层11的图案形成为使得沟道宽度为50mm。
因此，得到了示例的底栅、底接触型的薄膜半导体装置1。
<对比示例>
作为对比示例1，通过上述示例的工艺而不形成第二栅极绝缘膜7-2来获得具有现有结构的底栅、底接触型薄膜半导体装置。
<评估结果1>
下面的表1示出了从上述示例1和对比示例1中制备的薄膜半导体装置1观察到的载流子迁移率和施加应力之后的阈移变化量(-ΔVth：通过假定紧接在电压施加之后观察到的值为初始阈值而观察到的变化量)。施加的应力为栅极电压Vg＝-30V，漏极电压Vd＝-5V。
表1
  载流子迁移率(cm2/Vs)   施加应力之后的阈移[-ΔV]
  示例   0.14   -0.14
  对比示例   0.10   -2.7
应力：Vg＝-30V，Vd＝-5V，1000秒
基于这些结果，与具有缺少第二栅极绝缘膜7-2的现有结构的对比示例1相比，在其中的第二栅极绝缘膜7-2通过本发明形成的示例中对于载流子迁移率和阈移证实了元件特性改善的效果。
<对比示例2>
作为对比示例2，制作了使用与示例相同的5μm的沟道长度和50mm的沟道宽度的非晶硅(α-Si)作为有源层的薄膜晶体管(也称作α-Si TFT)。
<评估结果2>
图3示出了从上述示例和对比示例2中制备的薄膜半导体装置1观察到的在应力施加下随时间的阈移变化。施加的应力为栅极电压Vg＝-30V并且漏极电压Vd＝-5V，示出了随着时间的阈移变化量(-ΔVth：通过假定紧接在电压施加之后观察到的值为初始阈值而观察到的变化量)。
这些结果证实了通过采用本发明形成第二栅极绝缘膜7-2的示例显示出了比相同规格的α-Si TFT明显小的阈移和高的可靠性。具体地，1000秒(sec)后示例的薄膜晶体管的阈移变化量为-0.14V，而α-Si TFT为-1.8V。

Claims (10)

1、一种薄膜半导体装置的制作方法，特征在于：
在形成覆盖基板上的栅极电极的第一栅极绝缘膜并在该第一栅极绝缘膜上形成成对的源极/漏极电极之后，
仅在从该源极/漏极电极露出的该第一栅极绝缘膜上选择性地形成第二栅极绝缘膜，并且
形成薄膜半导体层，该薄膜半导体层经由该第二栅极绝缘膜从该源极/漏极电极到该第一栅极绝缘膜连续覆盖并与该源极/漏极电极接触。
2、根据权利要求1所述的薄膜半导体装置的制作方法，特征在于：
该第二栅极绝缘膜通过气相沉积形成，并且
在该源极/漏极电极上该第二栅极绝缘膜的气相沉积的孕育时间期间，该第二栅极绝缘膜仅气相沉积在该第一栅极绝缘膜上。
3、根据权利要求2所述的薄膜半导体装置的制作方法，特征在于：
由聚对二甲苯的衍生物构成的该第二栅极绝缘膜的气相沉积在采用有机材料构成的该第一栅极绝缘膜和采用金属材料构成的该源极/漏极电极的暴露表面上进行。
4、根据权利要求1所述的薄膜半导体装置的制作方法，特征在于：
该第二栅极绝缘膜通过涂敷形成，并且
涂敷液在该源极/漏极电极的表面被排斥，使得该涂敷液仅吸附在该第一栅极绝缘膜的表面上。
5、根据权利要求4所述的薄膜半导体装置的制作方法，特征在于：
在采用有机材料构成的该第一栅极绝缘膜和包含硅烷偶联剂的该源极/漏极电极的暴露表面上，通过涂敷用作该涂敷液的有机绝缘膜溶剂来进行通过涂敷的该第二栅极绝缘膜的形成。
6、一种薄膜半导体装置，包括：覆盖基板上的栅极电极的栅极绝缘膜、配置在该栅极绝缘膜上的成对的源极/漏极电极和从该源极/漏极电极到该栅极绝缘膜连续覆盖的薄膜半导体层，特征在于：
该栅极绝缘膜包括：
第一栅极绝缘膜，覆盖该栅极电极并在该第一栅极绝缘膜上设置有该源极/漏极电极；以及
第二栅极绝缘膜，仅选择性地形成在至少在该源极/漏极电极之间从该源极/漏极电极露出的该第一栅极绝缘膜上。
7、根据权利要求6所述的薄膜半导体装置，特征在于：
该第二栅极绝缘膜的介电常数小于该第一栅极绝缘膜的介电常数。
8、根据权利要求6所述的薄膜半导体装置，特征在于：
该第一栅极绝缘膜由无机材料构成，该第二栅极绝缘膜由有机材料构成。
9、根据权利要求6所述的薄膜半导体装置，特征在于：
该薄膜半导体层由有机材料构成。
10、根据权利要求6所述的薄膜半导体装置，特征在于：
该第一栅极绝缘膜和该第二栅极绝缘膜由有机材料构成。
CN2008800033898A 2007-01-29 2008-01-28 薄膜半导体装置的制作方法及薄膜半导体装置 Expired - Fee Related CN101595568B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007017454A JP2008186885A (ja) 2007-01-29 2007-01-29 薄膜半導体装置の製造方法および薄膜半導体装置
JP017454/2007 2007-01-29
PCT/JP2008/051696 WO2008093854A1 (ja) 2007-01-29 2008-01-28 薄膜半導体装置の製造方法および薄膜半導体装置

Publications (2)

Publication Number Publication Date
CN101595568A true CN101595568A (zh) 2009-12-02
CN101595568B CN101595568B (zh) 2011-07-13

Family

ID=39674156

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800033898A Expired - Fee Related CN101595568B (zh) 2007-01-29 2008-01-28 薄膜半导体装置的制作方法及薄膜半导体装置

Country Status (7)

Country Link
US (1) US20100078639A1 (zh)
EP (1) EP2110856A4 (zh)
JP (1) JP2008186885A (zh)
KR (1) KR20090113274A (zh)
CN (1) CN101595568B (zh)
TW (1) TW200903656A (zh)
WO (1) WO2008093854A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466931A (zh) * 2020-11-27 2021-03-09 Tcl华星光电技术有限公司 电极结构及其制备方法、薄膜晶体管

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009117619A (ja) * 2007-11-06 2009-05-28 Idemitsu Kosan Co Ltd 有機薄膜トランジスタの製造方法及び有機薄膜トランジスタ
JP2010093093A (ja) 2008-10-09 2010-04-22 Hitachi Ltd 半導体装置およびその製造方法
TWI469224B (zh) * 2008-10-20 2015-01-11 Ind Tech Res Inst 有機薄膜電晶體及其製造方法
JP2010171165A (ja) * 2009-01-22 2010-08-05 Sony Corp 有機半導体装置およびその製造方法
TW201034269A (en) * 2009-03-13 2010-09-16 Nat Univ Tsing Hua Organic thin film transistor which contains azole complex to dielectric insulating layer
JP5560629B2 (ja) * 2009-09-04 2014-07-30 コニカミノルタ株式会社 薄膜トランジスタの製造方法
US8211782B2 (en) 2009-10-23 2012-07-03 Palo Alto Research Center Incorporated Printed material constrained by well structures
GB201114215D0 (en) * 2011-08-18 2011-10-05 Cambridge Display Tech Ltd Electronic device
CN112892927A (zh) * 2021-01-20 2021-06-04 程建国 一种半导体表面绝缘薄膜加工装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327857A (ja) * 2003-04-25 2004-11-18 Pioneer Electronic Corp 有機トランジスタの製造方法および有機トランジスタ
JP2005039222A (ja) * 2003-06-25 2005-02-10 Sharp Corp 機能性有機薄膜、有機薄膜トランジスタ及びそれらの製造方法
JP4325479B2 (ja) * 2003-07-17 2009-09-02 セイコーエプソン株式会社 有機トランジスタの製造方法、アクティブマトリクス装置の製造方法、表示装置の製造方法および電子機器の製造方法
JP2005175386A (ja) * 2003-12-15 2005-06-30 Asahi Kasei Corp 有機半導体素子
JP2005228968A (ja) * 2004-02-13 2005-08-25 Sharp Corp 電界効果型トランジスタ、これを用いた画像表示装置及び半導体装置
JP2005251809A (ja) * 2004-03-01 2005-09-15 Seiko Epson Corp 薄膜トランジスタの製造方法、薄膜トランジスタ、薄膜トランジスタ回路、電子デバイスおよび電子機器
JP4661065B2 (ja) * 2004-03-22 2011-03-30 セイコーエプソン株式会社 相補型有機半導体装置
WO2006068189A1 (ja) * 2004-12-22 2006-06-29 Sharp Kabushiki Kaisha 有機薄膜トランジスタ及びその製造方法
JP2006261486A (ja) * 2005-03-18 2006-09-28 Ricoh Co Ltd 有機薄膜トランジスタ及びそれを用いた画像表示装置
JP4348631B2 (ja) * 2005-03-29 2009-10-21 セイコーエプソン株式会社 半導体素子の製造方法
US7381586B2 (en) * 2005-06-16 2008-06-03 Industrial Technology Research Institute Methods for manufacturing thin film transistors that include selectively forming an active channel layer from a solution
KR101157270B1 (ko) * 2006-02-17 2012-06-15 삼성전자주식회사 유기박막 트랜지스터의 제조방법 및 그에 의해 제조된유기박막 트랜지스터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112466931A (zh) * 2020-11-27 2021-03-09 Tcl华星光电技术有限公司 电极结构及其制备方法、薄膜晶体管
US11757044B2 (en) 2020-11-27 2023-09-12 Tcl China Star Optoelectronics Technology Co., Ltd. Electrode structure, manufacturing method thereof, and thin film transistor

Also Published As

Publication number Publication date
WO2008093854A1 (ja) 2008-08-07
CN101595568B (zh) 2011-07-13
KR20090113274A (ko) 2009-10-29
TW200903656A (en) 2009-01-16
JP2008186885A (ja) 2008-08-14
US20100078639A1 (en) 2010-04-01
EP2110856A1 (en) 2009-10-21
EP2110856A4 (en) 2012-06-27

Similar Documents

Publication Publication Date Title
CN101595568B (zh) 薄膜半导体装置的制作方法及薄膜半导体装置
US8389346B2 (en) Method and structure for establishing contacts in thin film transistor devices
US20070105396A1 (en) High resolution structures defined by brush painting fluid onto surface energy patterned substrates
US20110117695A1 (en) Fabrication method of organic thin-film transistors
KR20100015664A (ko) 유기 박막 트랜지스터들
JP2008066567A (ja) 配線パターンとこれを用いた電子素子、有機半導体素子、積層配線パターンおよび積層配線基板
CN102144311A (zh) 用于顶栅有机薄膜晶体管的经表面处理的基板
TWI677104B (zh) 薄膜電晶體、薄膜電晶體之製造方法及使用薄膜電晶體之影像顯示裝置
KR100986148B1 (ko) 탄소나노튜브층과 유기반도체층이 적층된 구조의 활성층을구비하는 박막 트랜지스터 및 그 제조방법
TW200843118A (en) Ambipolar transistor design
JP6393936B2 (ja) 薄膜トランジスタ、トランジスタアレイ、薄膜トランジスタの製造方法及びトランジスタアレイの製造方法
US20050272212A1 (en) Method of high precision printing for manufacturing organic thin film transistor
US10193068B2 (en) Method of manufacturing a specifically dimensioned thin film transistor, thin film transistor, and transistor array
JP2009239033A (ja) 有機薄膜トランジスタまたは／および有機薄膜トランジスタアレイの製造方法と有機薄膜トランジスタ、有機薄膜トランジスタアレイ
JP5449736B2 (ja) ボトムゲート型有機薄膜トランジスタ及びその製造方法
US8001491B2 (en) Organic thin film transistor and method of fabricating the same
US20120049173A1 (en) Organic Field Effect Transistor with Block Copolymer Layer
JP2012169404A (ja) 薄膜トランジスタの製造方法
KR20120100591A (ko) 유기 박막 트랜지스터의 유기 반도체층 형성 방법, 이에 의해 형성된 유기 박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자로 형성된 표시용 전자기기
KR100976572B1 (ko) 유기 박막 트랜지스터의 제조방법
JP5757142B2 (ja) 有機半導体素子の製造方法
JP2010010525A (ja) 電子デバイス及びその製造方法、並びに、半導体装置及びその製造方法
JP2007234974A (ja) 有機薄膜トランジスタ
KR20120101900A (ko) 유기 박막 트랜지스터 제조 방법, 이에 의해 제조된 박막 트랜지스터, 이를 포함하는 표시 소자 및 표시 소자로 형성된 표시용 전자기기
KR20110112105A (ko) 유기 박막트랜지스터의 전극 형성 방법, 이에 의해 형성된 유기박막 트랜지스터, 이를 포함하는 표시 소자 및 그 표시 소자를 포함하는 표시용 전자기기

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110713

Termination date: 20130128

CF01 Termination of patent right due to non-payment of annual fee