CN101595555A - Flotox型eeprom - Google Patents

Flotox型eeprom Download PDF

Info

Publication number
CN101595555A
CN101595555A CNA2008800032096A CN200880003209A CN101595555A CN 101595555 A CN101595555 A CN 101595555A CN A2008800032096 A CNA2008800032096 A CN A2008800032096A CN 200880003209 A CN200880003209 A CN 200880003209A CN 101595555 A CN101595555 A CN 101595555A
Authority
CN
China
Prior art keywords
mentioned
floating
drain electrode
floating booms
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008800032096A
Other languages
English (en)
Inventor
关口勇士
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2007018053A external-priority patent/JP5252808B2/ja
Priority claimed from JP2007051641A external-priority patent/JP5073318B2/ja
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN101595555A publication Critical patent/CN101595555A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H01L29/7883—Programmable transistors with only two possible levels of programmation charging by tunnelling of carriers, e.g. Fowler-Nordheim tunnelling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

在W单元方式的FLOTOX型EEPROM的设计中，由于微型化的缘故，存在必须精心设计单元的布局的这一课题。因此，为了设计出W单元方式的FLOTOX型EEPROM，设置：成对的2个浮栅(25a、25b)；2个隧道窗(30a、30b)；共享的源极(27)；共享的控制栅(26)；和选择栅(29a、29b)，并将漏极(28)设为共享。由此，可以实现高可靠性设计与高耐压性设计得以实现的W单元方式的FLOTOX型EEPROM。

Description

FLOTOX型EEPROM
技术领域
本发明涉及FLOTOX(浮栅隧道氧化)型EEPROM(电子可擦写可编程只读存储器)，特别涉及具有成对的2个单元，以2个单元存储1个数据的W单元方式的电子可擦写可编程只读存储器。
背景技术
可以电写入·电改写的EEPROM能在板上进行改写，能进行以页或字节为单位的改写。因此，可大范围应用。但为此需要设计更可靠、更微型化的EEPROM。
曾经提出有这样一种用于提高可靠性的结构：在闪存(flash)中，对于1个数据，除了存储用单元，还设有一个检验(verify)单元，这样就可以容易地确认是否进行了数据的写入·删除(参照专利文献1)。在EEPROM中，也可以认为用2个单元存储1个数据的W单元方式是可靠性高的设计。
专利文献1：JP特开平8-180696号公报
在设计W单元方式的EEPROM时，采用单纯地排列2个单元，并用这2个单元存储1个数据的结构的情况下，不能缩小单元面积，可靠性虽然得到提高，但是不能达到EEPROM的微型化。因此，在W单元方式的EEPROM中，如何很好地设计单元布局就成为一个技术课题。
关于更具体的内容，参照附图进行说明。
图6是表示以往的FLOTOX型EEPROM的单元结构的图解图，(A)为俯视图；(B)为沿着(A)中的X-X的剖面图；(C)为沿着(A)中的Y-Y的纵向剖面图。
EEPROM包含被LOCOS氧化膜2进行元件间分离的区域中所形成的单元晶体管3和选择晶体管4，该LOCOS氧化膜2是在例如p型硅基板1的表层区域上通过局部硅氧化(LOCOS)法形成的。这些晶体管具有漏极5，源极6，和设在漏极5和源极6之间的浮栅7以及控制栅8，和设在浮栅7以及漏极5之间的选择栅9。另外，浮栅7和漏极5之间的绝缘膜10的一部分成为100～200左右的薄膜，在其上形成隧道窗11。经由隧道窗11，可以进行针对浮栅7的电子注入、导出。
也就是说，FLOTOX型EEPROM在进行写入动作时，由于使用FN隧道电流，所以需要进行高的耐压设计。因此，在LOCOS氧化膜2的下面设置被称为沟道截断环12的杂质浓度高的p+区域，提高了元件分离耐压。
但是，在EEPROM的单元结构中，沟道截断环区域12和漏极5(漏极连接区域)之间必须确保一定的距离13。原因是：如果不能确保该距离13，则EEPROM的耐压降低，变得不能施加数据写入所需要的电压，从而不能发挥作为存储器的功能。因此，沟道截断环12和漏极5之间的距离13的确保就成为单元面积缩小的支障。
因此，为了对EEPROM进行可靠性高的设计，在采用以2个单元存储1个数据的W单元方式的情况下，并不是采用单纯地将2个单元并列地配置的结构，而必须在布局上要精心设计。因为，若采用单纯地将2个单元并列地配置的结构，则与以往的EEPROM相比，需要2倍的单元面积，即使可以进行可靠性的设计，也不能实现单元面积(芯片面积)的缩小。
发明内容
本发明就是在这样的背景下实现的，其主要目的在于：提供一种在采用用于可靠性高的设计的W单元方式的同时，单元面积被缩小的FLOTOX型EEPROM。
本发明的另外一个目的为：提供一种FLOTOX型EEPROM，其为W单元方式，具有成对的2个单元，并且可以将各单元作为独立的单元读出。
本发明的另外一个目的为：提供一种FLOTOX型EEPROM，其为W单元方式，具有成对的2个单元，并且通过将各单元的源极个别设置，可以作为相互独立的单元读出。
本发明的另外一个目的为：提供W单元方式的FLOTOX型EEPROM的驱动方法。
本发明的另外一个目的为：提供W单元方式的FLOTOX型EEPROM的驱动方法以及工作确认方法。
用于达到上述目的的技术方案1中记载的发明，是将1个数据用2个单元来存储的W单元方式的FLOTOX型EEPROM，其特征为包括：成对的2个浮栅(25a、25b)；与各浮栅关联地分别设置的2个隧道窗(33a、33b)；以被2个浮栅共享的方式设置的1个控制栅(26)；与控制栅协同工作、用于选择2个浮栅而以被2个浮栅共享的方式设置的1个选择栅(29)；以被2个浮栅共享的方式的设置的1个漏极(28)；和以被2个浮栅共享的方式设置的1个源极(27)。
另外，括号内的英文和数字表示后文提到的实施方式中所对应的构成要素等。以下与此项相同。
根据此结构，需要进行高耐压设计的选择晶体管(24)一侧的漏极(28)区域被2个单元共享。由此，与在2个单元中分别形成漏极的情况相比，可以减小漏极区域。因此，能以形成于LOCOS氧化膜(22)之下的沟道截断环(30)区域与漏极(28)区域不接触的方式来构成单元，并以最小的面积形成具有充分耐压性能的漏极。
另外，通过将2个单元的其他部分根据所需耐压性能进行缩小，可以使单元面积达到最佳化。
技术方案2记载的发明是技术方案1中记载的W单元方式的FLOTOX型EEPROM。其特征为：上述成对的2个浮栅(25a、25b)在与漏极(28)以及源极(27)之间的方向交叉的方向上并排排列；上述选择栅(29)包括在上述2个浮栅的排列方向上，略微平行地延伸的第1以及第2带状线(29a、29b)；上述第1带状线(29a)的线宽设置为：与上述2个浮栅中的一方(25a)对置的部位相对较宽，与上述2个浮栅的另一方(25b)对置的部位相对较窄；上述第2带状线(29b)的线宽设置为：与上述2个浮栅的一方(25a)对置的部位相对较窄，与上述2个浮栅的另一方(25b)对置的部位相对较宽。
在该结构中，由于在与漏极(28)以及源极(27)之间的方向交叉的方向上并排排列了2个浮栅(25a、25b)，所以可以缩小共享的漏极(28)区域的上述交叉方向的尺寸。并且，通过使选择栅(29)形成含有第1带状线(29a)以及第2带状线(29b)的结构，在一方的带状线(宽度较窄的带状线)的下方形成穿通，可以将2个单元作为相互独立的单元来进行工作，从而能从2个单元分别读出数据。
技术方案3记载的发明为技术方案1或2记载的EEPROM的驱动方法，其特征为：删除工作为：对上述控制栅(26)以及选择栅(29)施加高电压，将上述漏极(28)、源极(27)以及半导体基板(21)的偏压设为低电压，经由上述隧道窗(33a、33b)向上述2个浮栅(25a、25b)中注入电子；写入工作为：对上述漏极(28)以及选择栅(29)施加高电压，将上述控制栅(26)以及半导体基板(21)的偏压设为低电压，并且将上述源极(27)设置为开路，经由上述隧道窗(33a、33b)从上述2个浮栅(25a、25b)中导出电子；读出工作为：对上述选择栅(29)以及漏极(28)施加工作电压，对上述控制栅(26)施加读取电压，将上述源极(27)以及半导体基板(21)的偏压设置为接地电位来检测电流。
根据该构成，对于成对的2个浮栅(25a、25b)，可以控制被共享的控制栅(26)、选择栅(29)、漏极(28)以及源极(27)的电压，良好地进行删除、写入以及读出工作。
技术方案4记载的发明是技术方案2记载的EEPROM的驱动方法，其特征为：将上述源极(27)以及半导体基板(21)的偏压设为接地电位，对上述漏极(28)施加工作电压，将上述第1带状线(29a)或第2带状线(29b)的任意的一方设为接地电位，对任意的另一方施加工作电位，且仅从上述2个浮栅(25a，25b)中的一方进行读出工作。
根据这种方法，可以使2个单元各自独立地工作。
技术方案5记载的发明是用2个单元存储1个数据的W单元方式的FLOTOX型EEPROM，其特征为，具有：成对的2个浮栅(25a、25b)；与各浮栅关联地分别设置的2个隧道窗(33a、33b)；以被2个浮栅共享的方式设置的1个控制栅(26)；与控制栅协同工作、用于选择2个浮栅而以被2个浮栅共享的方式配置的1个选择栅(34)；以被2个浮栅共享的方式配置的1个漏极(28)；和针对各浮栅分别设置的2个源极(35a、35b)。
根据此结构，需要进行高耐压设计的选择晶体管(24)一侧的漏极(28)区域被2个单元共享。由此，与在2个单元中分别形成漏极的情况相比，可以减小漏极区域。因此，能以形成于LOCOS氧化膜(22)之下的沟道截断环(30)区域与漏极(28)区域不接触的方式构成单元，并以最小的面积形成具有足够耐压的漏极。
另外，通过将2个单元的其他部分根据所需耐压进行缩小，可以使单元面积达到最佳化。
进一步，通过将源极(35a、35b)相对于2个单元各自分别进行设置，可以将2个单元作为相互独立的单元来进行工作，可以从2个单元分别读出数据。因此，在出厂前，可以确认2个单元是否正常工作。
在技术方案6记载的发明中，上述成对的2个浮栅(25a、25b)也可以在与漏极(28)以及源极(35a、35b)之间的方向交叉的方向上并排排列。
在该结构中，由于在与漏极(28)以及源极(35a、35b)之间的方向交叉的方向上并排排列了2个浮栅(25a、25b)，所以可以缩小共享的漏极(28)区域的上述交叉方向上的尺寸。另外，可以在将浮栅(25a、25b)和源极(35a、35b)的耐压保持在所需的耐压的同时，缩小单元面积。
技术方案7记载的发明为技术方案5或6记载的EEPROM的驱动方法，其特征为：删除工作为：对上述控制栅(26)以及选择栅(34)施加高电压，将上述漏极设为低电压，并将上述2个源极(35a、35b)设置为开路，经由上述隧道窗(33a、33b)，向2个浮栅(25a、25b)中注入电子；写入工作为：对上述漏极(28)以及选择栅(34)施加高电压，将上述控制栅(26)设为低电压，并且将上述2个源极(35a、35b)设置为开路，经由上述隧道窗(33a、33b)从上述2个浮栅(25a、25b)中导出电子；读出工作为：对上述选择栅(34)以及漏极(28)施加工作电压，对上述控制栅(26)施加读取电压，将上述2个源极(35a、35b)设置为接地电位来检测电流。
根据该构成，对于成对的2个浮栅(25a、25b)，可以控制被共享的控制栅(26)、选择栅(34)、漏极(28)以及2个源极(35a、35b)的电压，并良好地进行删除、写入以及读出工作。
技术方案8所记载的发明是技术方案5或6所记载的EEPROM的工作确认方法，其特征为：对上述选择栅(34)以及漏极(28)施加工作电压，对上述控制栅(26)施加读取电压，通过将上述2个源极(35a、35b)中的一方设为开路，另一方设为接地电位，来确认与设置为接地电位的源极对应的浮栅的工作。
根据本方法，可以容易地确认2个单元是否都正常地发挥着功能。
附图说明
图1是说明涉及本发明的一个实施方式的W单元方式的FLOTOX型EEPROM的构成的图。
图2是说明涉及本发明的一个实施方式的W单元结构的FLOTOX型EEPROM的工作的图解图。
图3是说明从一对单元(浮栅25a，25b)的一方，作为独立单元而读出数据的情况下的电压的施加的图解图。
图4是说明涉及本发明的其他实施方式的W单元方式的FLOTOX型EEPROM的结构的图。
图5是说明涉及本发明的其他实施方式的W单元结构的FLOTOX型EEP ROM的工作的电路图。
图6是表示以往的FLOTOX型EEPROM的单元结构的图解图。
符号的说明
21P型硅基板
22LOCOS氧化膜
23单元晶体管
24选择晶体管
25a，25b浮栅
26控制栅(共享控制栅)
27源极(共享源极)
28漏极(共享漏极)
29，29a，29b选择栅
30沟道截断环
33a，33b隧道窗
34选择栅(共享选择栅)
35a，35b源极
具体实施方式
下面参照附图详细说明本发明的实施方式。
图1是说明涉及本发明的一个实施方式的W单元方式的FLOTOX型EEPROM的构成的图，(A)为图解式的俯视图，(B)为沿着(A)中b-b的截面剖面图，(C)为沿着(A)中的c-c的截面剖面图。
参照图1(A)～(C)，在p型硅基板21的表层区域，形成了通过LOCOS法形成的场(field)氧化膜(LOCOS氧化膜)22，在进行了元件间分离的p型硅基板21的表层区域，形成了EEPROM的单元结构。
在单元结构中，包含单元晶体管23以及选择晶体管24。在单元晶体管23中，设置了：成对的2个浮栅25a以及25b；2个浮栅25a，25b所共享的控制栅26；和2个浮栅25a，25b所共享的1个源极27。
另一方面，在选择晶体管24中，设置了：共享的漏极28；和在漏极28以及2个浮栅25a，25b之间设置的选择栅29。选择栅29包含有在浮栅25a、25b的排列方向上延伸的第1带状线29a以及第2带状线29b。并且，第1带状线29a的宽度为：在对应于浮栅25a的一侧偏粗；第2带状线29b的宽度为：在对应于浮栅25a的一侧偏细。相反，第1带状线29a的宽度为：在对应于浮栅25b的一侧偏细；第2带状线29b的宽度为：在对应于浮栅25b的一侧偏粗。这样一来，就可以通过设置2个选择栅(宽线)29，并且，通过调整其宽度(L长)，使浮栅25a，25b分别作为独立的单元发挥功能。关于这一点，将在后面进行阐述。
在该实施方式中，在与漏极28和源极27之间的方向大致成正交的方向上，设置成对的2个浮栅25a，25b，源极27以及漏极28都被一起设定为成对的2个浮栅25a，25b所共享的源极以及漏极。由此，可以缩小漏极28区域，并实现：在LOCOS氧化膜22的下方所形成的沟道截断环30区域和漏极28区域，可以保持所规定的距离31的结构，成为高耐压设计。
也就是说，通过使2个浮栅25a，25b共享需要高耐压设计的选择晶体管24的漏极28区域，与仅排列2个单元相比，可以更缩小漏极28区域。另外，对于其他部分，根据必要的耐压进行缩小，可以使单元面积最佳化。
在成对的2个浮栅25a，25b上，各自形成有与漏极28之间的绝缘膜32的一部分变薄的隧道窗33a，33b。经由该隧道窗33a，33b进行对浮栅25a，25b的电子注入和导出。
针对浮栅25a，25b设置有共享的控制栅26，并配置有和控制栅26协同工作，用来选择浮栅25a或25b的2个选择栅29。而且，对应于浮栅25a的选择栅(第1带状线)29a的栅长长(宽度宽)；第2带状线29b的栅长短(宽度窄)。相反，对应于控制栅25b的选择栅(第1带状线)29a的栅长短(宽度窄)；选择栅(第2带状线)29b的栅长长(宽度宽)。根据该构成，在栅长短的一侧，可以有意识地产生短沟道效果，根据没有发生短沟道效果的其余的选择栅，可以分别使浮栅25a，25b进行工作。也就是说，可以使浮栅25a，25b作为各自的单元进行工作。
图2是说明图1所示的W单元结构的EEPROM的工作的图解图。
对该实施方式的W单元结构的EEPROM的工作进行以下说明。
(写入工作)
参照图2(A)，对漏极28、选择栅29(29a，29b)施加15～17V的高电压，将控制栅26以及硅基板21作为GND(接地电位)，将源极27设为开路状态。由此，从浮栅25a，25b通过FN隧道电流导出电子。
(删除工作)
参照图2(B)，对控制栅26以及选择栅29(29a，29b)施加15～17V的高电压，将漏极28以及硅基板21设为GND(接地电位)，将源极27设为开路。由此，可以从漏极28经由隧道窗33a，33b向一对浮栅25a，25b中注入电子。
(读出工作)
参照图2(C)，在读出时，对漏极28以及选择栅29(29a，29b)施加工作电压Vcc，对控制栅26施加读取(sense)电压(1～3V的低电压)，将源极27以及硅基板21的偏压设为GND(接地电位)。由此，单元晶体管23变成导通/截止中的任意一个状态，可以基于此进行数据的读出。
(独立单元工作)
另外，在此实施方式中，可以将浮栅25a或25b中的任意一方作为独立单元使其工作，进行数据的读出。
例如，在将图1所示的浮栅25a作为独立单元，并读出该浮栅25a的数据的情况下，如图3所示，将源极27以及硅基板21的偏压电位设为GND(接地电位)。另外，对漏极28施加工作电压Vcc。然后，对第1带状线29a，即一方的选择栅29a施加Vcc，并将第2带状线29b、即另一方的选择栅29b设为0V。此时，在第2带状线29b的栅长足够短的情况下，在第2带状线29b的下方形成穿通(punch through)。由此，可以不根据第2带状线29b的电位(0V)，而通过对第1带状线29a，即一方的选择栅29a施加工作电压Vcc，来进行流经浮栅25a的电流的导通/截止。
其结果是，可以使用一对的浮栅25a，25b中的任何一方进行作为独立单元的读出工作。
根据该实施方式，通过用2个单元共享为了进行高耐压设计而需要一定程度的面积的选择晶体管24的漏极28区域，能以最小的面积形成耐压性能充分的漏极28区域。
另外，通过精心设计选择栅29(29a，29b)的设置，形成具有宽度各不相同的2根带状线(第1带状线29a，第2带状线29b)的结构，从而可以使浮栅29a，29b各自作为独立的单元发挥功能。
上述实施方式中的半导体的p型、n型，也可以反过来设置，在这种情况下，电子的移动也相反。另外，场效氧化膜也可以不通过LOCOS法，而通过STI法形成。
图4是说明涉及本发明的其他实施方式的W单元方式的FLOTOX型EEPROM的结构的图，(A)是图解式的俯视图，(B)为沿着(A)中b-b的截面剖面图，(C)为沿着(A)中的c-c的截面剖面图。
在p型硅基板21的表层区域，形成由LOCOS法形成的场效氧化膜(LOCOS氧化膜)22，在进行了元件间分离的p型硅基板21的表层区域，形成EEPROM的单元结构。单元结构中包括有单元晶体管23以及选择晶体管24，相对于在单元晶体管23一侧所包含的成对的2个浮栅25a、25b以及2个源极35a、35b，选择晶体管24一侧的漏极28被设置为共享。也就是说，在与漏极-源极之间的方向大致成正交的方向上，设置了成对的2个浮栅25a、25b。
由此，可以缩小漏极28区域，并可以实现在LOCOS氧化膜22的下方形成的沟道截断环30区域和漏极28区域能保持所规定的距离31的结构，从而实现高耐压设计。
在成对的2个浮栅25a，25b中分别形成与漏极28之间的绝缘膜32的一部分变薄的隧道窗33a，33b。经由该隧道窗33a，33b，对浮栅25a，25b进行电子的注入或导出。
针对对浮栅25a，25b设置有共享的控制栅26。另外，设置有与控制栅26协同工作而用于选择2个浮栅25a，25b的2个浮栅25a，25b所共享的选择栅34。
另一方面，针对各浮栅25a，25b，分别设置了源极35a，35b。
由于具有这种构成，所以如上所述，可以缩小漏极28的区域，实现高耐压设计，并且，其他部分也可以根据所需的耐压性能，进行缩小，因此，可以用最小的面积实现具有充分耐压性能的W单元结构的EEPROM。
另外，由于源极35a，35b是相对于成对的浮栅25a，25b分别设置的，所以可以将2个浮栅25a，25b作为各自独立的单元驱动，读出数据。
图5是说明图4所示的W单元结构的EEPROM的工作的电路图。下面，对涉及本实施方式的W单元结构的EEPROM的工作进行说明。
(删除工作)
参照图5(A)，对控制栅26以及选择栅34，施加例如15～17V的高电压，并且，将漏极28设为0V，将源极35a，35b设为开路。由此，可以向一对浮栅25a，25b中分别注入电子。
(写入工作)
参照图5(B)，对漏极28以及选择栅34施加例如15～17V的高电压。然后，将控制栅26设为0V，将源极35a，35b设为开路。由此，从一对浮栅25a，25b中可以分别导出电子。
(读出工作(通常时))
用户使用EEPROM的情况下的通常读出工作如下。
参照图5(C)，对选择栅34以及漏极28施加工作电压(例如电源电压)Vcc，对控制栅26施加被称为读取电压的例如1～2V左右的低电压。然后将源极35a，35b设为接地电位(GND)，检测来自漏极28的电流的流向。在向浮栅25a，25b中注入了电子的状态下，虽然单元晶体管的Vth变得比读取电压低，电流流动，但是在从浮栅25a，25b导出了电流的状态下，单元晶体管的Vth变得比读取电压高，电流不能流动。由此，可以判断在单元中所存储的数据。
(读出工作(测试时))
在出厂前，测试2个单元是否都能有效地工作时的读出工作如下。
参照图5(D)，与上述通常时的读出工作相同，对各栅极以及漏极施加电压，即，对单元栅34以及漏极28施加Vcc，对控制栅26施加读取电压。
在此，将源极35a以及35b中的任意一方设为开路状态，将任意的另一方设置为接地电位(GND)。由此，可以读出与设为接地电位(GND)的源极35a或35b所对应的浮栅25a，25b的数据。
然后，两者的数据如果是相等的数据，就可以确认2个单元的工作状态良好。
根据本实施方式，可以提供：高可靠设计的W单元方式的FLOTOX型EEPROM，其可以实现单元面积缩小化，并可以大范围利用。
上述实施方式中的半导体的p型、n型，也可以反过来设置，这种情况下，电子的移动也相反。另外，场效氧化膜也可以不使用LOCOS法，而利用STI法形成。
本发明，不限于以上说明的各实施方式，在技术范围记载的范围内可以进行各种变更。

Claims (8)

1.一种W单元方式的FLOTOX型EEPROM，将1个数据用2个单元来存储，其特征为，包括：
成对的2个浮栅；
与各浮栅关联地分别设置的2个隧道窗；
以被2个浮栅共享的方式设置的1个控制栅；
与控制栅协同工作、用于选择2个浮栅而以被2个浮栅共享的方式设置的1个选择栅；
以被2个浮栅共享的方式设置的1个漏极；和
以被2个浮栅共享的方式设置的1个源极。
2.根据权利要求1记载的W单元方式的FLOTOX型EEPROM，其特征为：
上述成对的2个浮栅在与漏极以及源极之间的方向交叉的方向上并排排列；
上述选择栅包括在上述2个浮栅的排列方向上大致平行地延伸的第1以及第2带状线；
上述第1带状线的线宽设置为：与上述2个浮栅中的一方对置的部位相对较宽，并且与上述2个浮栅中的另一方对置的部位相对较窄；上述第2带状线的线宽设置为：与上述2个浮栅中的一方对置的部位相对较窄，并且与上述2个浮栅中的另一方对置的部位相对较宽。
3.一种权利要求1或2记载的EEPROM的驱动方法，其特征为：
删除工作为：对上述控制栅以及选择栅施加高电压，将上述漏极、源极以及半导体基板的偏压设为低电压，经由上述隧道窗向上述2个浮栅中注入电子；
写入工作为：对上述漏极以及选择栅施加高电压，将上述控制栅以及半导体基板的偏压设为低电压，并且将上述源极设置为开路，经由上述隧道窗从上述2个浮栅中导出电子；
读出工作为：对上述选择栅以及漏极施加工作电压，对上述控制栅施加读取电压，将上述源极以及半导体基板的偏压设置为接地电位来检测电流。
4.根据权利要求2记载的EEPROM的驱动方法，其特征为：
将上述源极以及半导体基板的偏压设为接地电位，对上述漏极施加工作电压，将上述第1带状线或第2带状线的任意的一方设为接地电位，对任意的另一方施加工作电位，且仅从上述2个浮栅中的一方进行读出工作。
5.一种W单元方式的FLOTOX型EEPROM，将1个数据用2个单元来存储，其特征为，包括：
成对的2个浮栅；
与各浮栅关联地分别设置的2个隧道窗；
以被2个浮栅共享的方式设置的1个控制栅；
与控制栅协同工作、用于选择2个浮栅而以被2个浮栅共享的方式设置的1个选择栅；
以被2个浮栅共享的方式设置的1个漏极；和
针对各浮栅分别设置的2个源极。
6.根据权利要求1记载的W单元方式的FLOTOX型EEPROM，其特征为：
上述成对的2个浮栅在与漏极以及源极之间的方向交叉的方向上并排排列。
7.一种权利要求1或2记载的EEPROM的驱动方法，其特征为：
删除工作为：对上述控制栅以及选择栅施加高电压，将上述漏极设为低电压，并将上述2个源极设置为开路，经由上述隧道窗，向2个浮栅中注入电子；
写入工作为：对上述漏极以及选择栅施加高电压，将上述控制栅设为低电压，并且将上述2个源极设置为开路，经由上述隧道窗从2个浮栅中导出电子；
读出工作为：对上述选择栅以及漏极施加工作电压，对上述控制栅施加读取电压，将上述2个源极设置为接地电位来检测电流。
8.一种权利要求1或2所记载的EEPROM的工作确认方法，其特征为：
对上述选择栅以及漏极施加工作电压，对上述控制栅施加读取电压，通过将上述2个源极中的一方设为开路，另一方设为接地电位，来确认与设置为接地电位的源极对应的浮栅的工作。
CNA2008800032096A 2007-01-29 2008-01-28 Flotox型eeprom Pending CN101595555A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP018053/2007 2007-01-29
JP2007018053A JP5252808B2 (ja) 2007-01-29 2007-01-29 Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ
JP051641/2007 2007-03-01
JP2007051641A JP5073318B2 (ja) 2007-03-01 2007-03-01 Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ
PCT/JP2008/051213 WO2008093640A1 (ja) 2007-01-29 2008-01-28 Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ

Publications (1)

Publication Number Publication Date
CN101595555A true CN101595555A (zh) 2009-12-02

Family

ID=39673951

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008800032096A Pending CN101595555A (zh) 2007-01-29 2008-01-28 Flotox型eeprom

Country Status (6)

Country Link
US (1) US8050105B2 (zh)
EP (1) EP2109136A1 (zh)
KR (1) KR20090106503A (zh)
CN (1) CN101595555A (zh)
TW (1) TW200845370A (zh)
WO (1) WO2008093640A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5112731B2 (ja) * 2007-04-04 2013-01-09 ローム株式会社 Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
US8026545B2 (en) 2008-12-01 2011-09-27 Rohm Co., Ltd. Eeprom
US8462553B2 (en) * 2009-12-29 2013-06-11 Aplus Flash Technology, Inc. Cell array for highly-scalable, byte-alterable, two-transistor FLOTOX EEPROM non-volatile memory

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5471422A (en) * 1994-04-11 1995-11-28 Motorola, Inc. EEPROM cell with isolation transistor and methods for making and operating the same
JP4183290B2 (ja) 1994-12-27 2008-11-19 マクロニクス インターナショナル カンパニイ リミテッド ベリファイ機能を備えた不揮発性半導体装置
JP3023321B2 (ja) * 1997-03-10 2000-03-21 株式会社東芝 不揮発性半導体記憶装置
JP3023330B2 (ja) * 1997-06-10 2000-03-21 株式会社東芝 不揮発性半導体記憶装置
JP4530464B2 (ja) * 2000-03-09 2010-08-25 ルネサスエレクトロニクス株式会社 半導体集積回路
JP2005020349A (ja) * 2003-06-26 2005-01-20 Renesas Technology Corp 半導体集積回路および電子システム

Also Published As

Publication number Publication date
WO2008093640A1 (ja) 2008-08-07
EP2109136A1 (en) 2009-10-14
US20100002524A1 (en) 2010-01-07
US8050105B2 (en) 2011-11-01
KR20090106503A (ko) 2009-10-09
TW200845370A (en) 2008-11-16

Similar Documents

Publication Publication Date Title
EP3196885B1 (en) Single poly memory array with one shared deep doped region
TWI569418B (zh) 具輔助閘極之非揮發性記憶胞結構
KR20040068552A (ko) 반도체 디바이스
CN101595555A (zh) Flotox型eeprom
JP2008182232A (ja) 不揮発性メモリ素子及びその動作方法
KR100346021B1 (ko) 불휘발성반도체메모리
JP4622902B2 (ja) 不揮発性半導体記憶装置
JP2007149997A (ja) 不揮発性メモリセル及びｅｅｐｒｏｍ
JP5252808B2 (ja) Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ
CN105261618A (zh) 非挥发性存储器单元
KR100280051B1 (ko) 삭제 및 프로그램가능 반도체 기억장치로 사용되는 eeprom셀 구조를 이용한 비-휘발성 반도체 기억장치 및 플로오팅 게이트 트랜지스터 프로그래밍방법
US20080165578A1 (en) Method of operating multi-level cell
JP5112731B2 (ja) Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ
KR101700992B1 (ko) 비휘발성 메모리 및 비휘발성 메모리의 제조 방법
TWI569377B (zh) 非揮發性記憶體單元
JP5073318B2 (ja) Ｆｌｏｔｏｘ型ｅｅｐｒｏｍ
JPH05110108A (ja) Ｅｐｒｏｍ
JP5487539B2 (ja) 不揮発性半導体記憶素子
JPH11273387A (ja) 不揮発性半導体メモリ装置
JP5522296B2 (ja) 不揮発性半導体記憶装置
JP5446149B2 (ja) 不揮発性半導体装置
JP4711997B2 (ja) 半導体装置
JP5502314B2 (ja) Ｅｅｐｒｏｍ
JP2013077780A (ja) 半導体記憶装置及び半導体記憶素子
JP2003124364A (ja) 不揮発性半導体記憶装置及びその駆動方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091202