CN101593685A - 栅极形成方法 - Google Patents
栅极形成方法 Download PDFInfo
- Publication number
- CN101593685A CN101593685A CNA2008101136944A CN200810113694A CN101593685A CN 101593685 A CN101593685 A CN 101593685A CN A2008101136944 A CNA2008101136944 A CN A2008101136944A CN 200810113694 A CN200810113694 A CN 200810113694A CN 101593685 A CN101593685 A CN 101593685A
- Authority
- CN
- China
- Prior art keywords
- layer
- mask layer
- etching
- formation method
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种栅极形成方法,包括:在基底上形成栅介质层和覆盖所述栅介质层的多晶硅层;在所述多晶硅层上形成具有第一图形的掩模层,所述第一图形特征尺寸大于目标图形特征尺寸;利用包含第一图形特征尺寸参量在内的两个参量调整所述掩模层的修整工艺;执行所述掩模层的修整操作,获得具有第二图形的掩模层,所述第二图形特征尺寸等于目标图形特征尺寸;以所述具有第二图形的掩模层为掩模,刻蚀所述多晶硅层,形成栅极。可更准确地控制掩模层的修整参数,以增强基底与基底之间修整操作的一致性,进而增强刻蚀后获得的栅极特征尺寸的一致性。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种栅极形成方法。
背景技术
在半导体制造工艺中,日益增加的需求不断推动半导体制造工艺向着高集成度低功耗的方向发展。栅极特征尺寸(critical dimension,CD)的不断减小是半导体制造工艺不断进步的象征之一。
当前,减小栅极特征尺寸的方法之一是使用更先进的光刻技术。但是,目前,集成度和器件性能的要求使得场效应晶体管的栅极特征尺寸已缩小至65纳米到45纳米,或者更低。传统的光刻工艺已经无力追上这一趋势。
如2005年6月29日公布的公开号为CN1632921的中国专利申请中所公开的,目前业界使用的减小栅极特征尺寸的方法是:增加一个额外的光刻胶处理工艺,以利用现有设备得到特征尺寸低于投影光刻特征尺寸的栅极。这种方法采用各向同性刻蚀法将光刻胶的特征尺寸修整至投影光刻技术无法得到的尺寸。如图1所示,首先在覆盖基底10的多晶硅层20上形成第一光刻胶掩模30。所述第一光刻胶掩模30的特征尺寸受限于投影光刻工艺。可以看出,如果不进行光刻胶修整,则在经过后续各向异性的多晶硅层刻蚀后,如图2所示,获得的栅极22的特征尺寸将等于第一光刻胶掩模30的特征尺寸。但是,当引入适当的各向同性刻蚀操作以对光刻胶进行尺寸修整处理后,如图3所示,将形成具有修整后的特征尺寸的第二光刻胶掩模32(所述第二光刻胶掩模32的特征尺寸小于第一光刻胶掩模30的特征尺寸),进而形成具有第二光刻胶掩模32的特征尺寸的栅极22。
通常,采用等离子体刻蚀工艺修整(trim)所述第一光刻胶掩模。修整前的所述第一光刻胶掩模的特征尺寸可经由显影后检测(ADI)获得;修整后的第二光刻胶掩模的特征尺寸可经由栅极的刻蚀后检测(AEI)获得。传统工艺中,根据ADI结果确定修整(刻蚀)参数。实践中,执行所述等离子体刻蚀工艺时,通常保持其他参数不变而只调整刻蚀时间。显然,ADI后第一光刻胶掩模的特征尺寸小的基底,经历相同的修整操作后,在AEI后第二光刻胶掩模的特征尺寸也小,但是,实际生产发现,如图4所示,个别基底(如#4和#14)在ADI后第一光刻胶掩模的特征尺寸小时,经历修整操作后,在AEI后第二光刻胶掩模的特征尺寸反而更大或者与其他基底接近;或者,个别基底(如#3和#13)在ADI后第一光刻胶掩模的特征尺寸满足产品要求时,经历修整操作后,在AEI后第二光刻胶掩模的特征尺寸反而更小以至超出产品要求;(本文件内,特征尺寸的“大”和“小”意指超出或小于工艺允许的误差范围)。针对此现象,业界的普遍观点是由于修整参数控制得不合适而造成的。如何更准确地控制修整参数,以增强基底与基底之间修整操作的一致性成为本领域技术人员亟待解决的问题。
发明内容
本发明提供了一种栅极形成方法,可更准确地控制掩模层的修整参数,以增强基底与基底之间修整操作的一致性,进而增强刻蚀后获得的栅极特征尺寸的一致性。
本发明提供的一种栅极形成方法,包括:
在基底上形成栅介质层和覆盖所述栅介质层的多晶硅层;
在所述多晶硅层上形成具有第一图形的掩模层,所述第一图形特征尺寸大于目标图形特征尺寸;
利用包含第一图形特征尺寸参量在内的两个参量调整所述掩模层的修整工艺;
执行所述掩模层的修整操作,获得具有第二图形的掩模层,所述第二图形特征尺寸等于目标图形特征尺寸;
以所述具有第二图形的掩模层为掩模,刻蚀所述多晶硅层,形成栅极。
可选地,形成具有第一图形的掩模层时采用曝光-显影工艺;可选地,获得具有第二图形的掩模层时采用等离子体刻蚀工艺;可选地,调整所述修整工艺的操作中包含确定刻蚀时间的步骤;可选地,确定所述刻蚀时间时采用包含第一图形特征尺寸参量在内的两个参量和时间的三维数据进行辅助分析;
可选地,确定刻蚀时间的步骤包括:
确定变量为第一图形特征尺寸和刻蚀时间的第一平面;
确定变量为另一参量和刻蚀时间的第二平面;
根据所述第一平面和第二平面的交界线对应的刻蚀时间执行修整工艺;
可选地,所述两个参量中还包括浅沟槽表面与所述栅介质层之间的高度差;可选地,所述两个参量中还包括所述栅介质层的厚度或具有第一图形的掩模层的坚膜温度中的一种;可选地,所述两个参量中还包括执行所述刻蚀操作时采用的刻蚀气体的流量、刻蚀反应压力、刻蚀反应功率中的一种。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案提供的栅极形成方法,在只利用第一图形特征尺寸为唯一参量的传统的修整工艺中,增加了另一参量,以利用所述两个参量共同调整具有第一图形的掩模层的修整工艺;可增强调整所述修整工艺时影响因素的参考范围,增强控制掩模层的修整参数的准确性,以增强基底与基底之间修整操作的一致性,进而增强刻蚀后获得的栅极特征尺寸的一致性;
上述技术方案提供的栅极形成方法的可选方式,通过选定浅沟槽表面与所述栅介质层之间的高度差作为另一参量,可在利用所述具有第二图形的掩模层刻蚀多晶硅层以获得栅极的过程中,进一步减少浅沟槽表面与所述栅介质层之间的高度差对刻蚀操作的影响,可减少所述高度差对获得的栅极的特征尺寸的影响,增强控制掩模层的修整参数的准确性,以增强基底与基底之间修整操作的一致性,进而增强刻蚀后获得的栅极特征尺寸的一致性。
附图说明
图1为说明现有技术中在基底上覆盖第一光刻胶掩模后的结构示意图;
图2为说明现有技术中利用所述第一光刻胶掩模获得栅极后的结构示意图;
图3为说明现有技术中利用第二光刻胶掩模获得栅极后的结构示意图;
图4为说明现有技术中基底与基底之间修整操作一致性差的检测结果示意图;
图5为说明本发明实施例的形成栅极的流程示意图;
图6~10为说明本发明实施例的在浅沟槽表面与所述栅介质层之间形成高度差的结构示意图;
图11为说明本发明实施例的利用两个参量确定刻蚀时间的三维数据分析示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图5所示,形成栅极的具体包括:
步骤51:在基底上形成栅介质层和覆盖所述栅介质层的多晶硅层。
在衬底(substrate)上定义器件有源区并完成浅沟槽隔离后形成所述基底。所述衬底包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。
所述多晶硅层包含多晶硅层。可采用低压化学气象沉积(LPCVD)工艺形成所述多晶硅层。实践中,通常需对所述多晶硅层执行掺杂操作,用以调整所述多晶硅的阻值;所述掺杂操作利用离子注入工艺进行,所述掺杂操作执行所述离子注入操作工艺可采用任何传统的方法,在此不再赘述。
所述栅介质层可包含氧化硅层或氮氧化硅层。所述氧化硅层可利用热氧化工艺获得,所述热氧化工艺可应用高温氧化设备或氧化炉进行。形成所述氧化硅层的过程可包含热氧化及检测步骤,具体可应用任何传统的工艺,在此不再赘述。形成所述氮氧化硅层的步骤包括:首先形成氧化硅层,继而,对所述氧化硅层执行去耦合等离子体氮化(decoupledplasma nitridation,DPN)及氮化后退火操作。
步骤52:在所述多晶硅层上形成具有第一图形的掩模层,所述第一图形特征尺寸大于目标图形特征尺寸。
形成具有第一图形的掩模层的步骤包括:
步骤521:在所述多晶硅层上形成掩模(如光刻胶)层;
步骤522:对所述掩模层执行曝光操作,以在所述掩模层内形成曝光区;
步骤523:对经历所述曝光操作的掩模层执行显影操作,去除所述曝光区,在所述掩模层内形成第一图形。
传统工艺中,只需利用所述具有第一图形的掩模层即可获得满足特征尺寸要求的栅极,随着特征尺寸的缩小,逐渐换用更先进的光刻技术可使获得的栅极满足产品要求;但是,随着工艺节点发展至65纳米、45纳米甚至更小,传统的光刻工艺已经无力追上这一趋势,利用所述具有第一图形的掩模层已无法获得满足特征尺寸要求的栅极。此时,业界通常通过增加一个额外的光刻胶处理工艺减小栅极特征尺寸,即,采用各向同性刻蚀法将光刻胶的特征尺寸修整至投影光刻技术无法得到的尺寸。
但是,实际生产发现,个别基底在ADI后第一光刻胶掩模的特征尺寸小时,经历修整操作后,在AEI后第二光刻胶掩模的特征尺寸反而更大或者与其他基底接近;或者,在ADI后第一光刻胶掩模的特征尺寸满足产品要求时,经历修整操作后,在AEI后第二光刻胶掩模的特征尺寸反而更小以至超出产品要求。针对此现象,业界的普遍观点是由于修整参数控制得不合适而造成的。如何更准确地控制修整参数,以增强基底与基底之间修整操作的一致性成为本发明解决的主要问题。
传统观点认为,采用等离子体刻蚀工艺执行所述修整操作时,通常只需调整刻蚀时间。但是,本发明的发明人分析后认为,执行所述修整操作的目的在于获得具有更小的特征尺寸的栅极,因此,为使获得的栅极的特征尺寸满足产品要求,在修整所述掩模层时,不仅要考虑到所述掩模层的特征尺寸,还应考虑利用所述掩模层刻蚀多晶硅层时能否获得与所述掩模层具有相同(所述相同意指两者的差别在工艺范围内可以被忽略)特征尺寸的栅极。换言之,在所述修整操作中,修正参数设定得是否准确也将受到所述多晶硅层的刻蚀操作的影响,而影响所述刻蚀操作的因素包括浅沟槽表面与所述栅介质层之间的高度差、所述栅介质层的厚度、具有第一图形的掩模层的坚膜温度或执行所述刻蚀操作时采用的刻蚀参数,如刻蚀气体的流量、刻蚀反应压力、刻蚀反应功率中的一种。
具体地,以浅沟槽表面与所述栅介质层之间的高度差为例,说明其对修整操作的影响。
如图6~10所示,形成所述基底时,需在衬底内形成浅沟槽隔离区;形成所述浅沟槽隔离区的步骤包括:在已定义有源区的衬底100上形成第一氧化硅层120和氮化层140;刻蚀所述第一氧化硅层120、氮化层140和部分深度的衬底100,以在所述有源区之间形成浅沟槽102;在所述浅沟槽102内形成第二氧化硅层122,所述第二氧化硅层122覆盖所述氮化层140;平整化所述第二氧化硅层122,以暴露覆盖所述有源区的氮化层140;去除所述氮化层140。
如图10所示,去除所述氮化层140后,将在所述第一氧化硅层120和第二氧化硅层122间形成高度差H,且所述衬底100表面覆盖氧化硅层(覆盖所述有源区的是第一氧化硅层120,在所述浅沟槽内具有第二氧化硅层122),所述氧化硅层将作为后续多晶硅层刻蚀过程的停止层,即,在后续刻蚀多晶硅层时,检测到所述刻蚀操作已进行到所述氧化硅层后,即可判定完成所述多晶硅层的刻蚀操作。理想情况下,应在检测到刻蚀操作已进行至所述第一氧化硅层120后,方可判定完成所述多晶硅层的刻蚀操作;然而,由于所述高度差的存在,所述第二氧化硅层122将先于第一氧化硅层120被检测到,致使将未完成的所述刻蚀操作时被误判为已完成,即,由于存在所述高度差,易造成栅极刻蚀终点的误判,影响获得栅极的特征尺寸的准确性。
下面举例说明在包含掩模层修整操作的栅极形成过程中所述高度差对修整操作的一致性的影响。
在所述第一氧化硅层和第二氧化硅层间高度差为a时,在刻蚀多晶硅层的过程中,将在检测到刻蚀操作已进行至第二氧化硅层时判定已完成栅极的形成过程,此时,虽然,在工艺上可控制等离子体刻蚀操作的各向异性,以使所述刻蚀操作在垂直于所述基底方向的刻蚀速率远高于其在平行于所述基底方向的刻蚀速率,但仍将在平行于所述基底方向上刻蚀掉部分厚度的多晶硅层,使得在掩模层的特征尺寸为c0的前提下,获得的栅极的特征尺寸c1小于c0。相应地,在所述第一氧化硅层和第二氧化硅层间高度差为b(b<a)时,虽然也在检测到刻蚀操作已进行至第二氧化硅层时即误判已完成栅极的形成过程,但此时所述刻蚀操作在垂直于所述基底方向上刻蚀掉的多晶硅层的厚度更大,在平行于所述基底方向上刻蚀掉的多晶硅层的厚度也更大,获得的栅极的特征尺寸c2小于c1。因此,为获得特征尺寸相同的栅极,所述高度差相对较小时,要求掩模层的特征尺寸相对较大。换言之,即使所述掩模层的特征尺寸相同,经历刻蚀操作后获得的栅极的特征尺寸也不同。继续以上述示例说明,掩模层的特征尺寸为c0时,如果所述高度差为a时,判定获得的栅极的特征尺寸符合产品要求,则在所述高度差为b时,获得的栅极的特征尺寸将可能超出产品要求(例证如背景技术部分所述)。
出于上述考虑,本发明的发明人提出了一种栅极形成方法,在形成栅极的过程中,引入掩模层的修整操作,与传统技术不同的是,修整所述掩模层时,不再只考虑单一的参量(如掩模层第一图形特征尺寸),而是将所述修整操作与获得所述栅极的刻蚀操作结合起来考虑,即在修整所述掩模层时,考虑包含第一图形特征尺寸参量在内的两个参量,以增强调整所述修整工艺时影响因素的参考范围,增强控制掩模层的修整参数的准确性,以增强基底与基底之间修整操作的一致性,进而增强刻蚀后获得的栅极特征尺寸的一致性。
步骤53:利用包含第一图形特征尺寸参量在内的两个参量调整所述掩模层的修整工艺。
调整所述修整工艺包括确定刻蚀时间。
确定所述刻蚀时间时采用包含第一图形特征尺寸参量在内的两个参量和时间的三维数据进行辅助分析。以浅沟槽表面与所述栅介质层之间的高度差作为另一参量的三维数据如图11所示。
确定刻蚀时间的步骤包括:
确定变量为第一图形特征尺寸和刻蚀时间的第一平面;
确定变量为另一参量和刻蚀时间的第二平面;
根据所述第一平面和第二平面的交界线对应的刻蚀时间执行修整工艺。
所述参量中还包括浅沟槽表面与所述栅介质层之间的高度差。
此外,在忽略所述高度差的影响时,所述多晶硅层的刻蚀操作以所述栅介质层作为停止层。由于通常刻蚀所述多晶硅层时需引入主刻蚀和过刻蚀操作,所述主刻蚀操作用以去除绝大部分高度的待去除的所述多晶硅层;所述过刻蚀操作用以去除剩余的待去除的所述多晶硅层和部分厚度的所述停止层。实践中,所述过刻蚀操作去除的所述停止层的厚度通常为所述停止层厚度的二分之一。结合前面对浅沟槽表面与所述栅介质层之间的高度差影响获得的栅极特征尺寸的描述可知,所述停止层的厚度越大,所述过刻蚀操作去除的所述停止层的厚度也越大,即,所述过刻蚀操作对刻蚀多晶硅层后获得的栅极的侧壁刻蚀得越多,获得的栅极的特征尺寸越小。由此,所述参量中还可包括所述栅介质层的厚度。
需强调的是,由于所述修整工艺用以调整具有第一图形的掩模层,即通过对所述具有第一图形的掩模层执行一各向同性等离子体刻蚀操作,以获得特征尺寸小于第一图形特征尺寸的掩模层,可知,所述修整工艺既与所述等离子体刻蚀操作相关,又与所述掩模层的性质相关;而在获得具有第一图形的掩模层后,通常需对所述掩模层执行坚膜操作(实质为热处理操作,如所述掩模层选用ArF光刻胶时,所述坚膜操作为在100~150摄氏度范围内,坚膜时间为5~15秒),以使所述第一图形定型,由此,所述掩模层的性质与其坚膜温度及坚膜时间相关。所述参量中还可包括具有第一图形的掩模层的坚膜温度。
由于所述修整工艺既与所述等离子体刻蚀操作相关,使得调整执行所述等离子体刻蚀操作时采用的任一工艺参数均将影响所述等离子体刻蚀操作,继而影响所述修整工艺;由此,所述参量中还包括执行所述刻蚀操作时采用的刻蚀气体的流量、刻蚀反应压力、刻蚀反应功率中的一种。
通过选定影响刻蚀操作的参量作为另一参量,可在利用所述具有第二图形的掩模层刻蚀多晶硅层以获得栅极的过程中,可减少所述刻蚀操作对获得的栅极的特征尺寸的影响,增强控制掩模层的修整参数的准确性,以增强基底与基底之间修整操作的一致性,进而增强刻蚀后获得的栅极特征尺寸的一致性。
步骤54:执行所述掩模层的修整操作,获得具有第二图形的掩模层,所述第二图形特征尺寸等于目标图形特征尺寸。
获得具有第二图形的掩模层时采用等离子体刻蚀工艺。所述“等于”意指两者的差值在选定的工艺条件下可被忽略。
步骤55:以所述具有第二图形的掩模层为掩模,刻蚀所述多晶硅层,形成栅极。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (9)
1.一种栅极形成方法,其特征在于,包括:
在基底上形成栅介质层和覆盖所述栅介质层的多晶硅层;
在所述多晶硅层上形成具有第一图形的掩模层,所述第一图形特征尺寸大于目标图形特征尺寸;
利用包含第一图形特征尺寸参量在内的两个参量调整所述掩模层的修整工艺;
执行所述掩模层的修整操作,获得具有第二图形的掩模层,所述第二图形特征尺寸等于目标图形特征尺寸;
以所述具有第二图形的掩模层为掩模,刻蚀所述多晶硅层,形成栅极。
2.根据权利要求1所述的栅极形成方法,其特征在于:形成具有第一图形的掩模层时采用曝光-显影工艺。
3.根据权利要求1或2所述的栅极形成方法,其特征在于:获得具有第二图形的掩模层时采用等离子体刻蚀工艺。
4.根据权利要求1所述的栅极形成方法,其特征在于:调整所述修整工艺的操作中包含确定刻蚀时间的步骤。
5.根据权利要求4所述的栅极形成方法,其特征在于:确定所述刻蚀时间时采用包含第一图形特征尺寸参量在内的两个参量和时间的三维数据进行辅助分析。
6.根据权利要求4所述的栅极形成方法,其特征在于,确定刻蚀时间的步骤包括:
确定变量为第一图形特征尺寸和刻蚀时间的第一平面;
确定变量为另一参量和刻蚀时间的第二平面;
根据所述第一平面和第二平面的交界线对应的刻蚀时间执行修整工艺。
7.根据权利要求1所述的栅极形成方法,其特征在于:所述两个参量中还包括浅沟槽表面与所述栅介质层之间的高度差。
8.根据权利要求1所述的栅极形成方法,其特征在于:所述两个参量中还包括所述栅介质层的厚度或具有第一图形的掩模层的坚膜温度中的一种。
9.根据权利要求3所述的栅极形成方法,其特征在于:所述两个参量中还包括执行所述刻蚀操作时采用的刻蚀气体的流量、刻蚀反应压力、刻蚀反应功率中的一种。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101136944A CN101593685B (zh) | 2008-05-29 | 2008-05-29 | 栅极形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101136944A CN101593685B (zh) | 2008-05-29 | 2008-05-29 | 栅极形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101593685A true CN101593685A (zh) | 2009-12-02 |
CN101593685B CN101593685B (zh) | 2011-05-04 |
Family
ID=41408271
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101136944A Active CN101593685B (zh) | 2008-05-29 | 2008-05-29 | 栅极形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101593685B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102263017A (zh) * | 2010-05-24 | 2011-11-30 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件栅极的方法 |
CN103346075A (zh) * | 2013-06-08 | 2013-10-09 | 上海华力微电子有限公司 | 改进离子掺杂多晶硅栅极刻蚀工艺的方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6979648B2 (en) * | 2003-06-11 | 2005-12-27 | Texas Instruments Incorporated | Method for BARC over-etch time adjust with real-time process feedback |
US6630288B2 (en) * | 2001-03-28 | 2003-10-07 | Advanced Micro Devices, Inc. | Process for forming sub-lithographic photoresist features by modification of the photoresist surface |
US6869899B2 (en) * | 2001-07-12 | 2005-03-22 | International Business Machines Corporation | Lateral-only photoresist trimming for sub-80 nm gate stack |
US20050221513A1 (en) * | 2004-03-31 | 2005-10-06 | Tokyo Electron Limited | Method of controlling trimming of a gate electrode structure |
-
2008
- 2008-05-29 CN CN2008101136944A patent/CN101593685B/zh active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102263017A (zh) * | 2010-05-24 | 2011-11-30 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件栅极的方法 |
CN102263017B (zh) * | 2010-05-24 | 2013-05-01 | 中芯国际集成电路制造(上海)有限公司 | 制作半导体器件栅极的方法 |
CN103346075A (zh) * | 2013-06-08 | 2013-10-09 | 上海华力微电子有限公司 | 改进离子掺杂多晶硅栅极刻蚀工艺的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101593685B (zh) | 2011-05-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070020777A1 (en) | Controlling system for gate formation of semiconductor devices | |
JP2005183976A (ja) | シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法 | |
CN104730858A (zh) | 采用反馈控制改善晶圆图案化的均匀性 | |
CN101593685B (zh) | 栅极形成方法 | |
US20060141369A1 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
US20050118755A1 (en) | Phosphoric acid free process for polysilicon gate definition | |
CN101969027A (zh) | 场氧化层形成方法 | |
JP2006120715A (ja) | 半導体ウェハの製造方法 | |
CN101572218B (zh) | 半导体器件及栅极的形成方法 | |
CN101330007A (zh) | 栅极刻蚀方法、栅极刻蚀终点检测方法与系统 | |
KR100836945B1 (ko) | 게이트 전극 폭의 변동을 감소시키는 방법 | |
CN101789369A (zh) | 多金属钨栅极刻蚀方法 | |
US7674350B2 (en) | Feature dimension control in a manufacturing process | |
CN101572216B (zh) | 控制刻蚀方法及刻蚀装置的控制装置 | |
CN101834131A (zh) | 金属硅化物阻挡结构形成方法 | |
CN101567313A (zh) | 栅极制造方法 | |
Rangelow et al. | pn junction-based wafer flow process for stencil mask fabrication | |
CN101593678A (zh) | 掺杂区形成方法 | |
CN101593684B (zh) | 多晶硅栅极、半导体器件及其形成方法 | |
CN100570829C (zh) | 同时控制孔径不同开口的孔径差的方法与蚀刻工艺 | |
CN103579075A (zh) | 利用等离子体控制特征尺寸的半导体结构及其制造方法 | |
CN115903401B (zh) | 基于刻蚀与双重光刻的超分辨率图案实现方法及装置 | |
CN101459067B (zh) | 栅极形成方法 | |
CN101459048A (zh) | 获得刻蚀工艺试片线宽的方法及刻蚀方法 | |
CN101866844A (zh) | 多晶硅刻蚀方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |