CN101593684B - 多晶硅栅极、半导体器件及其形成方法 - Google Patents
多晶硅栅极、半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN101593684B CN101593684B CN2008101136893A CN200810113689A CN101593684B CN 101593684 B CN101593684 B CN 101593684B CN 2008101136893 A CN2008101136893 A CN 2008101136893A CN 200810113689 A CN200810113689 A CN 200810113689A CN 101593684 B CN101593684 B CN 101593684B
- Authority
- CN
- China
- Prior art keywords
- layer
- polysilicon gate
- dielectric layer
- formation method
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种多晶硅栅极形成方法,包括:在基底上形成牺牲层;在所述牺牲层内形成沟槽,所述沟槽暴露所述基底;形成覆盖所述牺牲层、所述沟槽侧壁及底壁的介质层;形成覆盖所述介质层并填充所述沟槽的多晶硅层;执行平坦化操作,去除覆盖所述牺牲层的所述介质层;去除所述牺牲层。本发明还提供了一种多晶硅栅极。可使形成的多晶硅栅极的根部缺陷得到改善。本发明还提供了一种半导体器件形成方法和一种半导体器件,可在形成后具有较少的多晶硅栅极根部缺陷。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种多晶硅栅极、半导体器件及其形成方法。
背景技术
由于栅极通常具有半导体制造工艺中的最小物理尺度,以及,所述栅极的宽度通常是晶片上最关键的临界尺寸,致使在半导体器件制造过程中栅极的制作是流程中最关键的步骤。
现有工艺中,形成多晶硅栅极的步骤通常包括:如图1所示,在基底10上形成栅介质层20;如图2所示,在所述栅介质层20上形成多晶硅层30;如图3所示,在所述多晶硅层30上形成图形化的抗蚀剂层40;如图4所示,以所述图形化的抗蚀剂层40为掩模,刻蚀所述多晶硅层30,以形成多晶硅栅极32。
实践中,在刻蚀所述多晶硅层30以形成所述多晶硅栅极时,以位于所述多晶硅层30下方的所述栅介质层作为刻蚀终止层,并利用光学干涉终点检测(IEP)或光发射谱(OES)确定所述多晶硅栅极刻蚀终点。然而,实际生产发现,如图5所示,IEP或OES检测结果显示所述多晶硅栅极刻蚀完成时,在所述多晶硅栅极根部常存有栅层材料残余(footing),简称为根部缺陷34,即栅极的结构发生了变化。而栅极作为MOS器件的重要组成部分,其结构的变化将直接影响半导体器件内导电沟道的形貌发生变化,继而在所述多晶硅栅极上施加电压后,由所述栅极的结构的变化导致的半导体器件导电沟道的形貌变化将对半导体器件的性能产生重大影响。如何减少刻蚀多晶硅栅极时所述根部缺陷的产生成为本领域技术人员亟待解决的问题。
在2005年6月8日公开的公开号为“CN1624882A”的中国专利申请中提供了一种在半导体工艺中改善根部效应缺陷的方法,在所述栅介质层为氮氧化层时,通过在去除光刻胶层后,在所述栅介质层上增加一步氧处理操作,以增加所述栅介质层表面的氧含量,降低光刻时H+的减少,增加光刻胶的曝光度,继而,优化刻蚀效果,减少刻蚀多晶硅栅极时所述根部缺陷的产生。
然而,在所述栅介质层仅为氧化层时,应用上述方法则基本无法减少所述根部缺陷的产生。如何提供一种应用广泛的改善根部缺陷的方法,成为本发明解决的主要问题。
发明内容
本发明提供了一种多晶硅栅极形成方法,可使形成的多晶硅栅极的根部缺陷得到改善;本发明提供了一种多晶硅栅极,可在形成后具有较少的根部缺陷;本发明提供了一种半导体器件形成方法,可使形成的多晶硅栅极的根部缺陷得到改善;本发明提供了一种半导体器件,可在形成后具有较少的多晶硅栅极根部缺陷。
本发明提供的一种多晶硅栅极形成方法,包括:
在基底上形成牺牲层;
在所述牺牲层内形成沟槽,所述沟槽暴露所述基底;
形成覆盖所述牺牲层、所述沟槽侧壁及底壁的介质层;
形成覆盖所述介质层并填充所述沟槽的多晶硅层;
执行平坦化操作,去除覆盖所述牺牲层的所述介质层;
去除所述牺牲层。
可选地,所述介质层包含氧化硅层;可选地,所述牺牲层为氮化硅层或氮氧化硅层中的一种或其组合;可选地,形成所述介质层时采用现场水汽生成工艺;可选地,所述介质层包含氮氧化硅层;可选地,所述牺牲层为氧化硅层或掺杂的氧化硅层;可选地,在形成所述介质层之前,还包括:形成覆盖所述沟槽侧壁的辅助介质层的步骤;
可选地,形成所述辅助介质层的步骤包括:
形成覆盖所述牺牲层、所述沟槽侧壁及底壁的辅助介质层;
去除覆盖所述牺牲层、所述沟槽底壁的所述辅助介质层。
可选地,所述辅助介质层包含氮化硅层、氮氧化硅层或氧化硅层中的一种或其组合,且所述辅助介质层材料异于所述牺牲层材料。
本发明提供的一种半导体器件形成方法,其中,形成其内包含的多晶硅栅极时采用上述技术方案中任一项所述的方法。
本发明提供的一种多晶硅栅极,所述多晶硅栅极形成于覆盖部分基底的介质层上,所述多晶硅栅极至少具有环绕其侧壁的介质层,承载所述多晶硅栅极的介质层与环绕其侧壁的介质层同步形成。
可选地,所述介质层为氧化硅层或氮氧化硅层。
本发明提供的一种半导体器件,所述器件包含权利要求上述多晶硅栅极。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案提供的多晶硅栅极形成方法,通过在基底上形成牺牲层,继而在所述牺牲层内形成沟槽,进而,通过在所述沟槽内形成作为栅极介电层及侧墙基层或具有部分宽度的侧墙基层的所述介质层,可通过精确控制所述沟槽侧壁形貌,控制所述介质层的边角形貌,可减少栅极根部缺陷的产生;此外,在形成所述介质层时,所述侧墙基层或具有部分宽度的侧墙基层与所述栅极介电层同步形成,可使减少形成所述侧墙基层或具有部分宽度的侧墙基层和栅极介电层时涉及的刻蚀操作的次数成为可能,继而,可使减少热预算成为可能;
上述技术方案提供的多晶硅栅极形成方法的可选方式,通过在形成所述介质层之前,预先形成覆盖所述沟槽侧壁的辅助介质层,可利用所述辅助介质层灵活调整侧墙基层的厚度,便于工艺整合;
上述技术方案提供的多晶硅栅极,通过以所述介质层作为栅极介电层及侧墙基层或具有部分宽度的侧墙基层,可通过一次沉积-刻蚀操作形成所述介质层,使先在牺牲层中形成沟槽,继而形成所述介质层以覆盖所述沟槽的底壁及侧壁,再以多晶硅填充所述沟槽作为栅极,通过沟槽形貌的优化改善多晶硅栅极的形貌,进而可减少栅极根部缺陷的产生;此外,所述介质层同时作为侧墙基层或具有部分宽度的侧墙基层与栅极介电层,可使减少形成所述侧墙基层或具有部分宽度的侧墙基层和栅极介电层时涉及的刻蚀操作的次数成为可能,继而,可使减少热预算成为可能。
附图说明
图1~4为说明现有技术中多晶硅栅极形成过程的结构示意图;
图5为说明现有技术中具有根部缺陷的多晶硅栅极结构示意图;
图6说明本发明中形成多晶硅栅极的实施例的流程示意图;
图7~12为说明本发明中形成多晶硅栅极的实施例的结构示意图;
图13为说明本发明形成多晶硅栅极的实施例中在形成介质层前预先形成辅助介质层后的结构示意图;
图14为说明本发明提供的多晶硅栅极实施例的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图6所示,形成多晶硅栅极的具体步骤包括:
步骤601:如图7所示,在基底100上形成牺牲层120。
在衬底(substrate)上定义器件有源区并完成浅沟槽隔离后形成所述基底100。所述衬底包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。
为改善多晶硅栅极的根部缺陷,本发明的发明人经历分析与实践后,提供了一种利用沟槽填充工艺形成多晶硅栅极及侧墙基层(offsetspacer)的方法。通过首先在所述牺牲层内形成沟槽,继而在所述沟槽内顺序覆盖介质层及填充多晶硅层,以通过精确控制所述沟槽侧壁形貌,控制所述介质层的边角形貌,可减少栅极根部缺陷的产生。
所述牺牲层120用以承载可在覆盖介质层并填充多晶硅后形成侧墙基层及多晶硅栅极的沟槽。所述牺牲层在形成多晶硅栅极后被去除,通常采用刻蚀工艺去除所述多晶硅栅极,考虑到刻蚀选择比的控制,所述牺牲层材料的选择应与所述多晶硅和介质层相关。即,所述介质层为氧化硅时,所述牺牲层可选择氮化硅或氮氧化硅中的一种或其组合。
可采用任何传统工艺形成所述牺牲层120,具体如:所述牺牲层120为氮化硅时,可采用炉管工艺或化学气相淀积工艺(如低压化学气相淀积工艺)形成所述牺牲层120。在此不再赘述。
步骤602:如图8所示,在所述牺牲层120内形成沟槽140,所述沟槽140暴露所述基底100。
可采用各项异性等离子体刻蚀工艺形成所述沟槽140。由于所述沟槽140在顺序覆盖所述介质层并填充所述多晶硅层后,形成多晶硅栅极,因此,所述沟槽140的形貌应被精确控制。
步骤603:如图9所示,形成覆盖所述牺牲层120、所述沟槽140侧壁及底壁的介质层160。
由于所述介质层160覆盖所述沟槽140的底壁,使得所述介质层160可作为后续形成的多晶硅栅极的栅介质层,可根据产品要求选取形成所述介质层160的工艺条件。此外,所述介质层160覆盖所述沟槽140侧壁,使得所述介质层160可作为后续形成的多晶硅栅极的侧墙基层或具有部分宽度的侧墙基层。
例如,若产品要求所述栅介质层厚度为10埃,则可形成厚度为10埃的所述覆盖所述牺牲层、所述沟槽140侧壁及底壁的介质层。若产品要求多晶硅栅极需环绕侧墙基层,且所述侧墙基层的宽度为10埃时,可以上述覆盖所述沟槽侧壁的介质层作为所述侧墙基层。由于,通常,所述侧墙基层的宽度大于或等于所述栅介质层的厚度,若产品要求所述栅介质层厚度为10埃时,已形成厚度为10埃的介质层,那么,当产品要求所述侧墙基层的宽度为20埃时,可在形成所述多晶硅栅极后,应用传统工艺补偿所述侧墙基层的宽度差。
所述介质层160可为氧化硅层。形成所述介质层160时可采用现场水汽生成(ISSG)工艺。以90nm工艺节点为例,所述介质层160的厚度通常为10~30埃,如15埃、20埃。采用ISSG工艺形成所述介质层时,涉及的反应气体包含H2和O2,所述H2和O2的流量比为1∶2;通过采用流量比为1∶2的H2和O2的ISSG工艺执行形成所述介质层160的操作,可结合湿式氧化工艺和干式氧化工艺形成所述介质层,可以增强形成介质层160的效率。
具体地,所述H2和O2的流量范围为10sccm~50sccm,如20sccm、30sccm;涉及的反应温度为950摄氏度~1100摄氏度,如1000摄氏度、1050摄氏度;涉及的反应压力为10T~20T,如15T;ISSG反应持续时间为10秒~50秒,如20秒、30秒。通过采用现场蒸汽发生工艺形成所述介质层,可以增强形成的介质层160的性能。
所述介质层160还可为氮氧化硅层。可采用NH3RTP(快速热处理)或炉式RTN(快速热氮化)工艺形成所述氮氧化硅层。
所述介质层160为氧化硅层时,所述牺牲层120可为氮化硅层或氮氧化硅层中的一种或其组合;所述介质层160为氮氧化硅层时,所述牺牲层120为氧化硅层或掺杂的氧化硅层;所述掺杂的氧化硅层包括但不限于磷硅玻璃(phosphosilicate glass,PSG)、硼硅玻璃(borosilicate,BSG)、硼磷硅玻璃(borophosphosilicate,BPSG)、氟硅玻璃(FSG)中的一种或其组合。所述牺牲层120材料异于所述介质层160,可使得后续去除所述牺牲层120时,可通过选择相对于所述介质层160具有更高的刻蚀选择比的刻蚀剂,而实现所述介质层160具有最少的损伤。
通过在基底100上形成牺牲层120,继而在所述牺牲层120内形成沟槽140,进而,通过在所述沟槽140内形成作为栅介质层及侧墙基层或具有部分宽度的侧墙基层的所述介质层160,可通过精确控制所述沟槽140侧壁形貌,控制所述介质层160的边角形貌,减少栅极根部缺陷的产生。具体地,在形成所述沟槽140时,可通过过刻蚀实现在所述沟槽底角处无根部缺陷。即使过刻蚀过度,在所述沟槽140底角处形成侧蚀(notch),继而,由所述侧蚀形成的空间暴露于后续形成介质层160的环境中,导致形成的介质层160可能填充所述侧蚀形成的空间,即可能造成所述介质层具有根部缺陷;但是,实践中,通常采用沉积工艺形成所述介质层160,所述沉积工艺的实际填充能力有限,相对而言,由所述侧蚀形成的空间足够小,使得在此足够小的空间内难以完全填充所述介质层160,即推导出的所述介质层160根部缺陷难以形成;此外,还需说明的是,在上述足够小的空间内形成所述介质层160的不完全填充时,填充的所述介质层160将粘附于与所述空间相接的表面,如与所述空间相接的所述牺牲层120及基底100表面,继而,在后续去除所述牺牲层120时,填充的所述介质层160将易于被去除。
步骤604:如图10所示,形成覆盖所述介质层160并填充所述沟槽140的多晶硅层180。
可采用高密度等离子体化学气相淀积工艺形成所述多晶硅层180。
由于所述多晶硅层180用以形成多晶硅栅极,且所述多晶硅层180覆盖所述介质层并填充所述沟槽,即,所述多晶硅栅极是通过沉积(填充)工艺形成的,而不是利用传统的刻蚀工艺形成,因此,所述多晶硅栅极的侧壁不具有利用传统的刻蚀工艺时附加的刻蚀损伤,换言之,利用本发明提供的方法,形成多晶硅栅极后,无需引入所述多晶硅栅极的修复步骤,简化了工艺。由前述分析可知,所述介质层可作为环绕所述多晶硅栅极的侧墙基层或具有部分宽度的侧墙基层,利用本发明提供的方法形成的多晶硅栅极与侧墙基层之间不再具有所述修复步骤引入的隔离层(包含氧化硅层或氮氧化硅层)。
步骤605:如图11所示,执行平坦化操作,去除覆盖所述牺牲层120的所述介质层160。
采用化学机械研磨(CMP)执行所述平坦化操作。执行所述平坦化操作时,可同步运行终点检测系统(EPD)。
步骤606:如图12所示,去除所述牺牲层120。
可采用湿法工艺去除所述牺牲层120。所述牺牲层120为氮化硅层及/或氮氧化硅层时,可利用热磷酸去除所述牺牲层120,反应温度范围为:150摄氏度~170摄氏度,优选为160摄氏度;所述刻蚀溶液百分比浓度小于或等于5%,如3%;所述牺牲层120为氧化硅层或掺杂的氧化硅层时,可利用氢氟酸溶液去除所述牺牲层,所述氢氟酸溶液既可为浓度为49%的原液,也可为稀释后获得的溶液,稀释后的氢氟酸溶液的浓度可为45%、35%、25%、15%或小于3%。
特别地,如图13所示,在形成所述介质层160之前,还包括:形成覆盖所述沟槽140侧壁的辅助介质层162的步骤。
所述辅助介质层162用以根据产品要求及所述介质层的厚度调整所述侧墙基层的宽度。具体地,若产品要求所述栅介质层厚度为10埃时,且已形成厚度为10埃的介质层,那么,当产品要求所述侧墙基层的宽度为20埃时,可预先形成宽度为10埃的所述辅助介质层162,以补偿所述侧墙基层的宽度差。
形成所述辅助介质层162的步骤包括:形成覆盖所述牺牲层、所述沟槽140侧壁及底壁的辅助介质层;去除覆盖所述牺牲层、所述沟槽140底壁的所述辅助介质层。通过在形成所述介质层之前,预先形成覆盖所述沟槽侧壁的辅助介质层162,可利用所述辅助介质层162灵活调整侧墙基层的厚度,便于工艺整合。
所述辅助介质层162包含氮化硅层、氮氧化硅层或氧化硅层中的一种或其组合,且所述辅助介质层材料异于所述牺牲层材料。
本发明提供了一种半导体器件形成方法,在形成所述半导体器件时,采用上述方法形成所述多晶硅栅极。
如图14所示,本发明提供了一种多晶硅栅极,所述多晶硅栅极182形成于覆盖部分基底的介质层164上,特别地,所述多晶硅栅极182至少具有环绕其侧壁的介质层164,承载所述多晶硅栅极182的介质层164与环绕其侧壁的介质层164同步形成。可选地,所述介质层164为氧化硅层或氮氧化硅层。
通过以所述介质层作为栅极介电层及侧墙基层或具有部分宽度的侧墙,可通过一次沉积-刻蚀操作形成所述介质层,使先在牺牲层中形成沟槽,继而形成所述介质层以覆盖所述沟槽的底壁及侧壁,再以多晶硅填充所述沟槽作为栅极,通过沟槽形貌的优化改善多晶硅栅极的形貌,进而可减少栅极根部缺陷的产生;此外,所述介质层同时作为侧墙基层或具有部分宽度的侧墙与栅极介电层,可使减少形成所述侧墙基层或具有部分宽度的侧墙和栅极介电层时涉及的刻蚀操作的次数成为可能,继而,可使减少热预算成为可能。
本发明提供了一种半导体器件,所述半导体器件包含上述多晶硅栅极。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (10)
1.一种多晶硅栅极形成方法,其特征在于,包括:
在基底上形成牺牲层;
在所述牺牲层内形成沟槽,所述沟槽暴露所述基底;
形成覆盖所述牺牲层、所述沟槽侧壁及底壁的介质层;
形成覆盖所述介质层并填充所述沟槽的多晶硅层;
执行平坦化操作,去除覆盖所述牺牲层的所述介质层;
去除所述牺牲层。
2.根据权利要求1所述的多晶硅栅极形成方法,其特征在于:所述介质层包含氧化硅层。
3.根据权利要求2所述的多晶硅栅极形成方法,其特征在于:所述牺牲层为氮化硅层或氮氧化硅层中的一种或其组合。
4.根据权利要求2所述的多晶硅栅极形成方法,其特征在于:形成所述介质层时采用现场水汽生成工艺。
5.根据权利要求1所述的多晶硅栅极形成方法,其特征在于:所述介质层包含氮氧化硅层。
6.根据权利要求5所述的多晶硅栅极形成方法,其特征在于:所述牺牲层为氧化硅层或掺杂的氧化硅层。
7.根据权利要求1所述的多晶硅栅极形成方法,其特征在于,在形成所述介质层之前,还包括:形成覆盖所述沟槽侧壁的辅助介质层的步骤。
8.根据权利要求7所述的多晶硅栅极形成方法,其特征在于,形成所述辅助介质层的步骤包括:
形成覆盖所述牺牲层、所述沟槽侧壁及底壁的辅助介质层;
去除覆盖所述牺牲层、所述沟槽底壁的所述辅助介质层。
9.根据权利要求7所述的多晶硅栅极形成方法,其特征在于:所述辅助介质层包含氮化硅层、氮氧化硅层或氧化硅层中的一种或其组合,且所述辅助介质层材料异于所述牺牲层材料。
10.一种半导体器件形成方法,其中,形成其内包含的多晶硅栅极时采用权利要求1-9中任一项所述的方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101136893A CN101593684B (zh) | 2008-05-29 | 2008-05-29 | 多晶硅栅极、半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101136893A CN101593684B (zh) | 2008-05-29 | 2008-05-29 | 多晶硅栅极、半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101593684A CN101593684A (zh) | 2009-12-02 |
CN101593684B true CN101593684B (zh) | 2011-10-05 |
Family
ID=41408270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101136893A Active CN101593684B (zh) | 2008-05-29 | 2008-05-29 | 多晶硅栅极、半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101593684B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103578952B (zh) * | 2012-08-09 | 2016-12-28 | 中国科学院微电子研究所 | 半导体器件制造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1450600A (zh) * | 2002-04-10 | 2003-10-22 | 台湾积体电路制造股份有限公司 | 制作双栅极结构的方法 |
CN1862829A (zh) * | 2005-05-13 | 2006-11-15 | 达晶控股有限公司 | 具埋入式栅极总线的功率半导体器件及其制法 |
CN101002323A (zh) * | 2004-06-30 | 2007-07-18 | 先进模拟科技公司 | 有凹进箝位二极管的沟槽金属氧化物半导体场效应晶体管 |
-
2008
- 2008-05-29 CN CN2008101136893A patent/CN101593684B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1450600A (zh) * | 2002-04-10 | 2003-10-22 | 台湾积体电路制造股份有限公司 | 制作双栅极结构的方法 |
CN101002323A (zh) * | 2004-06-30 | 2007-07-18 | 先进模拟科技公司 | 有凹进箝位二极管的沟槽金属氧化物半导体场效应晶体管 |
CN1862829A (zh) * | 2005-05-13 | 2006-11-15 | 达晶控股有限公司 | 具埋入式栅极总线的功率半导体器件及其制法 |
Also Published As
Publication number | Publication date |
---|---|
CN101593684A (zh) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101459066B (zh) | 栅极、浅沟槽隔离区形成方法及硅基材刻蚀表面的平坦化方法 | |
US20070111467A1 (en) | Method for forming trench using hard mask with high selectivity and isolation method for semiconductor device using the same | |
JP2000124303A (ja) | トレンチ隔離の製造方法 | |
JP2005183976A (ja) | シリコン基板とのエッチング選択比が大きいマスク層を用いたリセスチャンネルアレイトランジスタの製造方法 | |
JP2005328067A (ja) | 酸化膜除去用のエッチング液及びその製造方法と、半導体素子の製造方法 | |
CN106941103A (zh) | Nand存储器的形成方法 | |
JP5137415B2 (ja) | 半導体素子のリセスチャネル形成方法 | |
JP4737953B2 (ja) | 半導体装置の製造方法 | |
JP2004214621A (ja) | フラッシュメモリ素子の製造方法 | |
CN101276746A (zh) | 表面处理方法、蚀刻处理方法及电子装置的制造方法 | |
CN102222636B (zh) | 浅沟槽隔离的制作方法 | |
CN101330037A (zh) | 浅沟槽隔离的制造方法 | |
CN101593684B (zh) | 多晶硅栅极、半导体器件及其形成方法 | |
CN101593687B (zh) | 多晶硅栅极、侧墙、半导体器件及其形成方法 | |
CN101441407B (zh) | 光刻尺寸超规格的修正刻蚀方法 | |
CN101295641B (zh) | 栅极制造方法 | |
CN101359615B (zh) | 半导体器件隔离结构及半导体器件的制作方法 | |
CN100576458C (zh) | 浅沟槽形成方法及浅沟槽结构 | |
US8524093B2 (en) | Method for forming a deep trench | |
CN107785317A (zh) | Mos器件的形成方法 | |
CN101593685B (zh) | 栅极形成方法 | |
CN101752286B (zh) | 浅沟槽形成方法 | |
CN101393887B (zh) | 双镶嵌结构形成方法 | |
JP2010050145A (ja) | 素子分離構造の製造方法および素子分離構造 | |
CN101764059A (zh) | 双镶嵌结构的形成方法及沟槽形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |