CN101295641B

CN101295641B - 栅极制造方法

Info

Publication number: CN101295641B
Application number: CN2007100402584A
Authority: CN
Inventors: 黄怡; 张海洋; 杜珊珊
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2007-04-24
Filing date: 2007-04-24
Publication date: 2010-09-29
Anticipated expiration: 2027-04-24
Also published as: CN101295641A

Abstract

一种栅极制造方法，包括：在半导体基底上沉积张应力膜层；去除所述张应力膜层；在所述半导体基底上沉积栅层；刻蚀所述栅层。利用应力记忆工艺，强化半导体基底内的应力类型为压应力，继而在所述已强化应力类型的半导体基底上可形成无根部缺陷的栅极。

Description

栅极制造方法

技术领域

本发明涉及集成电路制造技术领域，特别涉及一种栅极制造方法。

背景技术

金属-氧化物-半导体(MOS)场效应管作为一种电压控制器件，通过输入电压控制输出电流的变化，目前被广泛应用于各种电子线路中。

MOS器件的核心部分是由金属-氧化物-半导体组成的电容结构，氧化物在金属和半导体之间起绝缘作用；绝缘层上的金属电极称为栅极，电容两侧的电极分别是源极和漏极；在栅极上施加电压，可以改变绝缘层中的电场强度，进而控制半导体表面电场，改变导电沟道的导电能力。当前，通常采用多晶硅代替金属或采用多晶硅和金属的组合作为栅极材料。

栅极作为MOS器件内的重要组成部分，其结构的变化直接影响MOS器件内导电沟道的形貌变化，继而在栅极上施加电压后，由此栅极结构的变化导致的器件导电沟道的形貌变化对器件的性能将产生重大影响。

图1为说明现有技术中栅极根部缺陷效果的示意图，如图1所示，实际生产过程中，由于常规制程及返工过程中曝光、显影或刻蚀等工艺控制不当易造成位于半导体基底10上的栅极31结构不完整，在栅极31侧壁底部产生根部缺陷32，且此根部缺陷32在后续生产过程中无法消除。此栅极根部缺陷效应将导致器件性能的降低，如阈值电压减小、漏极饱和电流减小、结间电容增大等；由此，如何改善栅极根部缺陷对器件性能的影响成为本领域技术人员面临的重要问题。

申请号为“200310109108.6”的中国专利申请中提供了一种在半导体制程中改善栅极根部缺陷的方法，该方法通过在返工过程中去除光致抗蚀剂层后，增加一氧化处理步骤，以减少基底表面H⁺的增加，使得显影液中的氢氧根(OH^-)更容易被带走，进而增加光致抗蚀剂层的曝光度，从而实现栅极根部缺陷的改善。

然而，若将此方法直接应用至常规制造过程中，即在栅极制造过程中直接在涂覆光致抗蚀剂层之前增加一氧化处理步骤，仅用于改善由于涂覆光致抗蚀剂层之前清洗基底表面所用的清洗液与用以显示光致抗蚀剂层图形的显影液以及返工后清洗基底表面所用的清洗液的酸碱性不同造成的栅极根部缺陷，换言之，应用该方法无法抑制常规制造过程中栅极根部缺陷的产生。

发明内容

本发明提供了一种栅极制造方法，可抑制制造过程中栅极根部缺陷的产生。

本发明提供的一种栅极制造方法，包括：

在半导体基底上沉积张应力膜层；

去除所述张应力膜层；

在所述半导体基底上沉积栅层；

刻蚀所述栅层。

所述沉积张应力膜层的工艺为PECVD工艺；所述张应力膜层材料包括氮化硅、氮氧化硅、碳化硅或碳氧化硅中的一种及其组合；所述张应力膜层材料为氮化硅；所述沉积张应力膜层的反应气体包括硅烷、氨气、氮气和氦气；所述反应气体中氮气与氦气的体积百分比浓度大于或等于35％；所述硅烷的流量范围为10～20sccm；所述氨气的流量范围为5～10sccm；所述氮气与氦气的混合气体的流量范围为2000～4000sccm；所述反应室内压力范围为1000～1500mTorr。

与现有技术相比，本发明具有以下优点：

1.利用应力记忆工艺，强化半导体基底内的应力类型为压应力(Compressive Stress)，继而在所述已强化应力类型的半导体基底上可形成无根部缺陷的栅极；

2.通过在形成张应力(Tensile Stress)膜层以强化半导体基底内的应力类型为压应力之后，去除所述张应力膜层，可在形成无根部缺陷的栅极的同时，不改变器件结构；

3.通过强化半导体基底内的应力类型为压应力，可增强PMOS器件内导电沟道中的空穴迁移率，改善PMOS器件电性能。

附图说明

图1为说明现有技术中栅极根部缺陷效果的示意图；

图2为说明本发明实施例的在半导体基底上沉积张应力膜层的示意图；

图3为说明本发明实施例的去除张应力膜层的示意图；

图4为说明本发明实施例的在半导体基底上沉积栅层的示意图；

图5为说明本发明实施例的刻蚀栅层的示意图。

具体实施方式

尽管下面将参照附图对本发明进行更详细的描述，其中表示了本发明的优选实施例，应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此，下列的描述应当被理解为对于本领域技术人员的广泛教导，而并不作为对本发明的限制。

为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于具有本发明优势的本领域技术人员来说仅仅是常规工作。

在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

应用本发明方法制造栅极的步骤包括：在半导体基底上沉积张应力膜层；去除所述张应力膜层；在所述半导体基底上沉积栅层；刻蚀所述栅层。

应用本发明方法制造栅极的具体步骤包括：

首先，图2为说明本发明实施例的在半导体基底上沉积张应力膜层的示意图，如图2所示，在半导体基底10上沉积张应力膜层20。

所述半导体基底10为已定义器件有源区并已完成浅沟槽隔离的半导体衬底。所述半导体基底10包含氧化层，所述氧化层材料包含二氧化硅(SiO₂)、掺杂铪(Hf)的二氧化硅。

所述张应力膜层20材料包括但不限于氮化硅、氮氧化硅、碳化硅或碳氧化硅中的一种及其组合，优选为氮化硅。所述张应力膜层20的厚度根据工艺条件及产品要求确定。

在所述半导体基底10上沉积张应力膜层20，可在所述半导体基底10内产生相应的压应力，利用应力记忆工艺，强化半导体基底10内的应力类型为压应力，继而在所述已强化应力类型的半导体基底10上可形成无根部缺陷的栅极。

所述沉积张应力膜层20的工艺包括但不限于应用PECVD工艺。应用PECVD工艺可在较低温度下，如250～450摄氏度范围内沉积所述张应力膜层20，且可使得沉积的张应力膜层20对所述半导体基底10具有良好的粘附能力。所述沉积反应可利用13.56MHZ平板PECVD反应发生器进行。所述射频功率密度小于或等于50mW/cm²。

以形成氮化硅张应力膜层为例，所述反应气体包括硅烷、氨气、氮气和氦气，为保证形成的氮化硅膜层的应力类型为张应力，所述反应气体中氮气与氦气的体积百分比浓度大于或等于35％。

所述反应温度为250～450摄氏度；所述硅烷的流量范围为10～20sccm，如16sccm；所述氨气的流量范围为5～10sccm，如5或9sccm；所述氮气与氦气的混合气体的流量范围为2000～4000sccm，如3000sccm；所述射频功率范围为50～200W，如75或125W；所述反应室内压力范围为1000～1500mTorr，如1200mTorr。

其中，增加反应气体氨气的流量及氮气与氦气的体积百分比，或减小射频功率均可导致所述张应力膜层应力值的增加。

所述张应力膜层20的应力值决定于所述张应力膜层20的沉积条件，所述张应力膜层20的应力值又直接影响所述半导体基底10内的压应力值，而所述半导体基底10内的压应力值才对制造过程中产生的栅极根部缺陷起到抑制作用。由此，确定所述张应力膜层20的沉积条件成为改善栅极根部缺陷的关键。

具体地，所述张应力膜层20的沉积条件的确定可利用反馈法进行。即首先，利用现有工艺制造栅极并获得栅极形貌检测结果；随后，所述产品栅极形貌检测结果不满足产品要求时，改变所述张应力膜层的沉积条件；再后，利用所述张应力膜层的沉积条件制造栅极并获得栅极形貌检测结果；然后，重复上述步骤，直至所述栅极形貌符合产品要求，确定以获得所述栅极时对应的张应力膜层的沉积条件进行后续产品生产。

其次，图3为说明本发明实施例的去除张应力膜层的示意图，如图3所示，去除所述张应力膜层20。

去除所述张应力膜层20可选用干法或湿法刻蚀法。利用干法刻蚀去除所述张应力膜层20时，所述刻蚀气体可选用氟烷(CF₄)、四氟化硅(SiF₄)、氟化氮(NF₃)、三氟化氢碳(CHF₃)或六氟化二碳(C₂F₆)；利用湿法刻蚀去除所述张应力膜层20时，选用的刻蚀溶液为热磷酸(H₃PO₄)，反应温度范围为：150～170摄氏度，优选为160摄氏度；所述刻蚀溶液百分比浓度小于或等于5％；刻蚀速率及刻蚀反应时间根据产品要求及工艺条件确定。

去除所述张应力膜层20的步骤可包含去除所述张应力膜层20后的退火步骤。通过在形成张应力膜层20以强化半导体基底10内的应力类型为压应力之后，去除所述张应力膜层20，可在形成无根部缺陷的栅极的同时，不改变器件结构。

通过强化半导体基底10内的应力类型为压应力，可增强PMOS器件内导电沟道中的空穴迁移率，改善PMOS器件电性能。

随后，图4为说明本发明实施例的在半导体基底上沉积栅层的示意图，如图4所示，在所述半导体基底10上沉积栅层30。

所述栅层30优选地由多晶硅或由多晶硅与金属硅化物等材料组合而成。

最后，图5为说明本发明实施例的刻蚀栅层的示意图，如图5所示，刻蚀所述栅层30，以形成栅极31。

所述沉积栅层30及形成栅极31的方法可采用任何传统的方法，在此不再赘述。

尽管通过在此的实施例描述说明了本发明，和尽管已经足够详细地描述了实施例，申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此，在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此，可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。

Claims

1.一种栅极制造方法，包括：

在半导体基底上沉积张应力膜层；

进行应力记忆工艺，强化半导体基底内的应力类型为压应力；

去除所述张应力膜层；

在所述半导体基底上沉积栅层；

刻蚀所述栅层。

2.根据权利要求1所述的栅极制造方法，其特征在于：所述沉积张应力膜层的工艺为PECVD工艺。

3.根据权利要求2所述的栅极制造方法，其特征在于：所述张应力膜层材料包括氮化硅、氮氧化硅、碳化硅或碳氧化硅中的一种及其组合。

4.根据权利要求2所述的栅极制造方法，其特征在于：所述张应力膜层材料为氮化硅。

5.根据权利要求4所述的栅极制造方法，其特征在于：所述沉积张应力膜层的反应气体包括硅烷、氨气、氮气和氦气。

6.根据权利要求5所述的栅极制造方法，其特征在于：所述反应气体中氮气与氦气的体积百分比浓度大于或等于35％。

7.根据权利要求5所述的栅极制造方法，其特征在于：所述硅烷的流量范围为10～20sccm。

8.根据权利要求5所述的栅极制造方法，其特征在于：所述氨气的流量范围为5～10sccm。

9.根据权利要求5所述的栅极制造方法，其特征在于：所述氮气与氦气的混合气体的流量范围为2000～4000sccm。

10.根据权利要求5所述的栅极制造方法，其特征在于：所述反应室内压力范围为1000～1500mTorr。