CN101593687B - 多晶硅栅极、侧墙、半导体器件及其形成方法 - Google Patents
多晶硅栅极、侧墙、半导体器件及其形成方法 Download PDFInfo
- Publication number
- CN101593687B CN101593687B CN2008101139942A CN200810113994A CN101593687B CN 101593687 B CN101593687 B CN 101593687B CN 2008101139942 A CN2008101139942 A CN 2008101139942A CN 200810113994 A CN200810113994 A CN 200810113994A CN 101593687 B CN101593687 B CN 101593687B
- Authority
- CN
- China
- Prior art keywords
- layer
- dielectric layer
- groove
- side wall
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种多晶硅栅极形成方法,包括:在基底上形成牺牲层;在所述牺牲层内形成沟槽,所述沟槽与基底之间夹有第一介质层;形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;刻蚀所述第二介质层,在所述沟槽侧壁形成具有弧面壁的侧墙;形成填充所述沟槽并覆盖所述牺牲层的多晶硅层;执行平坦化操作,去除覆盖所述牺牲层的多晶硅层,暴露所述牺牲层;去除所述牺牲层;形成至少暴露填充所述沟槽的多晶硅层的阻障层;在暴露的所述多晶硅层上形成硅化物,形成多晶硅栅极。本发明还提供了一种半导体器件形成方法、一种侧墙形成方法、一种多晶硅栅极、一种侧墙和一种半导体器件。可扩大形成钴化硅时的工艺窗口。
Description
技术领域
本发明涉及半导体制造技术领域,特别涉及一种多晶硅栅极、侧墙、半导体器件及其形成方法。
背景技术
由于栅极通常具有半导体制造工艺中的最小物理尺度,以及,所述栅极的宽度通常是晶片上最关键的临界尺寸,致使在半导体器件制造过程中栅极的制作是流程中最关键的步骤。
现有工艺中,形成多晶硅栅极的步骤通常包括:如图1所示,在基底10上形成栅介质层20;如图2所示,在所述栅介质层20上形成多晶硅层30;如图3所示,形成图形化的多晶硅层32;如图4所示,形成至少暴露所述图形化的多晶硅层32的阻障层40;如图5所示,至少在暴露的图形化的多晶硅层32上形成硅化物50,形成多晶硅栅极。
实践中,所述硅化物50通常选为钴化硅。但是,在工艺节点降至65纳米及以下时,图形化的多晶硅层的临界尺寸(CD)越来越小,使得形成所述钴化硅的工艺窗口越来越小,即,难以在暴露的图形化的多晶硅层上形成满足产品要求的钴化硅。为在暴露的图形化的多晶硅层上形成适应此工艺窗口的硅化物,当前,业界通常选取硅化镍替代所述钴化硅。但是,实际生产发现,在所述多晶硅栅极中包含硅化镍时,易导致包含所述多晶硅栅极的器件的热稳定性的恶化。由此,如何扩大所述钴化硅的工艺窗口成为本领域技术人员亟待解决的技术问题。
2006年3月15日公开的公告号为“CN 1245765C”的中国专利中提供了一种T型栅极及其制造方法。应用所述T型栅极可增加图形化的多晶硅层的表面积,进而可增大形成所述钴化硅的工艺窗口。
但是,在半导体器件制造过程中,形成栅极后还需继续形成侧墙、源/漏区以及金属互连,将上述T型栅极整合至传统工艺中时,其顶部沉重的几何形状使其机械性能的稳定性变差,且由于其几何形状的限制,难以实现所述栅极和侧墙间的良好匹配,致使器件的热稳定性也将受到影响。
发明内容
本发明提供了一种多晶硅栅极形成方法,既可扩大形成钴化硅时的工艺窗口,又可增强形成的多晶硅栅极的机械性能的稳定性,且可使所述多晶硅栅极与侧墙间匹配良好;本发明提供了一种多晶硅栅极,所述多晶硅栅极具有扩大的钴化硅形成工艺窗口及增强的机械性能的稳定性,且可与侧墙间匹配良好。
本发明提供的一种多晶硅栅极形成方法,包括:
在基底上形成牺牲层;
在所述牺牲层内形成沟槽,所述沟槽与基底之间夹有第一介质层;
形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;
刻蚀所述第二介质层,在所述沟槽侧壁形成具有弧面壁的侧墙;
形成填充所述沟槽并覆盖所述牺牲层的多晶硅层;
执行平坦化操作,去除覆盖所述牺牲层的多晶硅层,暴露所述牺牲层;
去除所述牺牲层;
形成至少暴露填充所述沟槽的多晶硅层的阻障层;
在暴露的所述多晶硅层上形成硅化物,形成多晶硅栅极。
本发明提供的一种侧墙形成方法,包括:
在基底上形成牺牲层;
在所述牺牲层内形成沟槽,所述沟槽与基底之间夹有第一介质层;
形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;
刻蚀所述第二介质层,在所述沟槽侧壁形成弧面壁;
去除所述牺牲层,形成侧墙。
可选地,在所述牺牲层内形成沟槽的步骤包括:
在基底上形成牺牲层之前,预先在基底上形成第一介质层;
在所述牺牲层内形成沟槽,所述沟槽暴露所述第一介质层。
可选地,在所述牺牲层内形成沟槽的步骤为:
在所述牺牲层内形成沟槽,所述沟槽的深度小于所述牺牲层的厚度,所述牺牲层与所述第一介质层材料相同。
可选地,在所述牺牲层内形成沟槽的步骤包括:
在所述牺牲层内形成沟槽,所述沟槽暴露所述基底;
形成覆盖所述牺牲层、所述沟槽侧壁及底壁的第一介质层。
可选地,所述第一介质层为氧化硅层或氮氧化硅层;可选地,所述第二介质层为氧化硅层、氮化硅层或氮氧化硅层中的一种或其组合;可选地,所述牺牲层为氧化硅层、氮化硅层或氮氧化硅层中的一种,且其材料异于与其相接的所述第一介质层或第二介质层。
本发明提供的一种半导体器件形成方法,其中,形成其内包含的多晶硅栅极时采用上述方法;或者,形成其内包含的侧墙时采用上述方法。
本发明提供的一种侧墙,所述侧墙形成于覆盖基底的第一介质层上,包括底壁以及由所述底壁延伸后接合的第一侧壁和第二侧壁,其中,用以在环绕栅极时接触所述栅极的侧壁向栅极指向形成弧面。
可选地,所述第一介质层为氧化硅层或氮氧化硅层。
本发明提供的一种多晶硅栅极,所述栅极包括,底壁、由所述底壁延伸而得的侧壁和与所述底壁相对的顶壁,所述栅极的至少部分高度的侧壁环绕有侧墙,所述底壁与基底之间夹有第一介质层,所述侧壁包含竖直部和凹进部,所述凹进部向栅极指向形成弧面。
可选地,所述凹进部与所述竖直部的延展面间的间隔区域内形成有第二介质层;可选地,所述栅极还包括,环绕所述竖直部及第二介质层的第一介质层;可选地,所述第一介质层为氧化硅层或氮氧化硅层;可选地,所述第二介质层为氧化硅层、氮化硅层或氮氧化硅层中的一种或其组合。
本发明提供的一种半导体器件,所述器件包含上述侧墙;或者,包含上述多晶硅栅极。
与现有技术相比,上述技术方案具有以下优点:
上述技术方案中提供的多晶硅栅极形成方法,通过在所述牺牲层内形成沟槽;继而,形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;进而,刻蚀所述第二介质层,在所述沟槽侧壁形成具有弧面壁的侧墙;而后,形成多晶硅层填充所述沟槽;由于位于所述沟槽侧壁上的具有弧面壁的侧墙使所述沟槽的开口面积大于底部面积,使得填充并平坦化所述多晶硅层后,所述多晶硅层的顶部面积大于底部面积,在侧墙和多晶硅横截面尺寸固定的前提下,增加了所述多晶硅层的顶部面积,扩大了后续形成钴化硅时的工艺窗口;且所述多晶硅层形成于具有弧面壁的侧墙之上,所述侧墙形成于所述沟槽侧壁,通过控制所述沟槽侧壁的形貌,可使所述侧墙在去除所述牺牲层后仍可稳定于所述基底上,即所述侧墙可增强形成的多晶硅栅极的机械性能的稳定性;此外,由于所述多晶硅层形成于所述侧墙之上,通过选择形成所述侧墙的材料,可使所述多晶硅栅极与侧墙间匹配良好;
上述技术方案中提供的多晶硅栅极,所述多晶硅栅极至少包括底壁、由所述底壁延伸而得的侧壁和与所述底壁相对的顶壁,所述底壁与基底之间夹有第一介质层,所述底壁的面积小于所述顶壁的面积,且所述侧壁包含竖直部和凹进部,所述凹进部向所述栅极的中轴线内凹为弧面;可通过在所述凹进部与所述竖直部的延展面间的间隔区域内形成侧墙,继而,在侧墙和多晶硅横截面尺寸固定的前提下,相当于增加了所述多晶硅层的顶部面积,可扩大后续形成钴化硅时的工艺窗口;且所述多晶硅层形成于所述侧墙之上,可增强形成的多晶硅栅极的机械性能的稳定性;此外,由于所述多晶硅层形成于所述侧墙之上,通过选择形成所述侧墙的材料,可使所述多晶硅栅极与侧墙间匹配良好。
附图说明
图1~5为说明现有技术中形成多晶硅栅极的结构示意图;
图6为说明应用本发明实施例形成多晶硅栅极的流程示意图;
图7~15为说明应用本发明实施例形成多晶硅栅极的结构示意图;
图16~17为说明应用本发明第一实施例形成沟槽的结构示意图;
图18为说明应用本发明第二实施例形成沟槽的结构示意图;
图19~20为说明应用本发明第三实施例形成沟槽的结构示意图;
图21为说明本发明实施例的侧墙的结构示意图;
图22为说明本发明实施例的多晶硅栅极的结构示意图。
具体实施方式
尽管下面将参照附图对本发明进行更详细的描述,其中表示了本发明的优选实施例,应当理解本领域技术人员可以修改在此描述的本发明而仍然实现本发明的有利效果。因此,下列的描述应当被理解为对于本领域技术人员的广泛教导,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下列说明和权利要求书本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比率,仅用以方便、明晰地辅助说明本发明实施例的目的。
如图6所示,形成多晶硅栅极的具体步骤包括:
步骤61:如图7所示,在基底100上形成牺牲层120。
在衬底(substrate)上定义器件有源区并完成浅沟槽隔离后形成所述基底100。所述衬底包含但不限于包括半导体元素的硅材料,例如单晶、多晶或非晶结构的硅或硅锗(SiGe),也可以是绝缘体上硅(SOI)。
为扩大形成钴化硅时的工艺窗口,本发明的发明人经历分析与实践后,提供了一种利用沟槽填充工艺形成多晶硅栅极及侧墙(spacer)的方法。通过在所述牺牲层内形成沟槽;继而,形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;进而,刻蚀所述第二介质层,在所述沟槽侧壁形成具有弧面壁的侧墙;而后,形成多晶硅层填充所述沟槽;即,通过先形成具有弧面壁的侧墙,继而形成覆盖所述侧墙的多晶硅层,可在侧墙和多晶硅横截面尺寸固定的前提下,增加了所述多晶硅层的顶部面积,可扩大后续形成钴化硅时的工艺窗口。
所述牺牲层120用以承载可在覆盖所述侧墙并填充多晶硅后形成侧墙及多晶硅栅极的沟槽。所述牺牲层120在形成多晶硅栅极后被去除,通常采用刻蚀工艺去除所述多晶硅栅极,考虑到刻蚀选择比的控制,所述牺牲层120材料的选择应与所述多晶硅和与所述牺牲层120相接的第一介质层和侧墙(第二介质层)相关。即,所述牺牲层120仅与所述第一介质层相接时,若所述第一介质层为氧化硅,则所述牺牲层120可选择氮化硅或氮氧化硅中的一种或其组合。所述牺牲层120材料异于所述多晶硅、第一介质层和第二介质层,可使得后续去除所述牺牲层120时,可通过选择相对于所述多晶硅和第一、第二介质层具有更高的刻蚀选择比的刻蚀剂,而实现所述多晶硅和第一、第二介质层具有最少的损伤。
可采用任何传统工艺形成所述牺牲层120,具体如:所述牺牲层120为氮化硅时,可采用炉管工艺或化学气相淀积工艺(如低压化学气相淀积工艺)形成所述牺牲层120。在此不再赘述。
步骤62:如图8所示,在所述牺牲层120内形成沟槽122,所述沟槽122与基底100之间夹有第一介质层140。
可采用等离子体刻蚀工艺形成所述沟槽122。由于所述沟槽122在顺序形成覆盖其侧壁的侧墙、并填充所述多晶硅层后,形成多晶硅栅极,因此,所述沟槽122的形貌应被精确控制。
作为本发明的第一实施例,在所述牺牲层120内形成沟槽122的步骤包括:
步骤6201:如图16所示,在基底100上形成牺牲层120之前,预先在基底100上形成第一介质层140。
步骤6202:如图17所示,在所述牺牲层120内形成沟槽122,所述沟槽122暴露所述第一介质层140。
由于所述第一介质层140夹在所述基底100和沟槽122之间,使得所述第一介质层140可作为后续形成的多晶硅栅极的栅介质层,可根据产品要求选取形成所述介质层的工艺条件。例如,若产品要求所述栅介质层厚度为10埃,则可形成厚度为10埃的所述第一介质层140。所述第一介质层140为氧化硅层或氮氧化硅层。
所述第一介质层140为氧化硅层时,形成所述第一介质层140时可采用现场水汽生成(ISSG)工艺。以90nm工艺节点为例,所述第一介质层140的厚度通常为10埃~30埃,如15埃、20埃。采用ISSG工艺形成所述第一介质层140时,涉及的反应气体包含H2和O2,所述H2和O2的流量比为1∶2;通过采用流量比为1∶2的H2和O2的ISSG工艺执行形成所述第一介质层140的操作,可结合湿式氧化工艺和干式氧化工艺形成所述第一介质层140,可以增强形成第一介质层140的效率。
具体地,所述H2和O2的流量范围为10sccm~50sccm,如20sccm、30sccm;涉及的反应温度为950摄氏度~1100摄氏度,如1000摄氏度、1050摄氏度;涉及的反应压力为10T~20T,如15T;ISSG反应持续时间为10秒~50秒,如20秒、30秒。通过采用现场蒸汽发生制程形成所述第一介质层140,可以增强形成的第一介质层140的性能。
所述介质层为氮氧化硅层时,可采用NH3 RTP(快速热处理)或炉式RTN(快速热氮化)工艺形成所述氮氧化硅层。
作为本发明的第二实施例,如图18所示,在所述牺牲层120内形成沟槽122的步骤为:
在所述牺牲层120内形成沟槽11,所述沟槽122的深度小于所述牺牲层120的厚度,所述牺牲层120与所述第一介质层140材料相同。
如,所述牺牲层120的厚度为2000埃时,根据产品要求所述第一介质层140应为30埃,则所述沟槽122的深度为1970埃。可通过刻蚀时间控制所述沟槽122的深度小于所述牺牲层120的厚度。此时,所述第一介质层140为氧化硅层时,所述牺牲层120也为氧化硅层;所述第一介质层140为氮氧化硅层时,所述牺牲层120也为氮氧化硅层。
作为本发明的第三实施例,在所述牺牲层120内形成与所述基底100之间夹有第一介质层140的沟槽122的步骤包括:
步骤6211:如图19所示,在所述牺牲层120内形成沟槽122,所述沟槽122暴露所述基底100。
步骤6212:如图20所示,形成覆盖所述牺牲层120、所述沟槽122侧壁及底壁的第一介质层140。
需说明的是,所述第一介质层140为氮氧化硅层、所述第二介质层为氮氧化硅或氮化硅层时,所述牺牲层可为掺杂的氧化硅层。所述掺杂的氧化硅层包括但不限于磷硅玻璃(phosphosilicate glass,PSG)、硼硅玻璃(borosilicate,BSG)、硼磷硅玻璃(borophosphosilicate,BPSG)、氟硅玻璃(FSG)中的一种或其组合。此时,增大所述牺牲层120材料的选取范围,可根据生产线中不同机台的使用情况,灵活安排生产。
步骤63:如图9所示,形成覆盖所述牺牲层120及所述沟槽122侧壁及底壁的第二介质层160。
所述第二介质层160为氧化硅层、氮化硅层或氮氧化硅层中的一种或其组合。
所述第二介质层160覆盖所述沟槽侧壁,使得所述介质层可作为后续形成的多晶硅栅极的侧墙或具有部分宽度的侧墙。此外,若所述沟槽侧壁还覆盖有第一介质层140时,覆盖所述沟槽侧壁的第一介质层140和第二介质层160共同构成多晶硅栅极的侧墙,此时,所述沟槽的宽度等于覆盖其侧壁的第一介质层140和第二介质层160以及多晶硅栅极的宽度之和。
步骤64:如图9和10所示,刻蚀所述第二介质层160,在所述沟槽122侧壁形成具有弧面壁的侧墙162。
可采用等离子体刻蚀工艺刻蚀所述第二介质层160。刻蚀所述第二介质层160后,仅保留覆盖所述沟槽侧壁的第二介质层160,且覆盖所述沟槽122侧壁的第二介质层160在所述沟槽122内具有弧面壁。由于在后续步骤中,需形成填充所述沟槽122的多晶硅层,所述多晶硅层将覆盖所述沟槽122内具有弧面壁的第二介质层160,所述多晶硅层用以形成多晶硅栅极,所述具有弧面壁的第二介质层160即可作为环绕所述多晶硅栅极的侧墙。需说明的是,为在后续获得的多晶硅栅极表面形成具有均匀厚度的硅化物,具有弧面壁的第二介质层160与牺牲层表面可具有高度差。
步骤65:如图11所示,形成填充所述沟槽122并覆盖所述牺牲层120的多晶硅层180。
可采用高密度等离子体化学气相淀积工艺形成所述多晶硅层180。
由于所述多晶硅层180用以形成多晶硅栅极,且所述多晶硅层180覆盖所述侧墙并填充所述沟槽,即,所述多晶硅栅极是通过沉积(填充)工艺形成的,而不是利用传统的刻蚀工艺形成,因此,所述多晶硅栅极的侧壁不具有利用传统的刻蚀工艺时附加的刻蚀损伤,换言之,利用本发明提供的方法,形成多晶硅栅极后,无需引入所述多晶硅栅极的修复步骤,简化了工艺。由前述分析可知,利用本发明提供的方法形成的多晶硅栅极与侧墙之间不再具有所述修复步骤引入的隔离层(包含氧化硅层或氮氧化硅层)。
步骤66:如图12所示,执行平坦化操作,去除覆盖所述牺牲层120的多晶硅层180,暴露所述牺牲层120。
采用化学机械研磨(CMP)执行所述平坦化操作。执行所述平坦化操作时,可同步运行终点检测系统(EPD)。
步骤67:如图13所示,去除所述牺牲层120。
可采用湿法工艺去除所述牺牲层120。所述牺牲层120为氮化硅层及/或氮氧化硅层时,可利用热磷酸去除所述牺牲层120,反应温度范围为:150~170摄氏度,优选为160摄氏度;所述刻蚀溶液百分比浓度小于或等于5%,如3%;所述牺牲层120为氧化硅层或掺杂的氧化硅层时,可利用氢氟酸溶液去除所述牺牲层120,所述氢氟酸溶液既可为浓度为49%的原液,也可为稀释后获得的溶液,稀释后的氢氟酸溶液的浓度可为45%、35%、25%、15%或小于3%。
步骤68:如图14所示,形成至少暴露填充所述沟槽122的多晶硅层180的阻障层182。
所述阻障层182为氧化硅层、氮化硅层或氮氧化硅层中的一种或其组合。可采用任何传统工艺形成所述阻障层182。
步骤69:如图15所示,在暴露的所述多晶硅层180上形成硅化物184,形成多晶硅栅极。
形成所述硅化物184的步骤包括:
步骤6901:在暴露的所述多晶硅层上形成金属层;
步骤6902:执行第一退火操作,以形成第一硅化物层;
步骤6903:去除所述金属层;
步骤6904:执行第二退火操作,以形成第二硅化物层。
可采用金属化学气相淀积工艺或电镀、溅射等物理气相淀积工艺形成所述金属层。所述金属层为钴,所述金属层也可为镍、铬、钛、钛钨、钽或镍铂中的一种或其组合。执行所述第一退火操作时,温度范围为250摄氏度~350摄氏度,如300摄氏度,持续时间范围为10秒~30秒,如20秒。可采用化学机械研磨或其与湿法工艺相结合的方法去除所述金属层。执行所述第二退火操作时,温度范围为350摄氏度~500摄氏度,如400摄氏度、450摄氏度,持续时间范围为10秒~30秒,如20秒。
相应地,本发明提供了一种侧墙形成方法,包括:在基底上形成牺牲层;在所述牺牲层内形成沟槽,所述沟槽与基底之间夹有第一介质层;形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;刻蚀所述第二介质层,在所述沟槽侧壁形成弧面壁;去除所述牺牲层,形成侧墙。具体的形成工艺如上所述,在此不再赘述。
本发明提供了一种半导体器件形成方法,在形成所述半导体器件时,采用上述方法形成所述多晶硅栅极;及/或,采用上述方法形成所述侧墙。
其中,形成多晶硅栅极的步骤包括:在基底上形成牺牲层;在所述牺牲层内形成沟槽,所述沟槽与基底之间夹有第一介质层;形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;刻蚀所述第二介质层,在所述沟槽侧壁形成具有弧面壁的侧墙;形成填充所述沟槽并覆盖所述牺牲层的多晶硅层;执行平坦化操作,去除覆盖所述牺牲层的多晶硅层,暴露所述牺牲层;去除所述牺牲层;形成至少暴露填充所述沟槽的多晶硅层的阻障层;在暴露的所述多晶硅层上形成硅化物,形成多晶硅栅极。
形成侧墙的步骤包括:在基底上形成牺牲层;在所述牺牲层内形成沟槽,所述沟槽与基底之间夹有第一介质层;形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;刻蚀所述第二介质层,在所述沟槽侧壁形成弧面壁;去除所述牺牲层,形成侧墙。
如图21所示,本发明提供了一种侧墙,所述侧墙形成于覆盖基底100的第一介质层140上,包括底壁182以及由所述底壁182延伸后接合的第一侧壁184和第二侧壁186,其中,用以在环绕栅极时接触所述栅极的侧壁(图21中为第一侧壁184)向栅极指向形成弧面。
所述第一介质层为氧化硅层或氮氧化硅层。
如图22所示,本发明提供了一种多晶硅栅极,包括,底壁161、由所述底壁161延伸而得的侧壁165和与所述底壁161相对的顶壁163,所述栅极的至少部分高度的侧壁165环绕有侧墙,所述底壁161与基底100之间夹有第一介质层140,特别地,所述侧壁165包含竖直部166和凹进部168,所述凹进部168向栅极指向形成弧面。
可选地,所述凹进部168与所述竖直部166的延展面间的间隔区域内形成有第二介质层;可选地,所述栅极还包括,环绕所述竖直部及第二介质层的第一介质层140;可选地,所述第一介质层140为氧化硅层或氮氧化硅层;可选地,所述第二介质层为氧化硅层、氮化硅层或氮氧化硅层中的一种或其组合。
本发明提供了一种半导体器件,所述半导体器件包含上述多晶硅栅极及/或侧墙。
其中,所述栅极包括,底壁、由所述底壁延伸而得的侧壁和与所述底壁相对的顶壁,所述栅极的至少部分高度的侧壁环绕有侧墙,所述底壁与基底之间夹有第一介质层,所述侧壁包含竖直部和凹进部,所述凹进部向栅极指向形成弧面。
所述侧墙形成于覆盖基底的第一介质层上,包括底壁以及由所述底壁延伸后接合的第一侧壁和第二侧壁,其中,用以在环绕栅极时接触所述栅极的侧壁向栅极指向形成弧面。
需强调的是,未加说明的步骤均可采用传统的方法获得,且具体的工艺参数根据产品要求及工艺条件确定。
尽管通过在此的实施例描述说明了本发明,和尽管已经足够详细地描述了实施例,申请人不希望以任何方式将权利要求书的范围限制在这种细节上。对于本领域技术人员来说另外的优势和改进是显而易见的。因此,在较宽范围的本发明不限于表示和描述的特定细节、表达的设备和方法和说明性例子。因此,可以偏离这些细节而不脱离申请人总的发明概念的精神和范围。
Claims (14)
1.一种多晶硅栅极形成方法,其特征在于,包括:
在基底上形成牺牲层;
在所述牺牲层内形成沟槽,所述沟槽与基底之间夹有第一介质层;
形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;
刻蚀所述第二介质层,在所述沟槽侧壁形成具有弧面壁的侧墙;
形成填充所述沟槽并覆盖所述牺牲层的多晶硅层;
执行平坦化操作,去除覆盖所述牺牲层的多晶硅层,暴露所述牺牲层;
去除所述牺牲层;
形成至少暴露填充所述沟槽的多晶硅层的阻障层;
在暴露的所述多晶硅层上形成硅化物,形成多晶硅栅极。
2.一种侧墙形成方法,其特征在于,包括:
在基底上形成牺牲层;
在所述牺牲层内形成沟槽,所述沟槽与基底之间夹有第一介质层;
形成覆盖所述牺牲层及所述沟槽侧壁及底壁的第二介质层;
刻蚀所述第二介质层,在所述沟槽侧壁形成弧面壁;
去除所述牺牲层,形成侧墙。
3.根据权利要求1或2所述的方法,其特征在于,在所述牺牲层内形成沟槽的步骤包括:
在基底上形成牺牲层之前,预先在基底上形成第一介质层;
在所述牺牲层内形成沟槽,所述沟槽暴露所述第一介质层。
4.根据权利要求1或2所述的方法,其特征在于,在所述牺牲层内形成沟槽的步骤为:
在所述牺牲层内形成沟槽,所述沟槽的深度小于所述牺牲层的厚度,所述牺牲层与所述第一介质层材料相同。
5.根据权利要求1或2所述的方法,其特征在于,在所述牺牲层内形成沟槽的步骤包括:
在所述牺牲层内形成沟槽,所述沟槽暴露所述基底;
形成覆盖所述牺牲层、所述沟槽侧壁及底壁的第一介质层。
6.根据权利要求1或2所述的方法,其特征在于:所述第一介质层为氧化硅层或氮氧化硅层。
7.根据权利要求1或2所述的方法,其特征在于:所述第二介质层为氧化硅层、氮化硅层或氮氧化硅层中的一种或其组合。
8.根据权利要求1或2所述的方法,其特征在于:所述牺牲层为氧化硅层、氮化硅层或氮氧化硅层中的一种,且其材料异于与其相接的所述第一介质层或第二介质层。
9.一种半导体器件形成方法,其中,形成其内包含的多晶硅栅极时采用权利要求1、3-8中任一项所述的方法;及/或,形成其内包含的侧墙时采用权利要求2-8中任一项所述的方法。
10.一种多晶硅栅极,所述栅极包括,底壁、由所述底壁延伸而得的侧壁和与所述底壁相对的顶壁,所述栅极的至少部分高度的侧壁环绕有侧墙,所述底壁与基底之间夹有第一介质层,其特征在于:所述侧壁包含竖直部和凹进部,所述凹进部向栅极指向形成弧面,所述凹进部与所述竖直部的延展面间的间隔区域内形成有第二介质层。
11.根据权利要求10所述的多晶硅栅极,其特征在于:所述栅极还包括,环绕所述竖直部及第二介质层的第一介质层。
12.根据权利要求10所述的多晶硅栅极,其特征在于:所述第一介质层为氧化硅层或氮氧化硅层。
13.根据权利要求10所述的多晶硅栅极,其特征在于:所述第二介质层为氧化硅层、氮化硅层或氮氧化硅层中的一种或其组合。
14.一种半导体器件,其特征在于:所述器件包含侧墙,所述侧墙形成于覆盖基底的第一介质层上、包括底壁以及由底壁延伸后接合的第一侧壁和第二侧壁,其中,用以在环绕栅极时接触所述栅极的侧壁向栅极指向形成弧面,或者,所述侧墙形成于覆盖基底的第一介质层上、包括底壁以及由底壁延伸后接合的第一侧壁和第二侧壁,其中,用以在环绕栅极时接触所述栅极的侧壁向栅极指向形成弧面,所述第一介质层为氧化硅层或氮氧化硅层;及/或,包含权利要求10-13中任一项所述的多晶硅栅极。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101139942A CN101593687B (zh) | 2008-05-30 | 2008-05-30 | 多晶硅栅极、侧墙、半导体器件及其形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2008101139942A CN101593687B (zh) | 2008-05-30 | 2008-05-30 | 多晶硅栅极、侧墙、半导体器件及其形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101593687A CN101593687A (zh) | 2009-12-02 |
CN101593687B true CN101593687B (zh) | 2011-11-30 |
Family
ID=41408273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2008101139942A Active CN101593687B (zh) | 2008-05-30 | 2008-05-30 | 多晶硅栅极、侧墙、半导体器件及其形成方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101593687B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102270574A (zh) * | 2010-06-04 | 2011-12-07 | 中芯国际集成电路制造(上海)有限公司 | 侧墙形成方法 |
CN103515212B (zh) * | 2012-06-20 | 2017-03-22 | 中芯国际集成电路制造(上海)有限公司 | 防止金属硅化物桥接的半导体器件的制造方法 |
CN102903623A (zh) * | 2012-09-20 | 2013-01-30 | 上海集成电路研发中心有限公司 | 一种制作栅结构的方法 |
CN113782428B (zh) * | 2020-06-09 | 2024-03-01 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1674258A (zh) * | 2004-03-26 | 2005-09-28 | 力晶半导体股份有限公司 | 浮置栅极的形成方法 |
CN1937153A (zh) * | 2006-10-17 | 2007-03-28 | 中原工学院 | 弧形栅控阵列结构的平板显示器及其制作工艺 |
CN101071726A (zh) * | 2007-06-19 | 2007-11-14 | 中原工学院 | 多段弯线型阴极结构的平板显示器及其制作工艺 |
-
2008
- 2008-05-30 CN CN2008101139942A patent/CN101593687B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1674258A (zh) * | 2004-03-26 | 2005-09-28 | 力晶半导体股份有限公司 | 浮置栅极的形成方法 |
CN1937153A (zh) * | 2006-10-17 | 2007-03-28 | 中原工学院 | 弧形栅控阵列结构的平板显示器及其制作工艺 |
CN101071726A (zh) * | 2007-06-19 | 2007-11-14 | 中原工学院 | 多段弯线型阴极结构的平板显示器及其制作工艺 |
Also Published As
Publication number | Publication date |
---|---|
CN101593687A (zh) | 2009-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100565811C (zh) | 具有在退火的高-k栅介电层上形成的金属栅电极的半导体器件 | |
CN101593686B (zh) | 金属栅极形成方法 | |
US20150340320A1 (en) | Semiconductor devices including bulb-shaped trenches | |
CN101593687B (zh) | 多晶硅栅极、侧墙、半导体器件及其形成方法 | |
JP2005328067A (ja) | 酸化膜除去用のエッチング液及びその製造方法と、半導体素子の製造方法 | |
CN101276746B (zh) | 表面处理方法、蚀刻处理方法及电子装置的制造方法 | |
CN101290879B (zh) | 栅极的制造方法 | |
JP2011192776A (ja) | 半導体装置の製造方法 | |
CN102005375B (zh) | 构造浮栅的方法 | |
CN101599419A (zh) | 沟槽的形成方法 | |
CN103137561A (zh) | 埋入式字线及其制作方法 | |
CN100483675C (zh) | 双镶嵌结构的形成方法 | |
US6855596B2 (en) | Method for manufacturing a trench capacitor having an isolation trench | |
CN100580882C (zh) | 一种dram的多晶硅栅极制作方法 | |
CN101593684B (zh) | 多晶硅栅极、半导体器件及其形成方法 | |
US20080087950A1 (en) | Semiconductor device manufacturing method | |
CN100435293C (zh) | 开口的形成方法以及接触窗的形成方法 | |
JP2006191053A (ja) | 半導体メモリ装置の製造方法 | |
TWI689358B (zh) | 形成半導體裝置之方法 | |
CN100576458C (zh) | 浅沟槽形成方法及浅沟槽结构 | |
CN100517604C (zh) | 通孔刻蚀方法 | |
US20090001050A1 (en) | Method for forming a deep trench | |
CN101577251B (zh) | Cmos器件钝化层形成方法 | |
JP2008042188A (ja) | フラッシュメモリ素子の製造方法 | |
CN101770975B (zh) | 接触孔形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |