CN101866844A - 多晶硅刻蚀方法 - Google Patents

多晶硅刻蚀方法 Download PDF

Info

Publication number
CN101866844A
CN101866844A CN201010172660A CN201010172660A CN101866844A CN 101866844 A CN101866844 A CN 101866844A CN 201010172660 A CN201010172660 A CN 201010172660A CN 201010172660 A CN201010172660 A CN 201010172660A CN 101866844 A CN101866844 A CN 101866844A
Authority
CN
China
Prior art keywords
layer
polysilicon layer
doped layer
polysilicon
etch step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201010172660A
Other languages
English (en)
Other versions
CN101866844B (zh
Inventor
张振兴
奚裴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN201010172660.XA priority Critical patent/CN101866844B/zh
Publication of CN101866844A publication Critical patent/CN101866844A/zh
Application granted granted Critical
Publication of CN101866844B publication Critical patent/CN101866844B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了一种多晶硅刻蚀方法,该方法包括:提供具有第一区域和第二区域的晶片,所述第一区域形成有第一多晶硅层,所述第二区域形成有第二多晶硅层,其中,第一多晶硅层包括非掺杂层以及位于非掺杂层上的掺杂层;在第一多晶硅层和第二多晶硅层上形成图案化光阻层;执行第一刻蚀步骤,以去除未被图案化光阻层覆盖的部分第一多晶硅层和部分第二多晶硅层;执行第二刻蚀步骤,以去除未被图案化光阻层覆盖的剩余的第一多晶硅层和剩余的第二多晶硅层;在所述第一刻蚀步骤中,未被图案化光阻层覆盖的掺杂层被完全去除,从而确保形成具有垂直轮廓的栅极,提高了半导体器件的性能。

Description

多晶硅刻蚀方法
技术领域
本发明涉及集成电路制造领域,特别是涉及一种多晶硅刻蚀方法。
背景技术
在互补金属氧化物器件(CMOS)的制造工艺中,栅极的制造工艺举足轻重,其代表整个半导体制造工艺的工艺水准,这是由于栅极的线宽、电阻率等参数直接影响形成的互补金属氧化物器件的响应速率、功耗等参数,因此必须严格控制栅极的轮廓和尺寸。
目前,互补金属氧化物器件的栅极通常由多晶硅制成,一般采用干法刻蚀工艺来刻蚀所述多晶硅。具体请参考图1A~1D,其为现有的多晶硅刻蚀方法的各步骤相应结构的剖面示意图。
参考图1A,首先,提供具有第一区域和第二区域的晶片10,所述晶片10上形成有栅极氧化层20,所述第一区域的栅极氧化层20上形成有第一多晶硅层31,所述第二区域的栅极氧化层20上形成有第二多晶硅层32。
其中,所述第一区域用以形成NMOS器件,所述第二区域用以形成PMOS器件,所述第一多晶硅层31包括非掺杂层31a以及位于非掺杂层31a上的掺杂层31b,所述掺杂层31b中掺入了N型杂质,例如,磷离子、砷离子或锑离子,以改善NMOS器件的电阻率,而所述第二多晶硅层32未掺入杂质。一般的,第一多晶硅层31和第二多晶硅层32的厚度为
参考图1B,接着,可利用曝光显影等工艺,在第一多晶硅层31和第二多晶硅层32上形成图案化光阻层40。
参考图1C,接下来,以图案化光阻层40为掩膜,执行主刻蚀(Main etch)步骤,以去除未被图案化光阻层40覆盖的部分的第一多晶硅层31,同时去除未被图案化光阻层40覆盖的部分的第二多晶硅层32。一般的,在所述主刻蚀步骤中,未被图案化光阻层40覆盖的掺杂层31b未被完全去除。
其中,所述主刻蚀步骤所使用的刻蚀气体通常包括氯气、四氟化碳、氧气以及溴化氢,反应腔室压力范围为7~9mTorr,射频功率范围为700~900W,控制电压为-100V,所述主刻蚀步骤的刻蚀速率较快,且轮廓的控制效果较好。
参考图1D,执行软着陆刻蚀步骤,以去除未被剩余的第一多晶硅层和剩余的第二多晶硅层,也就是说,在软着陆刻蚀步骤中,去除第一多晶硅层31的全部非掺杂层以及剩余的掺杂层,并去除剩余的第二多晶硅层,以在所述第一区域上形成第一栅极,并在所述第二区域上形成第二栅极。
其中,所述软着陆刻蚀步骤所使用的刻蚀气体包括二氧化氦、氦气以及溴化氢,且所述软着陆刻蚀步骤的射频功率小于所述主刻蚀步骤的射频功率,并可通过光学终点检测的方式,使所述软着陆刻蚀操作停留在栅极氧化层20上,因此,所述软着陆刻蚀步骤对栅极氧化层20的选择比较高,可避免损伤栅极氧化层20,但是该软着陆刻蚀步骤对栅极轮廓的控制效果不如主刻蚀步骤理想。
然而,在实际生产中发现,由于在软着陆刻蚀步骤中,同时去除第一多晶硅层31的全部非掺杂层31b以及剩余的掺杂层,而剩余的掺杂层的刻蚀速率比非掺杂层31b的刻蚀速率快,并且,该软着陆刻蚀步骤的轮廓控制效果不如所述主刻蚀步骤理想,因此导致最终形成的第一栅极上形成了弓形缺陷(图1D中虚线所示区域),所述弓形缺陷通常发生在掺杂层31a和非掺杂层31b的分界处,所述弓形缺陷导致最终形成的栅极轮廓较差,且栅极的尺寸偏差较大,影响了半导体器件的性能。
发明内容
本发明提供一种多晶硅刻蚀方法,以解决现有的多晶硅刻蚀方法形成的栅极轮廓较差,且栅极的尺寸偏差较大的问题。
为解决上述技术问题,本发明提供一种多晶硅刻蚀方法,包括:提供具有第一区域和第二区域的晶片,所述第一区域形成有第一多晶硅层,所述第二区域形成有第二多晶硅层,所述第一多晶硅层包括非掺杂层以及位于所述非掺杂层上的掺杂层;在所述第一多晶硅层和第二多晶硅层上形成图案化光阻层;执行第一刻蚀步骤,以去除未被所述图案化光阻层覆盖的部分第一多晶硅层和部分第二多晶硅层;执行第二刻蚀步骤,以去除未被所述图案化光阻层覆盖的剩余的第一多晶硅层和剩余的第二多晶硅层;在所述第一刻蚀步骤中,未被所述图案化光阻层覆盖的掺杂层被完全去除。
进一步的,所述第一刻蚀步骤持续的时间根据所述晶片的掺杂层的厚度与选定的刻蚀速率计算获得。
进一步的,所述晶片的掺杂层的厚度利用以下步骤获得:提供具有第三区域和第四区域的试片,所述第三区域形成有第三多晶硅层,所述第四区域形成有第四多晶硅层,所述第三多晶硅层包括试片非掺杂层以及位于该试片非掺杂层上的试片掺杂层;在所述第三多晶硅层和第四多晶硅层上形成图案化光阻层;执行主刻蚀步骤,以去除未被图案化光阻层覆盖的部分试片掺杂层和部分第四多晶硅层;执行软着陆刻蚀步骤,以去除未被图案化光阻层覆盖的剩余的第三多晶硅层和剩余的第四多晶硅层;对所述试片进行切片分析,并根据所述切片分析结果确定所述试片掺杂层的厚度,进而确定所述晶片的掺杂层的厚度。
进一步的,所述第一刻蚀步骤所使用的刻蚀气体包括氯气、四氟化碳、氧气以及溴化氢,所述主刻蚀步骤所使用的刻蚀气体包括氯气、四氟化碳、氧气以及溴化氢,所述第二刻蚀步骤所使用的刻蚀气体包括二氧化氦、氦气以及溴化氢,所述软着陆刻蚀步骤所使用的刻蚀气体包括二氧化氦、氦气以及溴化氢。
进一步的,所述掺杂层掺入了N型杂质,所述第二多晶硅层未掺入杂质。
与现有技术相比,本发明确保在第一刻蚀步骤中,未被图案化光阻层覆盖的掺杂层被完全去除,从而确保在第二刻蚀步骤中,仅仅刻蚀非掺杂层,可形成具有垂直轮廓的栅极,并可减小栅极的尺寸偏差,提高了半导体器件的性能。
附图说明
图1A~1D为现有多晶硅刻蚀方法的各步骤相应结构的剖面示意图;
图2为本发明实施例所提供的多晶硅刻蚀方法的流程图;
图3A~3D为本发明实施例所提供的多晶硅刻蚀方法的各步骤相应结构的剖面示意图。
具体实施方式
本发明的核心思想在于,提供一种多晶硅刻蚀方法,该刻蚀方法在第一刻蚀步骤中,确保未被图案化光阻层覆盖的掺杂层被完全去除,进而确保在第二刻蚀步骤中,仅仅刻蚀非掺杂层,以形成具有垂直轮廓的栅极,并可减小栅极的尺寸偏差,提高了半导体器件的性能。
请参考图2,其为本发明实施例所提供的多晶硅刻蚀方法的流程图,结合该图,该方法包括以下步骤:
步骤S210,提供具有第一区域和第二区域的晶片,所述第一区域形成有第一多晶硅层,所述第二区域形成有第二多晶硅层,所述第一多晶硅层包括非掺杂层以及位于所述非掺杂层上的掺杂层;
步骤S220,在所述第一多晶硅层和第二多晶硅层上形成图案化光阻层;
步骤S230,执行第一刻蚀步骤,以去除未被所述图案化光阻层覆盖的部分第一多晶硅层和部分第二多晶硅层,在所述第一刻蚀步骤中,未被所述图案化光阻层覆盖的掺杂层被完全去除;
步骤S240,执行第二刻蚀步骤,以去除未被所述图案化光阻层覆盖的剩余的第一多晶硅层和剩余的第二多晶硅层。
下面将结合剖面示意图对本发明的多晶硅刻蚀方法进行更详细的描述,其中表示了本发明的优选实施例,应该理解本领域技术人员可以修改在此描述的本发明,而仍然实现本发明的有利效果。因此,下列描述应当被理解为对于本领域技术人员的广泛知道,而并不作为对本发明的限制。
为了清楚,不描述实际实施例的全部特征。在下列描述中,不详细描述公知的功能和结构,因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中,必须做出大量实施细节以实现开发者的特定目标,例如按照有关系统或有关商业的限制,由一个实施例改变为另一个实施例。另外,应当认为这种开发工作可能是复杂和耗费时间的,但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图3A,首先,提供具有第一区域和第二区域的晶片100,所述晶片100上形成有栅极氧化层200,所述第一区域的栅极氧化层200上形成有第一多晶硅层310,所述第二区域的栅极氧化层200上形成有第二多晶硅层320。其中,所述第一区域用以形成NMOS器件,所述第二区域用以形成PMOS器件,所述第一多晶硅层310和第二多晶硅层320的厚度可以为
所述第一多晶硅层310包括非掺杂层310a以及位于非掺杂层310a上的掺杂层310b,所述掺杂层310b中掺入了N型杂质,所述第二多晶硅层320则未掺入任何杂质。优选的,掺杂层310b的N型杂质是通过离子注入的方式掺入的,所述N型杂质可以是磷离子、砷离子或锑离子。
请参考图3B,接下来,可利用曝光显影等工艺,同时在第一多晶硅层310以及第二多晶硅层320上形成图案化光阻层400,所述图案化光阻层400用于后续刻蚀步骤的掩膜层。
请参考图3C,以图案化光阻层400为掩膜,执行第一刻蚀步骤,以去除未被图案化光阻层400覆盖的部分第一多晶硅层310,同时去除未被图案化光阻层400覆盖的部分第二多晶硅层320。需要说明的是,在所述第一刻蚀步骤中,需确保未被图案化光阻层400覆盖的掺杂层310b被完全去除。
在本发明的一个具体实施例中,所述第一刻蚀步骤所使用的刻蚀气体包括氯气、四氟化碳、氧气以及溴化氢气体,所述第一刻蚀步骤的反应腔室压力范围为7~9mTorr,射频功率范围为700~900W,控制电压为-100V,所述第一刻蚀步骤的刻蚀速率较快,且轮廓的控制效果较好。
在本发明的一个具体实施例中,所述第一刻蚀步骤持续的时间可根据掺杂层310b的厚度与选定的刻蚀速率计算获得。较佳的,所述晶片100的掺杂层310b的厚度可利用以下步骤获得:
首先,提供与晶片100具有相同的结构的试片(也称为测试晶片),具体的说,所述试片具有第三区域和第四区域,所述第三区域形成有第三多晶硅层,所述第四区域形成有第四多晶硅层,所述第三多晶硅层包括试片非掺杂层以及位于该试片非掺杂层上的试片掺杂层,其中,所述第三多晶硅层相当于晶片100的第一多晶硅层310,第四多晶硅层相当于晶片100的第二多晶硅层320。
接着,执行主刻蚀步骤,以去除未被所述图案化光阻层覆盖的部分试片掺杂层和部分第四多晶硅层;接下来,执行软着陆刻蚀步骤,以去除未被所述图案化光阻层覆盖的剩余的第三多晶硅层和剩余的第四多晶硅层。其中,所述主刻蚀步骤和软着陆刻蚀步骤的工艺条件与现有技术相同,也就是说,所述主刻蚀步骤所使用的刻蚀气体仍然为氯气、四氟化碳、氧气以及溴化氢,反应腔室压力为7~9mTorr,射频功率为700~900W,控制电压为-100V;所述软着陆刻蚀步骤所使用的刻蚀气体包括二氧化氦、氦气以及溴化氢气体,反应腔室压力为70~90mTorr,射频功率为200~300W,控制电压为-240V。
之后,可利用扫描式电子显微镜对所述试片进行切片分析(check crosssection),由于在软着陆刻蚀步骤中,需要同时刻蚀所述试片非掺杂层以及剩余的试片掺杂层,而剩余的试片掺杂层的刻蚀速率比试片非掺杂层的刻蚀速率快,并且,该软着陆刻蚀步骤的轮廓控制效果不如所述主刻蚀步骤理想,导致所述试片上会出现弓形缺陷,所述弓形缺陷出现在试片掺杂层和试片非掺杂层的分界处,因此,可根据所述切片分析结果确定所述试片的掺杂层的厚度,进而确定所述晶片的掺杂层的厚度,从而确定所述第一刻蚀步骤需持续的时间。
请参考图3D,执行第二刻蚀步骤,以去除剩余的第一多晶硅层和剩余的第二多晶硅层,也就是说,在所述第二刻蚀步骤中,仅仅刻蚀未被图案化光阻层400覆盖的非掺杂层310a,并同时刻蚀未被图案化光阻层400覆盖的剩余的第二多晶硅层。
由于在轮廓控制效果相对较差的第二刻蚀步骤中,无需同时刻蚀掺杂的多晶硅和非掺杂的多晶硅,避免由于掺杂多晶硅与非掺杂多晶硅的刻蚀速率不一致而导致出现弓形缺陷,减小了栅极的尺寸偏差,提高了半导体器件的性能。
在本发明的一个具体实施例中,所述第二刻蚀步骤所使用的刻蚀气体包括二氧化氦、氦气以及溴化氢气体,反应腔室压力范围为70~90mTorr,射频功率范围为200~300W,控制电压为-240V。在所述第二刻蚀步骤中,可通过光学终点检测的方式,使所述刻蚀操作停留在栅极氧化层200上,以提高刻蚀选择比,避免损伤栅极氧化层200。
在本发明第一实施例中,所述第一刻蚀步骤是在掺杂层310b被去除后,即停止刻蚀操作,然而应当认识到,在本发明其它实施例中,也可在刻蚀掉所述掺杂层310b后,再持续2~3秒钟,然后再进行第二刻蚀步骤,以进一步确保掺杂层310被完全去除。
显然,本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (9)

1.一种多晶硅刻蚀方法,包括:
提供具有第一区域和第二区域的晶片,所述第一区域形成有第一多晶硅层,所述第二区域形成有第二多晶硅层,所述第一多晶硅层包括非掺杂层以及位于所述非掺杂层上的掺杂层;
在所述第一多晶硅层和第二多晶硅层上形成图案化光阻层;
执行第一刻蚀步骤,以去除未被所述图案化光阻层覆盖的部分第一多晶硅层和部分第二多晶硅层;
执行第二刻蚀步骤,以去除未被所述图案化光阻层覆盖的剩余的第一多晶硅层和剩余的第二多晶硅层;
其特征在于,在所述第一刻蚀步骤中,未被所述图案化光阻层覆盖的掺杂层被完全去除。
2.如权利要求1所述的多晶硅刻蚀方法,其特征在于,所述第一刻蚀步骤持续的时间根据所述晶片的掺杂层的厚度与选定的刻蚀速率计算获得。
3.如权利要求2所述的多晶硅刻蚀方法,其特征在于,所述晶片的掺杂层的厚度利用以下步骤获得:
提供具有第三区域和第四区域的试片,所述第三区域形成有第三多晶硅层,所述第四区域形成有第四多晶硅层,所述第三多晶硅层包括试片非掺杂层以及位于该试片非掺杂层上的试片掺杂层;
在所述第三多晶硅层和第四多晶硅层上形成图案化光阻层;
执行主刻蚀步骤,以去除未被所述图案化光阻层覆盖的部分试片掺杂层和部分第四多晶硅层;
执行软着陆刻蚀步骤,以去除未被所述图案化光阻层覆盖的剩余的第三多晶硅层和剩余的第四多晶硅层;
对所述试片进行切片分析,并根据所述切片分析结果确定所述试片掺杂层的厚度,进而确定所述晶片的掺杂层的厚度。
4.如权利要求3所述的多晶硅刻蚀方法,其特征在于,所述第一刻蚀步骤所使用的刻蚀气体包括氯气、四氟化碳、氧气以及溴化氢。
5.如权利要求4所述的多晶硅刻蚀方法,其特征在于,所述主刻蚀步骤所使用的刻蚀气体包括氯气、四氟化碳、氧气以及溴化氢。
6.如权利要求3所述的多晶硅刻蚀方法,其特征在于,所述第二刻蚀步骤所使用的刻蚀气体包括二氧化氦、氦气以及溴化氢。
7.如权利要求6所述的多晶硅刻蚀方法,其特征在于,所述软着陆刻蚀步骤所使用的刻蚀气体包括二氧化氦、氦气以及溴化氢。
8.如权利要求1至7中任意一项所述的多晶硅刻蚀方法,其特征在于,所述掺杂层掺入了N型杂质。
9.如权利要求8所述的多晶硅刻蚀方法,其特征在于,所述第二多晶硅层未掺入杂质。
CN201010172660.XA 2010-05-12 2010-05-12 多晶硅刻蚀方法 Active CN101866844B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201010172660.XA CN101866844B (zh) 2010-05-12 2010-05-12 多晶硅刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201010172660.XA CN101866844B (zh) 2010-05-12 2010-05-12 多晶硅刻蚀方法

Publications (2)

Publication Number Publication Date
CN101866844A true CN101866844A (zh) 2010-10-20
CN101866844B CN101866844B (zh) 2015-04-22

Family

ID=42958494

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010172660.XA Active CN101866844B (zh) 2010-05-12 2010-05-12 多晶硅刻蚀方法

Country Status (1)

Country Link
CN (1) CN101866844B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867743A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396417B (en) * 1998-06-04 2000-07-01 Tsmc Acer Semiconductor Mfg Co Method for the formation of a deep-submicron CMOS with self-aligneded silicide contact and extended source/drain contact
US6544874B2 (en) * 2001-08-13 2003-04-08 International Business Machines Corporation Method for forming junction on insulator (JOI) structure
CN1416154A (zh) * 2002-10-31 2003-05-07 上海华虹Nec电子有限公司 一种多层膜结构的半导体栅工艺处理方法
TW579577B (en) * 2001-02-23 2004-03-11 United Microelectronics Corp Manufacturing method for MOS transistor of embedded memory
CN1670921A (zh) * 2004-03-15 2005-09-21 华邦电子股份有限公司 多晶硅化金属栅极结构及其制造方法
CN1819153A (zh) * 2005-01-13 2006-08-16 尔必达存储器股份有限公司 制作半导体器件的方法
CN1917234A (zh) * 2005-08-16 2007-02-21 旺宏电子股份有限公司 快闪存储器的低介电系数侧壁子结构
CN101192526A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极制造方法和半导体器件
CN101431020A (zh) * 2007-11-09 2009-05-13 上海华虹Nec电子有限公司 T型多晶硅栅电极的制备方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW396417B (en) * 1998-06-04 2000-07-01 Tsmc Acer Semiconductor Mfg Co Method for the formation of a deep-submicron CMOS with self-aligneded silicide contact and extended source/drain contact
TW579577B (en) * 2001-02-23 2004-03-11 United Microelectronics Corp Manufacturing method for MOS transistor of embedded memory
US6544874B2 (en) * 2001-08-13 2003-04-08 International Business Machines Corporation Method for forming junction on insulator (JOI) structure
CN1416154A (zh) * 2002-10-31 2003-05-07 上海华虹Nec电子有限公司 一种多层膜结构的半导体栅工艺处理方法
CN1670921A (zh) * 2004-03-15 2005-09-21 华邦电子股份有限公司 多晶硅化金属栅极结构及其制造方法
CN1819153A (zh) * 2005-01-13 2006-08-16 尔必达存储器股份有限公司 制作半导体器件的方法
CN1917234A (zh) * 2005-08-16 2007-02-21 旺宏电子股份有限公司 快闪存储器的低介电系数侧壁子结构
CN101192526A (zh) * 2006-11-28 2008-06-04 中芯国际集成电路制造(上海)有限公司 半导体器件的栅极制造方法和半导体器件
CN101431020A (zh) * 2007-11-09 2009-05-13 上海华虹Nec电子有限公司 T型多晶硅栅电极的制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102867743A (zh) * 2012-09-17 2013-01-09 上海华力微电子有限公司 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法
CN102867743B (zh) * 2012-09-17 2015-04-29 上海华力微电子有限公司 改善掺杂与非掺杂多晶硅栅极刻蚀形貌差异的方法

Also Published As

Publication number Publication date
CN101866844B (zh) 2015-04-22

Similar Documents

Publication Publication Date Title
CN102074459B (zh) 半导体装置的制造方法
CN105118807B (zh) 一种低温多晶硅薄膜晶体管及其制造方法
CN102468139A (zh) 制造半导体装置的方法
US8822278B2 (en) Asymmetric FET formed through use of variable pitch gate for use as logic device and test structure
CN103247523B (zh) 半导体结构的制造方法
CN101894756A (zh) 形成沟槽的方法、形成金属连线的方法、光刻方法及设备
CN103839791B (zh) 应用于沟槽型mos器件的沟槽栅的制备方法
US11521901B2 (en) Method for preparing semiconductor device
CN103681250B (zh) 两次刻蚀成型图形的关键尺寸的控制方法
CN101866844B (zh) 多晶硅刻蚀方法
US9818657B2 (en) Dry etching method and method of manufacturing semiconductor device
US20210193529A1 (en) Method for manufacturing semiconductor device and semiconductor device thereby formed
CN104576387B (zh) 低温多晶硅薄膜晶体管制造方法
US9935021B2 (en) Method for evaluating a semiconductor wafer
US20090102025A1 (en) Semiconductor device and method for manufacturing the same, dry-etching process, method for making electrical connections, and etching apparatus
CN101567313A (zh) 栅极制造方法
US6859023B2 (en) Evaluation method for evaluating insulating film, evaluation device therefor and method for manufacturing evaluation device
CN105575787A (zh) 半导体结构的形成方法
CN103633106A (zh) Cmos感光器件接触孔刻蚀方法及cmos感光器件制造方法
CN108172526B (zh) 一种检测多晶硅是否出现短路的检测方法
TW201730577A (zh) 半導體製造系統
US8658502B2 (en) Method for reducing morphological difference between N-doped and undoped polysilicon gates after etching
CN103579075B (zh) 利用等离子体控制特征尺寸的半导体结构及其制造方法
CN101593685B (zh) 栅极形成方法
US20140187051A1 (en) Poly Removal for replacement gate with an APM mixture

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HONGLI SEMICONDUCTOR MANUFACTURE CO LTD, SHANGHAI

Effective date: 20140514

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20140514

Address after: 201203 Shanghai Zhangjiang hi tech park Zuchongzhi Road No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201203 Shanghai Guo Shou Jing Road, Zhangjiang hi tech Park No. 818

Applicant before: Hongli Semiconductor Manufacture Co., Ltd., Shanghai

C14 Grant of patent or utility model
GR01 Patent grant